JP2023179984A - リードフレームおよび電子部品 - Google Patents

リードフレームおよび電子部品 Download PDF

Info

Publication number
JP2023179984A
JP2023179984A JP2022092992A JP2022092992A JP2023179984A JP 2023179984 A JP2023179984 A JP 2023179984A JP 2022092992 A JP2022092992 A JP 2022092992A JP 2022092992 A JP2022092992 A JP 2022092992A JP 2023179984 A JP2023179984 A JP 2023179984A
Authority
JP
Japan
Prior art keywords
leads
lead
die pad
electronic component
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022092992A
Other languages
English (en)
Inventor
和真 山脇
Kazuma Yamawaki
啓 平林
Hiroshi Hirabayashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2022092992A priority Critical patent/JP2023179984A/ja
Priority to US18/318,893 priority patent/US20230402352A1/en
Priority to DE102023113754.9A priority patent/DE102023113754A1/de
Priority to CN202310642429.XA priority patent/CN117199042A/zh
Publication of JP2023179984A publication Critical patent/JP2023179984A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49565—Side rails of the lead frame, e.g. with perforations, sprocket holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】パッケージ本体の内部に水分が侵入するリスクを低減する。【解決手段】リードフレーム１は、ダイパッド２と、複数のリードと、枠部材６とを備えている。枠部材６は、第１の連結バー６１Ａ，６１Ｂと、第２の連結バー６２Ａ，６２Ｂとを含んでいる。ダイパッド２は、第２の連結バー６２Ａ，６２Ｂに接続されている。複数のリードは、第１の連結バー６１Ａ，６１Ｂに接続された複数の第１のリード３Ａ，３Ｂと、第２の連結バー６２Ａ，６２Ｂに接続された複数の第２のリード４Ａとを含んでいる。複数の第２のリード４Ａの数は、複数の第１のリード３Ａ，３Ｂの数よりも少ない。複数の第２のリード４Ａの各々は、複数の第１のリード３Ａのうちの対応する１つの第１のリード３Ａに接続されている。【選択図】図５

Description

本発明は、電子部品用のリードフレームと、このリードフレームを用いて製造された電子部品に関する。
小型化に適した半導体装置等の電子部品用のパッケージとして、ＤＦＮ（Ｄｕａｌ Ｆｌａｔｐａｃｋ Ｎｏ－ｌｅａｄｅｄ）パッケージ等の、パッケージ本体から外側に延出するリード端子が設けられていないパッケージが知られている。ＤＦＮパッケージでは、パッケージ本体の表面に、複数の端子が設けられている。複数の端子は、例えば半田によって基板上の導体層に接合される。
一般的に、ＤＦＮパッケージの製造には、チップが搭載されるダイパッドと複数のリードとを備えたリードフレームが用いられる。複数の端子は、複数のリードの表面の一部に、めっきを施すことによって形成される。電子部品を基板に実装する際に良好なフィレットを形成するためには、パッケージ本体の表面から露出するリードの表面全体にめっきを施すことが望ましい。
特許文献１，２には、パッケージ本体の表面から露出するリードの表面全体にめっきを施す技術が開示されている。特許文献１には、リードフレーム枠に接続されたアウターリードに、インナーリードが接続されたリードフレームが記載されている。インナーリードは、インナー吊りリードによってリードフレーム枠に接続されている。
特許文献１では、封止樹脂によって半導体チップを封止した後に、アウターリードをリードフレーム枠から切り離している。アウターリードを切り離しても、リードフレーム枠とアウターリードは、電気的な接続関係を維持している。特許文献１では、この状態でめっきを施すことによって、封止樹脂から露出するアウターリードの表面全体にめっき皮膜を形成している。
特許文献２には、特許文献１に記載されたリードフレームと同様のリードフレームが記載されている。特許文献２の第１の連結バーと第２の連結バーは、特許文献１のリードフレーム枠に相当する。特許文献２では、第１の連結バーに接続されたリードに、延長部が接続されている。延長部は、第２の連結バーに接続されている。
特開２０１５－１７０８２２号公報 特開２０１６－１６７５３２号公報
特許文献１，２に記載されたリードフレームでは、端子として使用されるリードと端子として使用されないリードが連結されている。このようなリードフレームを使用して電子部品を製造すると、端子として使用されないリードも、パッケージ本体から露出する。その結果、パッケージ本体から露出するリードの数が多くなり、リードと封止樹脂との界面からパッケージ本体の内部に水分が侵入するリスクが高くなる。
本発明はかかる問題点に鑑みてなされたもので、その目的は、パッケージ本体の内部に水分が侵入するリスクを低減できるようにしたリードフレーム、およびこのリードフレームを用いた電子部品を提供することにある。
本発明のリードフレームは、電子部品用のリードフレームである。リードフレームは、ダイパッドと、複数のリードと、ダイパッドおよび複数のリードを囲む枠部材とを備えている。枠部材は、第１の方向に延びる第１の連結バーと、第２の方向に延びる第２の連結バーとを含んでいる。ダイパッドは、第２の連結バーに接続されている。複数のリードは、第１の連結バーに接続された複数の第１のリードと、第２の連結バーに接続された複数の第２のリードとを含んでいる。複数の第２のリードの数は、複数の第１のリードの数よりも少ない。複数の第２のリードの各々は、複数の第１のリードのうちの対応する１つの第１のリードに接続されている。
本発明の電子部品は、本発明のリードフレームを用いて製造された電子部品である。電子部品は、ダイパッドに搭載されたチップと、チップを封止する封止樹脂とを備えている。
本発明のリードフレームおよび電子部品では、複数のリードは、枠部材の第１の連結バーに接続された複数の第１のリードと、枠部材の第２の連結バーに接続された複数の第２のリードとを含んでいる。複数の第２のリードの数は、複数の第１のリードの数よりも少ない。これにより、本発明によれば、パッケージ本体の内部に水分が侵入するリスクを低減することができるという効果を奏する。
本発明の第１の実施の形態に係る電子部品を示す斜視図である。 本発明の第１の実施の形態に係る電子部品を示す斜視図である。 図２に示した電子部品の一部を拡大して示す斜視図である。 本発明の第１の実施の形態におけるリードフレーム構造体を示す平面図である。 本発明の第１の実施の形態に係るリードフレームを示す平面図である。 本発明の第１の実施の形態に係る電子部品おける複数の第１のリードと複数の電極パッドとの接続関係を示す平面図である。 本発明の第１の実施の形態に係る電子部品の変形例における複数の第１のリードと複数の電極パッドとの接続関係を示す平面図である。 本発明の第２の実施の形態に係る電子部品における複数の第１のリードと複数の電極パッドとの接続関係を示す平面図である。
［第１の実施の形態］
以下、本発明の実施の形態について図面を参照して詳細に説明する。始めに、図１ないし図３を参照して、本発明の第１の実施の形態に係る電子部品について説明する。図１および図２は、電子部品を示す斜視図である。図３は、図２に示した電子部品の一部を拡大して示す斜視図である。
本実施の形態に係る電子部品１０は、本実施の形態に係るリードフレームを用いて製造された電子部品である。電子部品１０は、チップ１１と、封止樹脂９と、複数の端子とを備えている。チップ１１は、リードフレームのダイパッド２に搭載されている。また、チップ１１は、複数の電極パッドを含んでいる。複数の電極パッドは、それぞれ、複数の端子に電気的に接続されている。複数の端子は、リードフレームの一部を用いて構成されている。封止樹脂９は、チップ１１を封止している。封止樹脂９は、電子部品１０のパッケージ本体（以下、単に本体と記す。）１２の大部分を構成する。
複数の端子は、複数の第１の端子と、少なくとも１つの第２の端子とを含んでいる。図１ないし図３に示した例では、第１の端子を符号１３Ａで示し、第２の端子を符号１３Ｂで示している。この例では、複数の端子は、少なくとも１つの第２の端子として、複数の第２の端子１３Ｂを含んでいる。
本実施の形態では特に、本体１２は、ほぼ直方体形状をなしている。本体１２は、本体１２の外周部を構成する底面１２Ａ、上面１２Ｂおよび４つの側面１２Ｃ～１２Ｆを有している。底面１２Ａと上面１２Ｂは互いに反対側を向き、側面１２Ｃ，１２Ｄも互いに反対側を向き、側面１２Ｅ，１２Ｆも互いに反対側を向いている。側面１２Ｃ～１２Ｆは、底面１２Ａおよび上面１２Ｂに対して垂直になっている。図１は、上面１２Ｂ側から見た電子部品１０を示している。図２は、底面１２Ａ側から見た電子部品１０を示している。
ここで、図１ないし図３に示したように、Ｘ方向、Ｙ方向、Ｚ方向を定義する。Ｘ方向、Ｙ方向、Ｚ方向は、互いに直交する。本実施の形態では、底面１２Ａに垂直な方向であって、底面１２Ａから上面１２Ｂに向かう方向を、Ｚ方向とする。また、Ｘ方向とは反対の方向を－Ｘ方向とし、Ｙ方向とは反対の方向を－Ｙ方向とし、Ｚ方向とは反対の方向を－Ｚ方向とする。
Ｙ方向に平行な方向は、本発明における「第１の方向」に対応し、Ｘ方向に平行な方向は、本発明における「第２の方向」に対応する。本実施の形態では、第１の方向と第２の方向は、互いに直交している。なお、第１の方向と第２の方向は、９０°以外の角度をなして交差していてもよい。
図１および図２に示したように、底面１２Ａは、本体１２における－Ｚ方向の端に位置する。上面１２Ｂは、本体１２におけるＺ方向の端に位置する。側面１２Ｃは、本体１２における－Ｘ方向の端に位置する。側面１２Ｄは、本体１２におけるＸ方向の端に位置する。側面１２Ｅは、本体１２における－Ｙ方向の端に位置する。側面１２Ｆは、本体１２におけるＹ方向の端に位置する。
複数の第１の端子１３Ａと複数の第２の端子１３Ｂのうちのいくつかは、底面１２Ａと側面１２Ｃとの間の第１の稜線およびその近傍に配置されている。図１および図２に示した例では、Ｙ方向に並んだ２つの第１の端子１３Ａが、第１の稜線およびその近傍に配置されている。また、１つの第２の端子１３Ｂが、第１の稜線およびその近傍において、上記の２つの第１の端子１３Ａの間に配置されている。
同様に、複数の第１の端子１３Ａと複数の第２の端子１３Ｂのうちの他のいくつかは、底面１２Ａと側面１２Ｄとの間の第２の稜線およびその近傍に配置されている。図１および図２に示した例では、Ｙ方向に並んだ他の２つの第１の端子１３Ａが、第２の稜線およびその近傍に配置されている。また、他の１つの第２の端子１３Ｂが、第２の稜線およびその近傍において、上記の他の２つの第１の端子１３Ａの間に配置されている。
前述のように、複数の端子（複数の第１の端子１３Ａおよび複数の第２の端子１３Ｂ）は、リードフレームの一部を用いて構成されている。電子部品１０は、更に、複数の端子の他の一部を構成する複数のめっき層３０を備えている。複数の端子の各々は、その大部分が本体１２の内部に存在する。複数のめっき層３０の各々は、複数の端子のうちの対応する端子の、本体１２から露出する部分を構成している。
ダイパッド２は、封止樹脂９に覆われていない露出面を有している。ダイパッド２の露出面は、底面１２Ａに配置されている。電子部品１０は、更に、ダイパッド２の露出面のうちの底面１２Ａに配置された部分を覆う図示しないめっき層を備えている。
図１および図２において、符号４Ａは第２のリードを示し、符号４Ｂは接続リードを示している。また、図３において、符号３Ａ，３Ｂは、第１のリードを示している。第１のリード３Ａ，３Ｂ、第２のリード４Ａおよび接続リード４Ｂについては、後で詳しく説明する。
電子部品１０は、本体１２の底面１２Ａが実装基板に対向する姿勢で、実装基板上に実装される。図１ないし図３に示した電子部品１０は、本体１２から外側に延出するリード端子が設けられていないＤＦＮ（Ｄｕａｌ Ｆｌａｔｐａｃｋ Ｎｏ－ｌｅａｄｅｄ）パッケージである。
複数の第２の端子１３Ｂのうちの少なくとも１つは、電子部品１０が実装基板に実装された状態において、グランドに電気的に接続されてもよい。
次に、図４および図５を参照して、本実施の形態に係るリードフレームを説明する。図４は、本実施の形態におけるリードフレーム構造体を示す平面図である。図５は、本実施の形態に係るリードフレームを示す平面図である。なお、図４および図５には、図１ないし図３と同様に、Ｘ方向、Ｙ方向およびＺ方向を示している。図４および図５では、ダイパッド２の姿勢とＸ方向、Ｙ方向およびＺ方向との関係が、図１ないし図３と同じになるように、Ｘ方向、Ｙ方向およびＺ方向を規定している。
図４に示したリードフレーム構造体１００は、電子部品１０用の複数のリードフレーム１を備えている。図４に示した例では、複数のリードフレーム１は、Ｘ方向とＹ方向にそれぞれ複数個ずつ並ぶように配列されている。リードフレーム構造体１００は、例えばＣｕまたＦｅを含む合金よりなる金属板を加工することによって作製される。
以下、１つのリードフレーム１に注目して、リードフレーム１の構造について説明する。図５は、１つのリードフレーム１を示している。リードフレーム１は、ダイパッド２と、複数のリードと、ダイパッド２および複数のリードを囲む枠部材６とを備えている。
枠部材６は、それぞれＹ方向に平行な方向に延びる２つの第１の連結バー６１Ａ，６１Ｂと、それぞれＸ方向に平行な方向に延びる２つの第２の連結バー６２Ａ，６２Ｂとを含んでいる。第１の連結バー６１Ａの一端部は、第２の連結バー６２Ａの一端部に接続されている。第２の連結バー６２Ａの他端部は、第１の連結バー６１Ｂの一端部に接続されている。第１の連結バー６１Ｂの他端部は、第２の連結バー６２Ｂの一端部に接続されている。第２の連結バー６２Ｂの他端部は、第１の連結バー６１Ａの他端部に接続されている。
複数のリードは、それぞれ第１の連結バー６１Ａまたは６１Ｂに接続される複数の第１のリードと、それぞれ第２の連結バー６２Ａまたは６２Ｂに接続される複数の第２のリード４Ａとを含んでいる。複数の第１のリードのいくつかは、ダイパッド２に接続されている。以下、ダイパッド２に接続される第１のリードを符号３Ｂで示し、ダイパッド２に接続されない第１のリードを符号３Ａで示す。複数のリードは、複数の第１のリードとして、複数の第１のリード３Ａと、少なくとも１つの第１のリード３Ｂとを含んでいる。少なくとも１つの第１のリード３Ｂは、本発明における「少なくとも１つの特定の第１のリード」に対応する。本実施の形態では特に、少なくとも１つの第１のリード３Ｂは、複数の第１のリード３Ｂである。
複数の第２のリード４Ａの数は、複数の第１のリードの数、すなわち複数の第１のリード３Ａの数と複数の第１のリード３Ｂの数の合計よりも少ない。図５に示した例では、第１のリード３Ａの数は４つであり、第１のリード３Ｂの数は２つであり、第２のリード４Ａの数は４つである。複数の第２のリード４Ａの各々は、複数の第１のリードのうちの対応する１つの第１のリード、より具体的には、ダイパッド２に接続されていない複数の第１のリード３Ａのうちの対応する１つの第１のリード３Ａに接続されている。
図５では、２つの第１のリード３Ａと１つの第１のリード３Ｂが、ダイパッド２と第１の連結バー６１Ａとの間（ダイパッド２に対して図５における左側）に配置されている。上記２つの第１のリード３Ａは、第１の連結バー６１Ａに沿って並んでいる。上記１つの第１のリード３Ｂは、上記２つの第１のリード３Ａの間に配置されている。上記２つの第１のリード３Ａと上記１つの第１のリード３Ｂの各々は、第１の連結バー６１Ａに接続され、第１の連結バー６１ＡからＸ方向に延在している。複数の第２のリード４Ａのうちの２つの第２のリード４Ａの各々は、上記２つの第１のリード３Ａのうちの対応する１つの第１のリード３Ａにおける第１の連結バー６１Ａとは反対側の端部の近傍に接続されている。上記１つの第１のリード３Ｂにおける第１の連結バー６１Ａとは反対側の端部は、ダイパッド２に接続されている。
また、図５では、他の２つの第１のリード３Ａと他の１つの第１のリード３Ｂが、ダイパッド２と第１の連結バー６１Ｂとの間（ダイパッド２に対して図５における右側）に配置されている。上記他の２つの第１のリード３Ａは、第１の連結バー６１Ｂに沿って並んでいる。上記他の１つの第１のリード３Ｂは、上記他の２つの第１のリード３Ａの間に配置されている。上記他の２つの第１のリード３Ａと上記他の１つの第１のリード３Ｂの各々は、第１の連結バー６１Ｂに接続され、第１の連結バー６１Ｂから－Ｘ方向に延在している。複数の第２のリード４Ａのうちの他の２つの第２のリード４Ａの各々は、上記他の２つの第１のリード３Ａのうちの対応する１つの第１のリード３Ａにおける第１の連結バー６１Ｂとは反対側の端部の近傍に接続されている。上記他の１つの第１のリード３Ｂにおける第１の連結バー６１Ｂとは反対側の端部は、ダイパッド２に接続されている。
図５では、第１のリード３Ａ，３Ｂと第１の連結バー６１Ａまたは６１Ｂとの境界、第１のリード３Ａと第２のリード４Ａとの境界、ならびに第１のリード３Ｂとダイパッド２との境界を、それぞれ点線で示している。
複数のリードは、更に、複数の接続リード４Ｂを含んでいる。図５に示した例では、接続リード４Ｂの数は２つである。２つの接続リード４Ｂのうちの一方は、ダイパッド２と第２の連結バー６２Ａとを接続し、他方は、ダイパッド２と第２の連結バー６２Ｂとを接続している。従って、ダイパッド２は、第２の連結バー６２Ａ，６２Ｂに対して、接続リード４Ｂを介して、間接的且つ電気的に接続されている。なお、接続リード４Ｂの数は２つに限らず、３つ以上であってもよい。また、図５には、接続リード４ＢのＸ方向の寸法が、第２のリード４ＡのＸ方向の寸法よりも小さい例を示している。しかし、接続リード４ＢのＸ方向の寸法は、第２のリード４ＡのＸ方向の寸法と等しくてもよいし、第２のリード４ＡのＸ方向の寸法よりも大きくてもよい。
図５では、２つの第２のリード４Ａと１つの接続リード４Ｂが、ダイパッド２と第２の連結バー６２Ａとの間（ダイパッド２に対して図５における下側）に配置されている。上記２つの第２のリード４Ａは、第２の連結バー６２Ａに沿って並ぶと共に、第２の連結バー６２Ａに接続されている。上記１つの接続リード４Ｂは、上記２つの第２のリード４Ａの間に配置されている。また、図５では、他の２つの第２のリード４Ａと他の１つの接続リード４Ｂが、ダイパッド２と第２の連結バー６２Ｂとの間（ダイパッド２に対して図５における上側）に配置されている。上記他の２つの第２のリード４Ａは、第２の連結バー６２Ｂに沿って並ぶと共に、第２の連結バー６２Ｂに接続されている。上記他の１つの接続リード４Ｂは、上記他の２つの第２のリード４Ａの間に配置されている。図５では、ダイパッド２と接続リード４Ｂとの境界、第２のリード４Ａと第２の連結バー６２Ａまたは６２Ｂとの境界、ならびに接続リード４Ｂと第２の連結バー６２Ａまたは６２Ｂとの境界を、それぞれ点線で示している。
図５において、符号９を付した二点鎖線の矩形によって囲まれた領域は、リードフレーム１を用いて製造された電子部品１０において、封止樹脂９によって封止される領域を示している。また、符号９を付した二点鎖線の矩形の外側の領域は、電子部品１０の製造過程において除去される予定の領域である。第１の連結バー６１Ａ，６１Ｂと第２の連結バー６２Ａ，６２Ｂは、電子部品１０の製造過程において除去される予定の領域に配置されている。電子部品１０の製造過程では、第１のリード３Ａ，３Ｂのうち、第１の連結バー６１Ａまたは６１Ｂとの境界の近傍の部分も除去される。
また、電子部品１０の製造過程では、複数の第２のリード４Ａおよび複数の接続リード４Ｂのうち、第２の連結バー６２Ａまたは６２Ｂとの境界の近傍部分も除去される。その結果、図１および図２に示したように、複数の第２のリード４Ａおよび複数の接続リード４Ｂの各々の端面が、電子部品１０の本体１２の側面１２Ｅ，１２Ｆにおいて露出する。
ここまでは、１つのリードフレーム１に注目して説明してきた。前述のように、本実施の形態におけるリードフレーム構造体１００には、複数のリードフレーム１が設けられている。また、リードフレーム構造体１００には、第１の連結バー６１Ａ、第１の連結バー６１Ｂ、第２の連結バー６２Ａおよび第２の連結バー６２Ｂも、それぞれ複数設けられている。
複数の第１の連結バー６１Ａと複数の第１の連結バー６１Ｂは、第１の連結バー６１Ａと第１の連結バー６１Ｂが交互に並ぶように、Ｘ方向に配列されている。第１の連結バー６１Ａ，６１Ｂの各々は、Ｙ方向に平行な方向において、Ｙ方向に並ぶ複数個分のリードフレーム１に相当する寸法を有している。
また、複数の第２の連結バー６２Ａと複数の第２の連結バー６２Ｂは、第２の連結バー６２Ａと第２の連結バー６２Ｂが交互に並び、且つ複数の第１の連結バー６１Ａ，６１Ｂと交差するように、Ｙ方向に配列されている。第２の連結バー６２Ａ，６２Ｂの各々は、Ｘ方向に平行な方向において、Ｘ方向に並ぶ複数個分のリードフレーム１に相当する寸法を有している。
リードフレーム構造体１００は、リードフレーム構造体１００の－Ｙ方向の端に位置する第３の連結バー１０１と、リードフレーム構造体１００のＹ方向の端に位置する図示しない第４の連結バーと、リードフレーム構造体１００の－Ｘ方向の端に位置する第５の連結バー１０２と、リードフレーム構造体１００のＸ方向の端に位置する図示しない第６の連結バーとを備えている。複数の第１の連結バー６１Ａと複数の第１の連結バー６１Ｂの各々は、第３の連結バー１０１と第４の連結バーに接続されている。複数の第２の連結バー６２Ａと複数の第２の連結バー６２Ｂの各々は、第５の連結バー１０２と第６の連結バーに接続されている。
次に、電子部品１０の製造方法について説明する。電子部品１０の製造方法では、まず、リードフレーム１のダイパッド２上に、複数の電極パッドを含むチップ１１を搭載する。チップ１１は、複数の電極パッドが配置された第１の面と、第１の面とは反対側の第２の面とを有している。チップ１１は、第２の面がダイパッド２に対向するような姿勢で、ダイパッド２に搭載される。次に、複数のワイヤ７を用いたワイヤボンディングによって、チップ１１の複数の電極パッドと、リードフレーム１の第１のリード３Ａ，３Ｂとを電気的に接続する。
ここで、図６を参照して、第１のリード３Ａ，３Ｂと複数の電極パッドとの接続関係について説明する。図６では、第１のリード３Ａに接続される電極パッドを符号１１ａで示し、第１のリード３Ｂに接続される電極パッドを符号１１ｂで示している。チップ１１は、複数の電極パッドとして、複数の電極パッド１１ａと、少なくとも１つの電極パッド１１ｂとを含んでいてもよい。図６に示した例では、電極パッド１１ａの数は４つであり、電極パッド１１ｂの数は２つである。
少なくとも１つの電極パッド１１ｂは、本発明における「少なくとも１つの特定の電極パッド」に対応する。少なくとも１つの電極パッド１１ｂは、グランドに電気的に接続されるグランドパッドであってもよい。あるいは、複数の電極パッド１１ａは、少なくとも１つのグランドパッドを含んでいてもよい。
複数の電極パッド１１ａおよび少なくとも１つの電極パッド１１ｂの各々は、複数のワイヤ７のうち少なくとも１つを介して、複数の第１のリード３Ａおよび複数の第１のリード３Ｂのうちの対応する１つの第１のリード３Ａまたは３Ｂに接続される。図６に示した例では、４つの電極パッド１１ａの各々は、１つのワイヤ７を介して、４つの第１のリード３Ａのうちの対応する１つの第１のリード３Ａに接続されている。また、２つの電極パッド１１ｂの各々は、１つのワイヤ７を介して、２つの第１のリード３Ｂのうち、その電極パッド１１ｂに最も近い１つの第１のリード３Ｂに接続されている。
電子部品１０の製造方法では、次に、封止樹脂９によって、ダイパッド２、第１のリード３Ａ，３Ｂおよびチップ１１を封止する封止工程を行う。封止工程では、リードフレーム１の枠部材６の第１の連結バー６１Ａ，６１Ｂと第２の連結バー６２Ａ，６２Ｂも封止される。以下、封止工程によって作成される、リードフレーム１と封止樹脂９とを含む構造物を、基礎構造物と言う。
第１のリード３Ａ，３Ｂの各々は、第１の部分と、第１の部分とダイパッド２との間に配置された第２の部分とを含んでいる。基礎構造物では、第１のリード３Ａ，３Ｂの各々の第１の部分は、第１の連結バー６１Ａまたは６１Ｂに接続されている。第１の部分は、封止樹脂９のうち本体１２の底面１２Ａになる予定の部分において露出してもよい。また、第２の部分の全体は、封止樹脂９に覆われていてもよい。同様に、複数の接続リード４Ｂの各々は、その全体が封止樹脂９に覆われていてもよい。また、基礎構造物では、ダイパッド２が、封止樹脂９のうち本体１２の底面１２Ａになる予定の部分において露出してもよい。
リードフレーム１は、上述のように第１のリード３Ａ，３Ｂの各々の第２の部分と複数の接続リード４Ｂが封止樹脂によって覆われるような形状を有していてもよい。具体的には、リードフレーム１は、第１のリード３Ａ，３Ｂの各々の第２の部分と複数の接続リード４Ｂが、ダイパッド２および第１のリード３Ａ，３Ｂの各々の第１の部分に対して、Ｚ方向にずれた構造を有していてもよい。
あるいは、第１のリード３Ａ，３Ｂの各々の第２の部分と複数の接続リード４Ｂの厚み（Ｚ方向に平行な方向における寸法）は、ダイパッド２および第１のリード３Ａ，３Ｂの各々の第１の部分の厚みよりも小さくてもよい。この場合、封止工程の前に、第１のリード３Ａ，３Ｂの各々の第２の部分と複数の接続リード４Ｂの厚みが小さくなるように、第１のリード３Ａ，３Ｂの各々の第２の部分と２つの接続リードを加工してもよい。例えば、リードフレーム１の－Ｚ方向側からエッチングすることによって、第１のリード３Ａ，３Ｂの各々の第２の部分と複数の接続リード４Ｂの厚みを小さくしてもよい。
電子部品１０の製造方法では、次に、基礎構造物を図示しないダイシングテープに固定する。次に、第１の連結バー６１Ａ，６１Ｂが除去されるように、ダイシングソーによって基礎構造物を切断する切断工程を行う。この切断工程によって、第１のリード３Ａ，３Ｂの切断面が封止樹脂９から露出する。なお、切断工程では、基礎構造物が分割されないように、すなわち第３の連結バー１０１と第４の連結バーが完全に切断されないように、基礎構造物を切断してもよい。複数の第１のリード３Ａの各々は、複数の第２のリード４Ａを介して第２の連結バー６２Ａまたは６２Ｂに接続されている。複数の第１のリード３Ｂは、ダイパッド２および２つの接続リードを介して第２の連結バー６２Ａ，６２Ｂに接続されている。第２の連結バー６２Ａ，６２Ｂは、第５の連結バー１０２と第６の連結バーに接続されている。
電子部品１０の製造方法では、次に、例えば電気めっき法によって、第１のリード３Ａ，３Ｂのうち封止樹脂９によって覆われていない露出面にめっき層３０を形成すると共に、ダイパッド２のうち封止樹脂９によって覆われていない露出面にめっき層を形成する。電気めっき法を用いる場合、第３の連結バー１０１、図示しない第４の連結バー、第５の連結バー１０２および図示しない第６の連結バーのうちの少なくとも１つに、電気めっき装置の電極を接続することによって、めっき層を形成することが可能になる。
電子部品１０の製造方法では、次に、第２の連結バー６２Ａ，６２Ｂが除去されるように基礎構造物を切断することによって、複数の電子部品１０を互いに分離する。これにより、電子部品１０が完成する。なお、電子部品１０では、複数の第１のリード３Ｂは、複数の第２のリード４Ａに、直接的のみならず間接的にも接続されない状態となる。
ここで、図１ないし図３を参照して、複数の第１の端子１３Ａと複数の第１のリード３Ａとの関係、および複数の第２の端子１３Ｂと複数の第１のリード３Ｂとの関係を説明する。図３には、１つの第１の端子１３Ａと１つの第２の端子１３Ｂを示している。第１の端子１３Ａは、第１のリード３Ａとめっき層３０とによって構成されている。便宜上、第１のリード３Ａのうちの封止樹脂９によって覆われていない面を、露出面と言う。めっき層３０は、第１のリード３Ａの露出面を覆っている。また、第２の端子１３Ｂは、第１のリード３Ｂとめっき層３０とによって構成されている。便宜上、第１のリード３Ｂのうちの封止樹脂９によって覆われていない面を、露出面という。めっき層３０は、第１のリード３Ｂの露出面を覆っている。
上記の１つの第１の端子１３Ａについての説明は、他の３つの第１の端子１３Ａにも当てはまる。同様に、上記の１つの第２の端子１３Ｂについての説明は、他の１つの第２の端子１３Ｂにも当てはまる。
図１および図２に示した第１の端子１３Ａは、第１のリード３Ａの第１の部分によって構成された部分である。第１の端子１３Ａのうち、封止樹脂９によって覆われた部分（図１および図２に図示されていない部分）は、第１のリード３Ａの第２の部分によって構成されている。
同様に、図１および図２に示した第２の端子１３Ｂは、第１のリード３Ｂの第１の部分によって構成された部分である。第２の端子１３Ｂのうち、封止樹脂９によって覆われた部分（図１および図２に図示されていない部分）は、第１のリード３Ｂの第２の部分によって構成されている。
次に、本実施の形態に係るリードフレーム１および電子部品１０の作用および効果について説明する。本実施の形態では、第２のリード４Ａの数は、複数の第１のリード３Ａの数と複数の第１のリード３Ｂの数の合計よりも少ない。ここで、複数の第１のリード３Ａ，３Ｂの全てを、複数の比較例の第２のリードを介して、第２の連結バー６２Ａまたは６２Ｂに接続する比較例のリードフレームを考える。比較例のリードフレームを用いて電子部品１０を製造した場合、複数の比較例の第２のリードの切断面と、複数の接続リード４Ｂの切断面が、電子部品１０の本体１２の側面１２Ｅ，１２Ｆにおいて露出する。
比較例のリードフレームを用いて製造された電子部品１０では、本体１２の側面１２Ｅ，１２Ｆにおいて露出する比較例の第２のリードの数は、複数の第１のリード３Ａの数と複数の第１のリード３Ｂの数の合計の数と等しくなる。
これに対し、本実施の形態では、本体１２の側面１２Ｅ，１２Ｆにおいて露出する第２のリード４Ａの数は、複数の第１のリード３Ａの数と等しくなり、複数の第１のリード３Ａの数と複数の第１のリード３Ｂの数の合計よりも少なくなる。これにより、本実施の形態によれば、本体１２の内部に水分が侵入するリスクを低減することができる。
また、本実施の形態では、複数の第１のリード３Ｂの各々は、ダイパッド２に接続されている。ダイパッド２は、複数の接続リード４Ｂを介して第２の連結バー６２Ａ，６２Ｂに接続されている。これにより、本実施の形態によれば、複数の第１のリード３Ｂの各々を、ダイパッド２および複数の接続リード４Ｂを介して、第２の連結バー６２Ａ，６２Ｂに電気的に接続することができる。これにより、本実施の形態によれば、複数の第１のリード３Ｂの各々に、めっき層３０を形成することができる。
また、本実施の形態によれば、複数の第２のリード４Ａの数を少なくすることによって、ダイシングソーの摩耗を抑制することができる。
［変形例］
次に、本実施の形態に係るリードフレーム１および電子部品１０の変形例について説明する。変形例では、リードフレーム１の第１のリード３Ａの数と第２のリード４Ａが、図５に示した例と異なっている。変形例では、第１のリード３Ａの数は８つであり、第２のリード４Ａの数は８つである。また、変形例では、チップ１１の電極パッド１１ｂの数が、図６に示した例と異なっている。変形例では、電極パッド１１ａの数は８つである。
図７は、第１のリード３Ａ，３Ｂと電極パッド１１ａ，１１ｂとの接続関係を示す平面図である。ここで、ダイパッド２と第１の連結バー６１Ａとの間（ダイパッド２に対して図７における左側）に配置された１つの第１のリード３Ｂを、便宜上、左側の第１のリード３Ｂと言い、ダイパッド２と第１の連結バー６１Ｂとの間（ダイパッド２に対して図７における右側）に配置された他の１つの第１のリード３Ｂを、便宜上、右側の第１のリード３Ｂと言う。変形例では、左側の第１のリード３Ｂと第２の連結バー６２Ａとの間、左側の第１のリード３Ｂと第２の連結バー６２Ｂとの間、右側の第１のリード３Ｂと第２の連結バー６２Ａとの間、および右側の第１のリード３Ｂと第２の連結バー６２Ｂとの間には、第１のリード３Ａが２つずつ配置されている。
ダイパッド２と第１の連結バー６１Ａとの間に配置された４つの第１のリード３Ａは、第１の連結バー６１Ａに沿って並んでいる。上記４つの第１のリード３Ａの各々は、第１の連結バー６１Ａに接続され、第１の連結バー６１ＡからＸ方向に延在している。複数の第２のリード４Ａのうちの４つの第２のリード４Ａの各々は、上記４つの第１のリード３Ａのうちの対応する１つの第１のリード３Ａにおける第１の連結バー６１Ａとは反対側の端部の近傍に接続されている。
ダイパッド２と第１の連結バー６１Ｂとの間に配置された他の４つの第１のリード３Ａは、第１の連結バー６１Ｂに沿って並んでいる。上記他の４つの第１のリード３Ａの各々は、第１の連結バー６１Ｂに接続され、第１の連結バー６１Ｂから－Ｘ方向に延在している。複数の第２のリード４Ａのうちの他の４つの第２のリード４Ａの各々は、上記他の４つの第１のリード３Ａのうちの対応する１つの第１のリード３Ａにおける第１の連結バー６１Ｂとは反対側の端部の近傍に接続されている。
図７では、第１のリード３Ａ，３Ｂと第１の連結バー６１Ａまたは６１Ｂとの境界、第１のリード３Ａと第２のリード４Ａとの境界、ならびに第１のリード３Ｂとダイパッド２との境界を、それぞれ点線で示している。
ここで、ダイパッド２と第２の連結バー６２Ａとの間（ダイパッド２に対して図７における下側）に配置された１つの接続リード４Ｂを、便宜上、下側の接続リード４Ｂと言い、ダイパッド２と第２の連結バー６２Ｂとの間（ダイパッド２に対して図７における上側）に配置された他の１つの接続リード４Ｂを、便宜上、上側の接続リード４Ｂと言う。変形例では、下側の接続リード４Ｂと第１の連結バー６１Ａとの間、下側の接続リード４Ｂと第１の連結バー６１Ｂとの間、上側の接続リード４Ｂと第１の連結バー６１Ａとの間、および上側の接続リード４Ｂと第１の連結バー６１Ｂとの間には、第２のリード４Ａが２つずつ配置されている。ダイパッド２と第２の連結バー６２Ａとの間に配置された４つの第２のリード４Ａは、第２の連結バー６２Ａに沿って並ぶと共に、第２の連結バー６２Ａに接続されている。ダイパッド２と第２の連結バー６２Ｂとの間に配置された他の４つの第２のリード４Ａは、第２の連結バー６２Ｂに沿って並ぶと共に、第２の連結バー６２Ｂに接続されている。図７では、ダイパッド２と接続リード４Ｂとの境界、第２のリード４Ａと第２の連結バー６２Ａまたは６２Ｂとの境界、ならびに接続リード４Ｂと第２の連結バー６２Ａまたは６２Ｂとの境界を、それぞれ点線で示している。
前述のように、電子部品１０の製造過程では、複数のワイヤ７を用いたワイヤボンディングによって、チップ１１の電極パッド１１ａ，１１ｂとリードフレーム１の第１のリード３Ａ，３Ｂとが接続される。変形例では特に、８つの電極パッド１１ａの各々は、１つのワイヤ７を介して、８つの第１のリード３Ａのうちの対応する１つの第１のリード３Ａに接続されている。
［第２の実施の形態］
次に、本発明の第２の実施の形態について説明する。本実施の形態に係るリードフレーム２０１は、以下の点で、第１の実施の形態に係るリードフレーム１と異なっている。本実施の形態に係るリードフレーム２０１は、第１の実施の形態における複数の第１のリード３Ｂの代わりに、複数の第１のリード３Ｃを含んでいる。複数の第１のリード３Ｃは、本発明における「少なくとも１つの特定の第１のリード」に対応する。本実施の形態では特に、複数の第１のリード３Ｃの数は２つである。本実施の形態に係るリードフレーム２０１のその他の構成は、第１の実施の形態に係るリードフレーム１の構成と同じである。
また、本実施の形態では、電子部品１０は、本実施の形態に係るリードフレーム２０１を用いて製造される。第１の実施の形態と同様に、電子部品１０の製造過程では、複数のワイヤ７を用いたワイヤボンディングによって、チップ１１の電極パッド１１ａ，１１ｂとリードフレーム１の第１のリード３Ａ，３Ｃとが接続される。本実施の形態では特に、２つの電極パッド１１ｂは、２つのワイヤ７を介して、２つの第１のリード３Ｃに接続されている。
以下、図８を参照して、２つの第１のリード３Ｃの形状および配置と、２つの第１のリード３Ｃと複数の電極パッド１１ｂとの接続関係について詳しく説明する。図８は、第１のリード３Ａ，３Ｃと電極パッド１１ａ，１１ｂとの接続関係を示す平面図である。
１つの第１のリード３Ｃは、ダイパッド２と第１の連結バー６１Ａとの間において、２つの第１のリード３Ａの間に配置されている。上記１つの第１のリード３Ｃは、第１の連結バー６１Ａに接続され、第１の連結バー６１ＡからＸ方向に延在している。他の１つの第１のリード３Ｃは、ダイパッド２と第１の連結バー６１Ｂとの間において、他の２つの第１のリード３Ａの間に配置されている。上記他の１つの第１のリード３Ｃは、第１の連結バー６１Ｂに接続され、第１の連結バー６１Ｂから－Ｘ方向に延在している。図８では、上記２つの第１のリード３Ｃと第１の連結バー６１Ａまたは６１Ｂとの境界をそれぞれ点線で示している。上記２つの第１のリード３Ｃは、いずれも、ダイパッド２および複数の第２のリード４Ａに接続されていない。
前述のように、２つの電極パッド１１ｂは、２つのワイヤ７を介して、２つの第１のリード３Ｃに接続されている。ここで、上記２つのワイヤ７のうち、電極パッド１１ｂに接続されるワイヤ７を第１のワイヤ７ａと言い、第１のリード３Ｃに接続されるワイヤ７を第２のワイヤ７ｂと言う。２つの電極パッド１１ｂの各々は、第１のワイヤ７ａを介してダイパッド２に接続されている。２つの第１のリード３Ｃの各々は、第２のワイヤ７ｂを介してダイパッド２に接続されている。従って、２つの電極パッド１１ｂは、第１および第２のワイヤ７ａ，７ｂを介して、２つの第１のリード３Ｃに接続されていると言える。
本実施の形態におけるその他の構成、作用および効果は、第１の実施の形態と同様である。
なお、本発明は、上記各実施の形態に限定されず、種々の変更が可能である。例えば、請求の範囲の要件を満たす限り、リードの各々の形状、数および配置は、各実施の形態に示した例に限られず、任意である。第１のリード３Ａおよび第２のリード４Ａの各々の数は、４つおよび８つ以外の２以上の数であってもよい。第１のリード３Ｂまたは３Ｃの数は、１つであってもよいし、３つ以上であってもよい。
また、リードの各々の形状は、矩形に限らず、多角形形状、円形形状または楕円形形状であってもよい。
また、請求の範囲の要件を満たす限り、チップ１１の電極パッドの数および配置は、各実施の形態に示した例に限られず、任意である。特に、電極パッドの数は、第１のリード３Ａの数と第１のリード３Ｂまたは３Ｃの数の合計よりも少なくてもよい。
また、複数の第１のリード３Ａのうちのいくつかは、第２のリード４Ａの代わりにワイヤによって第２の連結バー６２Ａまたは６２Ｂに接続されてもよい。
以上説明したように、本発明のリードフレームは、電子部品用のリードフレームである。リードフレームは、ダイパッドと、複数のリードと、ダイパッドおよび複数のリードを囲む枠部材とを備えている。枠部材は、第１の方向に延びる第１の連結バーと、第２の方向に延びる第２の連結バーとを含んでいる。ダイパッドは、第２の連結バーに接続されている。複数のリードは、第１の連結バーに接続された複数の第１のリードと、第２の連結バーに接続された複数の第２のリードとを含んでいる。複数の第２のリードの数は、複数の第１のリードの数よりも少ない。複数の第２のリードの各々は、複数の第１のリードのうちの対応する１つの第１のリードに接続されている。
本発明のリードフレームにおいて、複数の第１のリードは、少なくとも１つの特定の第１のリードを含んでいてもよい。少なくとも１つの特定の第１のリードは、ダイパッドに接続され、複数の第２のリードには接続されていなくてもよい。あるいは、少なくとも１つの特定の第１のリードは、ダイパッドおよび複数の第２のリードに接続されていなくてもよい。
本発明の電子部品は、本発明のリードフレームを用いて製造された電子部品である。電子部品は、ダイパッドに搭載されたチップと、チップを封止する封止樹脂とを備えている。
本発明の電子部品において、複数の第１のリードは、少なくとも１つの特定の第１のリードを含んでいてもよい。少なくとも１つの特定の第１のリードは、ダイパッドに接続され、複数の第２のリードには接続されていなくてもよい。少なくとも１つの特定の第１のリードは、第１の部分と、第１の部分とダイパッドとの間に配置された第２の部分とを含んでいてもよい。第２の部分の全体は、封止樹脂に覆われていてもよい。
あるいは、少なくとも１つの特定の第１のリードは、ダイパッドおよび複数の第２のリードに接続されなくてもよい。本発明の電子部品は、更に、少なくとも１つの特定の第１のリードとダイパッドとを電気的に接続する少なくとも１つのワイヤを備えていてもよい。
また、本発明の電子部品は、更に、複数のワイヤを備えていてもよい。チップは、複数の電極パッドを含んでいてもよい。複数の電極パッドの各々は、複数のワイヤのうちの少なくとも１つを介して、複数の第１のリードのうちの対応する１つの第１のリードに電気的に接続されていてもよい。複数の第１のリードは、少なくとも１つの特定の第１のリードを含んでいてもよい。複数の電極パッドは、少なくとも１つの特定の電極パッドを含んでいてもよい。複数のワイヤは、第１のワイヤと第２のワイヤとを含んでいてもよい。少なくとも１つの特定の電極パッドは、第１のワイヤを介してダイパッドに電気的に接続されていてもよい。少なくとも１つの特定の第１のリードは、第２のワイヤを介してダイパッドに電気的に接続されていてもよい。少なくとも１つの特定の第１のリードは、グランドに電気的に接続されていてもよい。
また、本発明の電子部品において、複数の第１のリードの各々は、封止樹脂に覆われてない露出面を有していてもよい。本発明の電子部品は、更に、露出面を覆うめっき層を備えていてもよい。
１…リードフレーム、２…ダイパッド、３Ａ，３Ｂ…第１のリード、４Ａ…第２のリード、４Ｂ…接続リード、６…枠部材、７…ワイヤ、９…封止樹脂、１０…電子部品、１１…チップ、１１ａ，１１ｂ…電極パッド、１２…本体、１３Ａ…第１の端子、１３Ｂ…第２の端子、３０…めっき層、６１Ａ，６１Ｂ…第１の連結バー、６２Ａ，６２Ｂ…第２の連結バー、１００…リードフレーム構造体。
本発明の第１の実施の形態に係る電子部品を示す斜視図である。 本発明の第１の実施の形態に係る電子部品を示す斜視図である。 図２に示した電子部品の一部を拡大して示す斜視図である。 本発明の第１の実施の形態におけるリードフレーム構造体を示す平面図である。 本発明の第１の実施の形態に係るリードフレームを示す平面図である。 本発明の第１の実施の形態に係る電子部品における複数の第１のリードと複数の電極パッドとの接続関係を示す平面図である。 本発明の第１の実施の形態に係る電子部品の変形例における複数の第１のリードと複数の電極パッドとの接続関係を示す平面図である。 本発明の第２の実施の形態に係る電子部品における複数の第１のリードと複数の電極パッドとの接続関係を示す平面図である。
リードフレーム１は、上述のように第１のリード３Ａ，３Ｂの各々の第２の部分と複数の接続リード４Ｂが封止樹脂９によって覆われるような形状を有していてもよい。具体的には、リードフレーム１は、第１のリード３Ａ，３Ｂの各々の第２の部分と複数の接続リード４Ｂが、ダイパッド２および第１のリード３Ａ，３Ｂの各々の第１の部分に対して、Ｚ方向にずれた構造を有していてもよい。
［変形例］
次に、本実施の形態に係るリードフレーム１および電子部品１０の変形例について説明する。変形例では、リードフレーム１の第１のリード３Ａの数と第２のリード４Ａの数が、図５に示した例と異なっている。変形例では、第１のリード３Ａの数は８つであり、第２のリード４Ａの数は８つである。また、変形例では、チップ１１の電極パッド１１ｂの数が、図６に示した例と異なっている。変形例では、電極パッド１１ａの数は８つである。

Claims (11)

  1. 電子部品用のリードフレームであって、
    ダイパッドと、
    複数のリードと、
    前記ダイパッドおよび前記複数のリードを囲む枠部材とを備え、
    前記枠部材は、第１の方向に延びる第１の連結バーと、第２の方向に延びる第２の連結バーとを含み、
    前記ダイパッドは、前記第２の連結バーに接続され、
    前記複数のリードは、前記第１の連結バーに接続された複数の第１のリードと、前記第２の連結バーに接続された複数の第２のリードとを含み、
    前記複数の第２のリードの数は、前記複数の第１のリードの数よりも少なく、
    前記複数の第２のリードの各々は、前記複数の第１のリードのうちの対応する１つの第１のリードに接続されていることを特徴とするリードフレーム。
  2. 前記複数の第１のリードは、少なくとも１つの特定の第１のリードを含み、
    前記少なくとも１つの特定の第１のリードは、前記ダイパッドに接続され、前記複数の第２のリードには接続されていないことを特徴とする請求項１記載のリードフレーム。
  3. 前記複数の第１のリードは、少なくとも１つの特定の第１のリードを含み、
    前記少なくとも１つの特定の第１のリードは、前記ダイパッドおよび前記複数の第２のリードに接続されていないことを特徴とする請求項１記載のリードフレーム。
  4. 請求項１に記載のリードフレームを用いて製造された電子部品であって、
    前記ダイパッドに搭載されたチップと、
    前記チップを封止する封止樹脂とを備えたことを特徴とする電子部品。
  5. 前記複数の第１のリードは、少なくとも１つの特定の第１のリードを含み、
    前記少なくとも１つの特定の第１のリードは、前記ダイパッドに接続され、前記複数の第２のリードには接続されていないことを特徴とする請求項４記載の電子部品。
  6. 前記少なくとも１つの特定の第１のリードは、第１の部分と、前記第１の部分と前記ダイパッドとの間に配置された第２の部分とを含み、
    前記第２の部分の全体は、前記封止樹脂に覆われていることを特徴とする請求項５記載の電子部品。
  7. 前記複数の第１のリードは、少なくとも１つの特定の第１のリードを含み、
    前記少なくとも１つの特定の第１のリードは、前記ダイパッドおよび前記複数の第２のリードに接続されず、
    前記電子部品は、更に、前記少なくとも１つの特定の第１のリードと前記ダイパッドとを電気的に接続する少なくとも１つのワイヤを備えたことを特徴とする請求項４記載の電子部品。
  8. 更に、複数のワイヤを備え、
    前記チップは、複数の電極パッドを含み、
    前記複数の電極パッドの各々は、前記複数のワイヤのうちの少なくとも１つを介して、前記複数の第１のリードのうちの対応する１つの第１のリードに電気的に接続されていることを特徴とする請求項４記載の電子部品。
  9. 前記複数の第１のリードは、少なくとも１つの特定の第１のリードを含み、
    前記複数の電極パッドは、少なくとも１つの特定の電極パッドを含み、
    前記複数のワイヤは、第１のワイヤと第２のワイヤとを含み、
    前記少なくとも１つの特定の電極パッドは、前記第１のワイヤを介して前記ダイパッドに電気的に接続され、
    前記少なくとも１つの特定の第１のリードは、前記第２のワイヤを介して前記ダイパッドに電気的に接続されていることを特徴とする請求項８記載の電子部品。
  10. 前記少なくとも１つの特定の第１のリードは、グランドに電気的に接続されることを特徴とする請求項９記載の電子部品。
  11. 前記複数の第１のリードの各々は、前記封止樹脂に覆われてない露出面を有し、
    前記電子部品は、更に、前記露出面を覆うめっき層を備えたことを特徴とする請求項４ないし１０のいずれかに記載の電子部品。
JP2022092992A 2022-06-08 2022-06-08 リードフレームおよび電子部品 Pending JP2023179984A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2022092992A JP2023179984A (ja) 2022-06-08 2022-06-08 リードフレームおよび電子部品
US18/318,893 US20230402352A1 (en) 2022-06-08 2023-05-17 Lead frame and electronic component
DE102023113754.9A DE102023113754A1 (de) 2022-06-08 2023-05-25 Leiterrahmen und elektronisches bauelement
CN202310642429.XA CN117199042A (zh) 2022-06-08 2023-06-01 引线框和电子部件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022092992A JP2023179984A (ja) 2022-06-08 2022-06-08 リードフレームおよび電子部品

Publications (1)

Publication Number Publication Date
JP2023179984A true JP2023179984A (ja) 2023-12-20

Family

ID=88874349

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022092992A Pending JP2023179984A (ja) 2022-06-08 2022-06-08 リードフレームおよび電子部品

Country Status (4)

Country Link
US (1) US20230402352A1 (ja)
JP (1) JP2023179984A (ja)
CN (1) CN117199042A (ja)
DE (1) DE102023113754A1 (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6284397B2 (ja) 2014-03-10 2018-02-28 エイブリック株式会社 半導体装置及びその製造方法
JP6500299B2 (ja) 2015-03-10 2019-04-17 新日本無線株式会社 リードフレームおよびそれを用いた半導体装置の製造方法

Also Published As

Publication number Publication date
US20230402352A1 (en) 2023-12-14
CN117199042A (zh) 2023-12-08
DE102023113754A1 (de) 2023-12-14

Similar Documents

Publication Publication Date Title
US10978379B2 (en) Semiconductor device with island and associated leads
TW398063B (en) Lead frame and its manufacturing method thereof
TWI431738B (zh) 半導體裝置之製造方法
US8853841B2 (en) Lead frame which includes terminal portion having through groove covered by lid portion, semiconductor package, and manufacturing method of the same
JP6586036B2 (ja) 半導体装置の製造方法
JP2005057067A (ja) 半導体装置およびその製造方法
US11776891B2 (en) Semiconductor device
JP7193284B2 (ja) リードフレーム及びリードフレームの製造方法
WO2020262533A1 (ja) 電子装置および電子装置の実装構造
JP2023179984A (ja) リードフレームおよび電子部品
US11373937B2 (en) Semiconductor device
JP4435074B2 (ja) 半導体装置およびその製造方法
JP2023028770A (ja) リードフレームおよび電子部品
JP2023028768A (ja) リードフレームおよび電子部品
JP2006186282A (ja) 半導体装置およびその製造方法
WO2023100754A1 (ja) 半導体装置
JP7081702B2 (ja) リードフレームおよび半導体装置
WO2023228898A1 (ja) リードフレーム及びその製造方法
JP2007109914A (ja) 半導体装置の製造方法
JP2005260270A (ja) 樹脂封止型半導体装置およびその製造方法
JP2018037610A (ja) リードフレームおよび半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230710

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20240628