JP2000299421A - 半導体素子 - Google Patents

半導体素子

Info

Publication number
JP2000299421A
JP2000299421A JP11109313A JP10931399A JP2000299421A JP 2000299421 A JP2000299421 A JP 2000299421A JP 11109313 A JP11109313 A JP 11109313A JP 10931399 A JP10931399 A JP 10931399A JP 2000299421 A JP2000299421 A JP 2000299421A
Authority
JP
Japan
Prior art keywords
lead
solder
semiconductor element
mounting surface
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11109313A
Other languages
English (en)
Inventor
Hisahiro Yamamoto
寿浩 山本
Yasuji Kai
靖二 甲斐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP11109313A priority Critical patent/JP2000299421A/ja
Publication of JP2000299421A publication Critical patent/JP2000299421A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】実装面の大きさが十分にとれなくても、リード
と実装面とが十分に半田付けされているか否かを容易に
判断することができる半導体素子を得る。 【解決手段】半導体素子20の半導体素子本体12から
はリード22が突出している。このリード22の一側面
には、2本の細溝24が形成されている。この細溝24
は、リード22の下面からリード22の上面Wまで貫通
して形成されている。一方、半導体素子20を実装面2
6に接続するため半田付けが行われる。半田付けは、実
装面26に半田18を載せ、さらにその上に半導体素子
20のリード20を載せ、熱処理により半田18を融解
して行われる。融解した半田18は、先ずリード20の
下面全域に広がり、次に、毛管現象により、半田18が
細溝24に沿ってリード22の上面Wまで這い上がる。
上面Wまで這い上がった半田18を目視により確認する
ことにより、半田付けが十分であると判断できる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、表面実装型の半導
体素子に関する。
【0002】
【従来の技術】従来の表面実装型の半導体素子10は、
図4(A)に示すように、半導体素子本体12とリード
14が基板(図示省略)の一部に設けられた実装面16
に対してフラットとなるように、リード14と実装面1
6とが接続される。この接続は、実装面16上に半田1
8を載せ、リフロー等の熱処理により半田18を融解さ
せて、リード14と実装面16とを接着させて行われ
る。
【0003】そして、この半田付けが十分になされたか
どうか、図4(B)及び(C)に示すように、半導体素
子10のリード14の周囲から融解した半田18が這い
上がってくるのを上方から目で確認することにより判断
している。すなわち、融解した半田18がリード14の
下面からリード14の側面に沿って這い上がってくれ
ば、半田付けは十分に行われたと判断される。
【0004】
【発明が解決しようとする課題】しかしながら、近年は
装置の軽量化、小型化が進んでいる。このため、基板を
小型化する必要があり、このため、図5(A)及び
(B)に示すように、リード14の大きさに対し実装面
17の大きさが十分にとれなくなっている。
【0005】この結果、融解した半田18がリード18
の側面に沿って這い上がってくるのを確認しにくくな
り、リード18と実装面17との半田付けが十分にされ
ているのか否かの判断がしにくくなる問題があった。
【0006】そこで、上記問題を解決すべく、実装面の
大きさが十分にとれなくても、リードと実装面とが十分
に半田付けされているか否かを容易に判断することがで
きる半導体素子を提供することを目的とする。
【0007】
【課題を解決するための手段】請求項1に記載の発明
は、半田を融解してリードの下面を実装面に接着する表
面実装型の半導体素子であって、リードには融解した半
田が該リードの下面から上方へ這い上がるための誘導手
段が少なくとも1つ形成されていることを特徴とする。
【0008】この構成によれば、半導体素子のリードに
は誘導手段が少なくとも1つ形成されている。このた
め、半導体素子のリードを実装面に半田付けするとき
に、半田を融解すると、融解した半田がリードの下面か
ら誘導手段に沿ってリードの上方へ這い上がる。
【0009】したがって、この這い上がってくる半田を
目視により確認することにより、リードと実装面の十分
な半田付けができているか否かを判断することができ
る。
【0010】請求項2に記載した発明は、誘導手段は、
リードの側面に形成された凹部であることを特徴とす
る。
【0011】この構成によれば、上記誘導手段としてリ
ードの側面には凹部が形成されているので、融解して這
い上がってくる半田を目視により容易に確認することが
でき、半田付けが十分か否かを判断することができる。
また、かかる凹部によりリードの体積を小さくすること
ができるので、リードの製造コストを低減できる。
【0012】請求項3に記載した発明は、半田を融解し
てリードの下面を実装面に接着する表面実装型の半導体
素子であって、リードには、融解した半田が毛管現象に
よりリードの下面から上面へ這い上がるための誘導手段
が少なくとも1つ形成されていることを特徴とする。
【0013】この構成によれば、半導体素子のリードに
は、融解した半田が毛管現象により該リードの下面から
上面へ這い上がるための誘導手段が少なくとも1つ形成
されているので、リードの上面に這い上がってきた半田
の目視が一層容易となり、半田付けが十分か否かの判断
が簡単に行える。
【0014】請求項4に記載した発明は、上記誘導手段
は、リードの側面に形成されリードの下面と上面とを連
通する細溝であることを特徴とする。
【0015】これにより、融解した半田は、毛管現象に
より、リードの側面に形成された細溝に沿ってリードの
上面に這い上がってくるため、目視により容易に確認す
ることができ、半田付けが十分か否かの判断が簡単に行
える。
【0016】請求項5に記載の発明は、上記誘導手段
は、リードの略中央に形成されリードの下面と上面とを
連通する開孔であることを特徴とする。
【0017】この構成によれば、リードの略中央にはリ
ードの上面と下面とを連通する開孔が形成されているの
で、毛細管現象により、融解した半田がリードの下面か
ら開孔に沿って上面に這い上がる。ここで、開孔がリー
ドの略中央に位置するため、実装面の面積がリードの下
面の面積よりもある程度小さい場合でも、半田が開孔を
貫通して這い上がりリードの上面に達するので、これを
目視により確認することができる。そして、半田付けが
十分か否かが判断できる。
【0018】
【発明の実施の形態】以下、添付図面を参照して、本発
明の第1実施形態に係る半導体素子について説明する。
【0019】本実施形態における半導体素子20は、図
1(A)に示すように、半導体素子本体12の外側から
リード22が突出している。このリード22は、直方体
の形状をしており、その一側面には2本の細溝24が形
成されている。この細溝24はリード22の下面から上
面まで貫通している。そして、このリード22は、リー
ド22の底面積よりも少し大きな面積を有する実装面2
6に接着されて接続される。
【0020】この接着方法は、先ず、実装面26上に半
田18を載せ、さらに、その上に半導体素子20のリー
ド22が載せる。次に、赤外線と熱風とを併用し、実装
面26とリード22とを加熱して間の半田18を融解さ
せる。融解した半田18は、図1(B)に示すように、
まずリード22の下面全域に行き渡り、次に、毛細管現
象、すなわち自身の表面積を大きくしようとする表面張
力によりリード22の下面から上面Wに向かって、細溝
24に沿って這い上がる。
【0021】そして、融解した半田18が細溝24に沿
ってリード22の上面Wまで這い上がったのを目で観察
して、半田付けが十分か否かを確認する。この結果、図
(C)に示すように、半田18がリード22の上面Wま
で這い上がっていれば、半田18が融解してその体積が
増加し、リード22の下面に十分行き渡った後、細溝2
4に沿って這い上がったものと考えることができるの
で、半田付けが十分だと判断できる。
【0022】なお、上記細溝は、2本に限られることな
く、3本、4本、その他複数本あってもよく、多くなれ
ばなるほど目視による確認が容易となる。
【0023】以上のように、本実施形態の半導体素子2
0によれば、リード22と実装面26との半田付けが十
分にされているか否かを、融解した半田18がリード2
2に形成された細溝24に沿ってリード22の上面Wに
這い上がってくるのを目視で確認することにより、容易
に判断することができる。したがって、実装面26の大
きさを十分にとれなくても、半田付けが十分か否かを知
ることができる。
【0024】次に、本発明の第2実施形態に係る半導体
素子について説明する。
【0025】本実施形態の半導体素子28のリード30
には、図2(A)に示すように、両側面にコの字型のく
ぼみ32が形成されている。このくぼみ32は、いずれ
も第1実施形態の細溝と比べて、溝幅が大きく形成され
ている。このため、くぼみ32の側面の面積だけリード
30全体の表面積も大きくなり、また、くぼみ32の側
面の幅だけリード周囲の長さも長くなっている。なお、
くぼみ32は、コの字型に限られず、半円形やV字型の
ものでもよい。また、図2では、くぼみ32は2箇所に
形成されているが、1箇所以上に形成されていれば、そ
の他複数形成されていても良い。
【0026】半導体素子28のリード32と基板の実装
面26との接着は、第1実施形態と同様に、半田付けに
より行われる。すなわち、実装面26上に平面視にてH
型形状の半田19を載置し、さらにその上に半導体素子
28のリード30を載せる。そして、同様に、熱処理に
て半田18を融解させる。融解した半田19は、その体
積が増加して、リード32の下面全域に行き渡り、次に
リード30の周囲、特にリード側面のくぼみ32に沿っ
て実装面26からリード上面Wに向かって這い上がる。
そして、図2(B)及び(C)に示すように、くぼみ3
2に沿ってある程度這い上がってくれば、半田付けが十
分であると判断される。
【0027】ここで、くぼみ32は、上記したようにリ
ード30の表面積を大きくするように形成されているの
で、第1実施形態と比して、くぼみ32の側面を這い上
がる半田19分だけ余分に目視でき、半田19の這い上
がりを容易に確認することができる。また、このくぼみ
32を形成することにより、同時にリード30の体積を
小さくすることができるので、リード30の材料費を低
減することができる。
【0028】以上のように、本実施形態の半導体素子2
8によれば、リード30に上記くぼみ32を形成するこ
とにより、半田19の這い上がりをより容易に観察する
ことができ、また、リード30の体積が小さくなるの
で、リード30の製造費を低減することができる。
【0029】次に、本発明の第3実施形態に係る半導体
素子について説明する。
【0030】本実施実施形態の半導体素子34のリード
36の略中央には、図3(A)に示すように、円柱状の
開孔38が2つ形成されている。この開孔38は、リー
ド36の下面から上面Wまで貫通している。なお、この
開孔38は断面が円形であるが、多角形であってもよ
く、また、1つ以上形成されていれば2つに限られず、
複数で形成されていてもよい。
【0031】半導体素子34のリード36と基板の実装
面26との接着は、第1実施形態と同様に、半田付けに
より行われる。すなわち、実装面26上に半田18を載
置し、さらにその上に半導体素子34のリード36を載
せる。そして、同様に、熱処理にて半田18を融解させ
る。融解した半田18は、その体積が増加してリード3
6の下面全域に行き渡り、次に毛細管現象によりリード
36中央の開孔38に沿って実装面26からリード上面
Wに向かって這い上がる。そして、図3(B)及び
(C)に示すように、開孔38に沿ってリード上面Wま
で這い上がってくれば、半田付けが十分であると判断さ
れる。
【0032】以上のように、本実施形態の半導体素子3
4によれば、半田付けが十分か否かがリード上面Wに達
する半田18を目視することにより、容易に判断するこ
とができる。また、開孔38がリード36の略中央に形
成されているので、基板に形成されている実装面26の
面積が半導体素子34のリード36の下面の面積よりも
小さい場合でも、融解した半田18が開孔38を通って
リード上面Wに這い上がってくるので、これを容易に目
視することができる。この結果、コンパクトな基板にも
対応することが可能となり、装置全体の小型化を達成す
ることができる。
【0033】なお、以上に述べた各実施形態は、それぞ
れ組み合わせても実施可能であり、同様の作用効果を得
ることができる。
【0034】また、上記各実施形態は、表面実装型の半
導体素子について述べてきたが、表面実装型であれば、
半導体素子に限らず、チップ抵抗やチップコンデンサ等
の受動素子にも適用することができる。
【0035】
【発明の効果】本発明によれば、半導体素子のリードに
は誘導手段が形成されているので、半導体素子のリード
を実装面に半田付けするときに半田を融解すると、融解
した半田がリードの下面の隅々に行き渡り、次にリード
の下面から誘導手段に沿って這い上がる。したがって、
この這い上がってくる半田を目視により確認することに
より、リードと実装面の十分な半田付けができているか
否か判断することができる。
【図面の簡単な説明】
【図1】(A)は本発明の第1実施形態に係る半導体素
子の部分斜視図であり、(B)は(A)の平面図であ
り、(C)は(A)の側面図である。
【図2】(A)は本発明の第2実施形態に係る半導体素
子の部分斜視図であり、(B)は(A)の平面図であ
り、(C)は(A)の側面図である。
【図3】(A)は本発明の第3実施形態に係る半導体素
子の部分斜視図であり、(B)は(A)の平面図であ
り、(C)は(A)の側面図である。
【図4】(A)は実装面に載置した従来の半導体素子の
部分斜視図であり、(B)は(A)の平面図であり、
(C)は(A)の側面図である。
【図5】(A)は実装面に載置した従来の半導体素子の
平面図であり、(B)はその側面図である。
【符号の説明】
18 19 半田 20、28、34 半導体素子 22、30、36 リード 24 細溝(誘導手段) 32 くぼみ(凹部) 38 開孔(誘導手段)

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 半田を融解してリードの下面を実装面に
    接着する表面実装型の半導体素子であって、 前記リードには融解した半田が該リードの下面から上方
    へ這い上がるための誘導手段が少なくとも1つ形成され
    ていることを特徴とする半導体素子。
  2. 【請求項2】 前記誘導手段は、前記リードの側面に形
    成された凹部であることを特徴とする請求項1に記載の
    半導体素子。
  3. 【請求項3】 半田を融解してリードの下面を実装面に
    接着する表面実装型の半導体素子であって、 前記リードには、融解した半田が毛管現象により該リー
    ドの下面から上面へ這い上がるための誘導手段が少なく
    とも1つ形成されていることを特徴とする半導体素子。
  4. 【請求項4】 前記誘導手段は、前記リードの側面に形
    成され該リードの下面と上面とを連通する細溝であるこ
    とを特徴とする請求項3に記載の半導体素子。
  5. 【請求項5】 前記誘導手段は、前記リードの略中央に
    形成され該リードの下面と上面とを連通する開孔である
    ことを特徴とする請求項3に記載の半導体素子。
JP11109313A 1999-04-16 1999-04-16 半導体素子 Pending JP2000299421A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11109313A JP2000299421A (ja) 1999-04-16 1999-04-16 半導体素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11109313A JP2000299421A (ja) 1999-04-16 1999-04-16 半導体素子

Publications (1)

Publication Number Publication Date
JP2000299421A true JP2000299421A (ja) 2000-10-24

Family

ID=14507052

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11109313A Pending JP2000299421A (ja) 1999-04-16 1999-04-16 半導体素子

Country Status (1)

Country Link
JP (1) JP2000299421A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017069590A (ja) * 2017-01-24 2017-04-06 大日本印刷株式会社 半導体装置およびその製造方法
JP2019087741A (ja) * 2017-11-06 2019-06-06 ローム株式会社 半導体装置、半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017069590A (ja) * 2017-01-24 2017-04-06 大日本印刷株式会社 半導体装置およびその製造方法
JP2019087741A (ja) * 2017-11-06 2019-06-06 ローム株式会社 半導体装置、半導体装置の製造方法
JP7281267B2 (ja) 2017-11-06 2023-05-25 ローム株式会社 半導体装置、半導体装置の製造方法

Similar Documents

Publication Publication Date Title
US5657207A (en) Alignment means for integrated circuit chips
JP4117807B2 (ja) 電子部品のハンダ付け方法
JPH07249632A (ja) 電子部品の接続構造およびその製造方法
JP2000299421A (ja) 半導体素子
JP4976673B2 (ja) 半導体装置、基板及び半導体装置の製造方法
JP2017152459A (ja) 基板及び半導体装置の基板実装方法
JP4946959B2 (ja) 半導体装置の製造方法
JP2020150029A (ja) 半導体装置
TWI763005B (zh) 半導體裝置
KR100571273B1 (ko) 반도체패키지 및 그 제조 방법
JP2015146404A (ja) 半導体装置およびその製造方法
JP2002184791A (ja) 半導体デバイス
JP2001223291A (ja) 半導体装置パッケージ及びその実装基板
JP3951050B2 (ja) 半導体装置の製造方法
JP2915186B2 (ja) 半導体素子の実装構造及びその実装方法
JP4709521B2 (ja) 半導体装置及び半導体装置の製造方法
JP2003197813A (ja) 電子装置
JPH01152637A (ja) 半導体素子の実装方法
KR20000012271U (ko) 적층형 패키지
JPS6032772Y2 (ja) 半導体装置用ステム
JPH04186661A (ja) 半導体装置用パッケージ
JPH09213744A (ja) 半導体装置及びその製造方法
JP3454240B2 (ja) 電子装置およびその製造方法
JPS61225827A (ja) 半導体素子の実装構造
JP2005064379A (ja) 配線基板およびその製造方法