CN117936495A - 一种半导体功率器件的封装组件及封装方法 - Google Patents

Abstract

本发明公开了一种半导体功率器件的封装组件及封装方法，封装组件包括引线载体框架，其上设有芯片封装区域，以及包括与引线载体框架装配且与芯片封装区域上已粘接的芯片形成以机械定位而进行贴铜片操作的引线铜片框架。封装方法包括上芯、贴铜片、塑封及切筋成型步骤。该封装组件在进行芯片贴片的过程中通过引线载体框架和引线铜片框架的机械配合结构，使多个铜片粘接区与引线载体框架的载片区上粘接的芯片同步实现机械定位的贴片操作，解决目前需要通过CCD视觉检测并单个拾取铜片与引线框架、芯片粘贴配合而存在封装效率较低的问题，进而本申请提供的封装组件可保证封装后的产品质量和电气可靠性，并且有效提高生产效率。

Description

一种半导体功率器件的封装组件及封装方法

技术领域

本发明涉及半导体功率器件封装技术领域，尤其涉及一种半导体功率器件的封装组件及封装方法。

背景技术

半导体功率器件的封装是保护芯片并使其与外部电路正确连接的重要工艺。半导体功率器件的封装形式随着技术的进步，经历了多个阶段的发展，目前主流的封装形式主要包括大功率器件用的传统的螺栓型或平板型封装、功率器件模块、塑封直列式封装、塑封表面贴装以及各种类似于集成电路IC（integrated circuit）的封装形式、高可靠性封装等。

随着半导体功率器件封装不断发展，对产品的电气性能和质量要求越来越严格。更多的半导体功率器件，如半导体封装技术LFPAK（Loss Free Package），为了提高产品导电能力，采用粘接铜片的方式进行电极导通，此方法通过视觉检测CCD（Charge-CoupledDevice）拾取单个铜片与引线框架、芯片粘贴配合，其需要考虑材料加工精度和检测以及配合精度，精度难以控制，从而影响产品质量和电气可靠性，并且生产效率较低。

发明内容

针对上述存在的问题，本发明旨在提供一种半导体功率器件的封装组件及封装方法，通过引线载体框架和引线铜片框架的机械配合结构，使得引线铜片框架上的多个铜片粘接区与引线载体框架的载片区上粘接的芯片同步实现机械定位的贴片操作，解决目前需要通过 CCD视觉检测并单个拾取铜片与引线框架、芯片粘贴配合而存在封装效率较低、精度低等问题，进而可保证封装后的产品质量和电气可靠性，并且有效提高生产效率。

为了实现上述目的，本发明所采用的技术方案如下：一种半导体功率器件的封装组件，包括引线载体框架，所述引线载体框架上设有芯片封装区域，所述封装组件还包括与所述引线载体框架装配且与所述芯片封装区域上已粘接的芯片形成以机械定位而进行贴铜片操作的引线铜片框架。

进一步的，所述引线铜片框架上设有与所述芯片封装区域上的芯片在粘接后进行对应接触的铜片粘接区域。

进一步的，所述引线载体框架在其芯片封装区域外侧设有第一框架外围区域，以及在所述引线铜片框架的铜片粘接区域外侧设有与第一框架外围区域配合装配的第二框架外围区域。

所述第一框架外围区域与第二框架外围区域在装配状态下，且所述芯片在未粘接时将所述芯片封装区域外漏；而在芯片粘接后将所述铜片粘接区域与已粘接的芯片相接导通。

进一步的，所述第一框架外围区域设有槽体，所述第二框架外围区域设有与槽体配合滑动的凸起，且所述凸起在槽体内滑动作用下将所述铜片粘接区域与芯片封装区域实现错位或相接导通。

进一步的，所述槽体为高度递进结构，在所述铜片粘接区域与芯片封装区域实现错位状态下，所述凸起支撑铜片粘接区域与芯片封装区域脱离。

进一步的，在所述引线载体框架和引线铜片框架外侧重叠部位套设有将所述引线载体框架和引线铜片框架叠合的套环。

一种半导体功率器件的封装方法，包括以下步骤：

S1、上芯

在引线载体框架上滑动引线铜片框架，并使得凸起在槽体内支撑引线铜片框架的铜片粘接区域与引线载体框架的芯片封装区域错位，后在所述芯片封装区域上拾取定位粘接芯片。

S2、贴铜片

在所述引线载体框架上滑动所述引线铜片框架，使所述铜片粘接区域与已粘接的所述芯片相接导通。

S3、塑封

通过塑封料注入塑封模具内，对步骤S2贴完铜片的芯片固化成型为塑封体。

S4、切筋成型

根据产品外形图设置打弯深度、引脚宽度与切筋长度，使用切筋成型模具完成对所述塑封体的成型与打弯，成型单个半导体功率器件。

本发明的有益效果是：

1、本发明通过设计的整体引线框架结构，通过将引线载体框架与引线铜片框架整体机械装配，无需拾取铜片粘贴，只需要设备安装简单的机械拨片结构（如机械手），拨动整个铜片框架与引线载体框架进行配合实现整体框架一次性贴铜片，大大提高产品的生产效率，节省时间成本。

2、本发明通过引线铜片框架的凸块在引线载体框架梯形槽与定位矩形孔内滑动和定位配合，省去在封装过程中通过CCD视觉检测拾取铜片并和引线框架、芯片粘贴配合环节，减少了检测以及配合误差，提高产品精度和产品可靠性。

3、本发明框架结构简单，需要的生产设备结构也简单，生产制造成本低，可以适配半包封、全包封、电气性能要求严格的多种不同型号的功率器件产品。

附图说明

图1为本发明引线载体框架俯视平面结构图示。

图2为本发明图1中A处结构放大图示。

图3为本发明图1中B处结构放大图示。

图4为本发明引线铜片框架俯视平面结构图示。

图5为本发明图4中C处背侧结构放大图示。

图6为本发明图4中D处背侧结构放大图示。

图7为本发明套环结构图示。

图8为本发明通过套环将引线铜片框架与引线载体框架叠合装配成整体结构图示。

图9为本发明图8中E处侧视结构图。

图10为本发明芯片在载片区上粘接时引线铜片框架与引线载体框架装配结构位置图示。

图11为本发明在图10进行芯片粘接完成后向左驱动引线铜片框架实现铜片粘接区域与芯片相接导通操作图示。

图12为本发明图11中F处侧视结构放大图。

图13为本发明图11中G处侧视结构放大图。

图14为本发明将图11中贴片完成并进行封装后图示。

图15为本发明将图14切筋成型的单个半导体功率器件图。

图中：1-引线载体框架；Ⅰ-芯片封装区域；1a-载片区；1b-载体D极引脚；11-载体框架连筋；12-第一梯形槽；13-第一矩形孔；14-第二梯形槽；15-第二矩形孔；1c-内端面；1d-斜面过渡面结构；16-应力释放孔；17-载体框架定位圆孔。

2-引线铜片框架；Ⅱ-铜片粘接区域；2a-铜片粘接区；2b-铜片S极引脚；2c-铜片G极引脚；21-铜片框架连筋；22-第一凸起；23-第二凸起；24-铜片框架定位圆孔。

3-套环；4-芯片。

具体实施方式

为了使本领域的普通技术人员能更好的理解本发明的技术方案，下面结合附图和实施例对本发明的技术方案做进一步的描述。

参照附图1~15所示的一种半导体功率器件的封装组件，包括引线载体框架1，其优选为铜片材质，该引线载体框架1设有芯片封装区域Ⅰ（通常根据实际需求，在单个引线载体框架1上排列有多个芯片封装区域Ⅰ），如图1所示，每个芯片封装区域Ⅰ具体均包含有载片区1a，载体D极引脚1b，引脚数量可根据需求进行更改，区域与区域之间的载体框架连筋11，保证引线载体框架1机械强度和芯片封装区域Ⅰ的平整度，减少运输与使用过程中的变形，从而降低因变形引起的产品质量问题。而载片区1a背面为产品塑封后的散热面，所述载片区1a上用于定位粘接芯片。

为解决目前在芯片上粘接铜片时，需要通过 CCD视觉检测拾取铜片与引线框架、芯片粘贴配合，以及需要考虑材料加工精度和检测及配合精度而导致的精度难以控制，从而影响产品质量、电气可靠性及生产效率的问题，本申请提供的封装组件还包括与所述引线载体框架1装配且与所述芯片封装区域Ⅰ上已粘接的芯片形成机械定位而进行贴铜片的引线铜片框架2。该引线铜片框架2同样优选为铜片材质（也即与芯片粘接的铜片），其通过与引线载体框架1的装配配合结构，实现引线铜片框架2与引线载体框架1上粘接的芯片机械定位贴片操作，从而代替及省掉目前需要通过 CCD视觉检测拾取铜片，并与引线框架、芯片粘贴配合环节，进而不仅提高产品精度和电气可靠性，而且大大提高产品的生产效率。

为实现引线铜片框架2与引线载体框架1上粘接的芯片的对应贴片操作，如图4所示，所述引线铜片框架2上设有与所述芯片封装区域Ⅰ上的芯片在粘接后进行对应接触的铜片粘接区域Ⅱ，其同芯片封装区域Ⅰ在引线铜片框架2上排列有对应的多个，而每个铜片粘接区域Ⅱ则设置有铜片粘接区2a，铜片S极引脚2b，铜片G极引脚2c，引脚数量可根据需求进行更改，区域与区域之间的通过铜片框架连筋21连接。铜片框架连筋21同样保证引线铜片框架2机械强度和铜片粘接区域Ⅱ的平整度，减少运输与使用过程中的变形，从而降低因变形引起的产品质量问题。在芯片粘接至载片区1a上后，将引线铜片框架2的铜片粘接区2a、铜片G极引脚2c粘贴在引线载体框架1的载片区1a上方，紧贴芯片4，完成贴铜片操作。

为实现芯片在引线载体框架1的载片区1a上的粘接，以及后续铜片粘接区2a及引脚与已粘接的芯片4的贴片操作，所述引线载体框架1在其芯片封装区域Ⅰ外侧设有第一框架外围区域，以及在所述引线铜片框架2的铜片粘接区域Ⅱ外侧设有与第一框架外围区域配合装配的第二框架外围区域；且所述第一框架外围区域与第二框架外围区域在装配状态下，且所述芯片在未粘接时，将所述芯片封装区域Ⅰ外漏，实现芯片在载片区1a上的定位粘接而不受铜片粘接区域Ⅱ的遮挡；而在芯片粘接后，所述铜片粘接区域Ⅱ与已粘接的芯片相接，从而实现贴片操作，也即依次实现芯片粘接和贴片操作步骤。

第一框架外围区域和第二框架外围区域具体实施结构如下：如图1-2所示，所述第一框架外围区域设有槽体，该槽体优选由两段结构构成，包括第一梯形槽12和第一矩形孔13。所述第二框架外围区域设有与槽体配合滑动的凸起，如图4-5所示，其优选包括第一凸起22，且该第一凸起22可滑动分别嵌入至第一梯形槽12和第一矩形孔13中。而在所述凸起在槽体内滑动作用下将所述铜片粘接区域Ⅱ与芯片封装区域Ⅰ实现错位或相接，也即在当第一凸起22嵌入在第一梯形槽12中后（优选通过第一梯形槽12外侧方向的内端面1c定位），引线铜片框架2的铜片粘接区域Ⅱ与引线载体框架1的芯片封装区域Ⅰ实现错位，即将芯片粘接的载片区1a外漏，在载片区1a未遮挡的状态下，可在载片区1a进行芯片的拾取粘接；而在粘接完成后，驱使（图11中箭头所示方向）引线铜片框架2，也即第一凸起22从第一梯形槽12内滑动并嵌入至第一矩形孔13内，在该滑动位移作用下，铜片粘接区域Ⅱ实现与粘接芯片的相接，从而完成贴片操作。

为提高引线铜片框架2的铜片粘接区域Ⅱ与引线载体框架1的芯片封装区域Ⅰ上粘接的芯片的相对定位，优选的，如图3所示，在远离所述第一梯形槽12和第一矩形孔13一侧还设置有与两者结构相同的第二梯形槽14和第二矩形孔15，同样的，如图6所示，在引线铜片框架2上设置有与该第二梯形槽14和第二矩形孔15滑动嵌入配合的第二凸起23，从而通过增加槽体与凸起数量及设置位置，提高铜片粘接区域Ⅱ与芯片封装区域Ⅰ上粘接的芯片的相对定位精度。

在上述芯片粘接后，在移动引线铜片框架2进行贴片过程中，由于铜片粘接区域Ⅱ要与芯片相接，而铜片粘接区域Ⅱ的移位则在与芯片初始接触后会与芯片表面存在摩擦滑动，进而会驱动芯片的移位，同时易对芯片表面造成损伤，为解决该问题，所述槽体为高度递进结构，在所述铜片粘接区域Ⅱ与芯片封装区域Ⅰ实现错位状态下，所述凸起支撑铜片粘接区域Ⅱ与芯片封装区域Ⅰ脱离，也即在芯片粘接时两者之间留存间隙，而当粘接完成进行贴片操作时，则在移动引线铜片框架2过程中，因留存的间隙解决铜片粘接区域Ⅱ的移位对芯片造成的摩擦滑动及损伤问题，有效保证芯片粘接的定位精度及表面质量。

高度递进结构的槽体如图2-图3、图12-图13所示：第一矩形孔13的上表面（即端口）低于第一梯形槽12的内底面、第二矩形孔15的上表面低于第二梯形槽14的内底面。在该结构下，当第一凸起22嵌入在第一梯形槽12内时，实现并支撑铜片粘接区域Ⅱ与芯片封装区域Ⅰ的错位及脱离，可进行芯片粘接；而在芯片粘接后，则驱动第一凸起22从第一梯形槽12内滑动嵌入至第一矩形孔13内，由于第一梯形槽12的内底面高于第一矩形孔13的上表面，因此在整个滑动过程中，铜片粘接区域Ⅱ始终与芯片因间隙而脱离；而在第一凸起22与第一矩形孔13竖向对应后，因第一矩形孔13与第一梯形槽12的高度差，使得第一凸起22竖直下落嵌入至第一矩形孔13中，从而实现铜片粘接区域Ⅱ的竖向接触，解决横向滑动时对芯片摩擦推动及表面损伤的问题，有效的保证了芯片的粘接精度及贴片精度。而第二凸起23、第二梯形槽14和第二矩形孔15实现同样的作用。

第一梯形槽12和第二梯形槽14与第一凸起22和第二凸起23的配合结构能有效消除相互嵌入时的间隙影响，从而保证嵌入的位置精度，及芯片在贴铜片时的精度，保证芯片的导通作用，降低后续使用时的故障率。同样，为实现第一凸起22和第二凸起23分别嵌入在第一矩形孔13和第二矩形孔15内的嵌入精度，如图2-3所示，第一矩形孔13和第二矩形孔15的内侧边均设置为与第一凸起22和第二凸起23相配合的倒角结构（图中未标示），使得第一凸起22和第二凸起23下落嵌入后，能保证铜片粘接区2a与芯片4的相接精度。

进一步，由于第一凸起22在从第一梯形槽12滑落至第一矩形孔13中时，存在无支撑的自由下落，其会造成引线铜片框架2相较于引线载体框架1较大的位置偏移，在厚度较薄的两者中，受该偏移冲击，极易造成两者本体的形变，并影响到芯片粘接及贴片精度，因而为解决该问题，如图2、12所示，在第一梯形槽12与第一矩形孔13、第二梯形槽14与第二矩形孔15相接侧边处设置为斜面过渡面结构1d，进而在当第一凸起22从第一梯形槽12滑落至第一矩形孔13中时，沿该斜面过渡面可实现对引线铜片框架2的支撑，并进而解决其自由滑落时的偏摆作用，对引线铜片框架2和引线载体框架1本体质量有效的保证，同时也保证芯片的粘接及贴片精度及质量。

在芯片封装的整个工艺中，要经过不同工序，如封装前的引线铜片框架2和引线载体框架1的运输（包括封装车间内或外协加工后的远距离运输），因此为减小两者占用空间，将两者以上述配合结构进行预装配，在装配后为避免两者的分离，在所述引线载体框架1和引线铜片框架2外侧重叠部位套设有将所述引线载体框架1和引线铜片框架2叠合的套环3（其可以选用任意材质）。如图1所示，第一梯形槽12为在引线载体框架1上侧边向外延伸的突出部上形成，同样第一凸起22在引线铜片框架2上的侧边突出部上形成（图4所示），在第一凸起22嵌入至第一梯形槽12内后，将套环3套设在两者上，进而在运输过程中能减小引线铜片框架2和引线载体框架1的占用空间，以及避免两者的分离。而在芯片粘接时，则将套环3取下，且由于第一凸起22嵌入在第一梯形槽12内，也即将载片区1a外漏，进而可直接进行芯片的拾取粘接，及后续的贴片及封装操作。

优选的，上述所述的引线载体框架1和引线铜片框架2均通过刻蚀工艺加工成型，在引线载体框架1上冲压有应力释放孔16和载体框架定位圆孔17，而在引线铜片框架2上开设有与在后续塑封过程中与载体框架定位圆孔17对应的铜片框架定位圆孔24。其中，应力释放孔16在上芯、贴片、塑封过程中释放应力，减少引线载体框架1与引线铜片框架2的变形，提高引线载体框架1与引线铜片框架2的配合度，降低误差；载体框架定位圆孔17与铜片框架定位圆孔24对应后用于在塑封过程中的定位作用。

本申请还提供一种半导体功率器件的封装方法，具体包括以下步骤：

S1、上芯

如图10所示，在上芯（粘接芯片）前，首先将套环3从引线载体框架1和引线铜片框架2上取下，同时第一凸起22和第二凸起23分别嵌入在第一梯形槽12和第二梯形槽14中，在该状态下，引线铜片框架2上的铜片粘接区2a与引线载体框架1上的载片区1a错位，即将载片区1a外漏，随即在每个载片区1a上进行芯片的拾取和粘接。

S2、贴铜片

如图11所示，在上述进行所有载片区1a上的芯片粘接完成后，驱动引线铜片框架2移动（可优选通过机械手实现驱动），即第一凸起22和第二凸起23分别从第一梯形槽12和第二梯形槽14移位至第一矩形孔13和第二矩形孔15上侧，并竖向滑落至第一矩形孔13和第二矩形孔15内，实现铜片粘接区2a及相应引脚与芯片的接触，即完成芯片4的贴铜片操作。

S3、塑封

塑封时，载体框架定位圆孔17与铜片框架定位圆孔24对应后，配合外部设备（如机械定位杆）插入实现定位作用，通过塑封料注入塑封模具内，对步骤S2贴完铜片的芯片固化成型为塑封体，如图14所示。

S4、切筋成型

根据产品外形图设置打弯深度、引脚宽度与切筋长度，使用切筋成型模具完成对所述塑封体的成型与打弯，成型单个半导体功率器件（如图15所示）。

本发明的原理是：预制本申请所述的引线载体框架1和引线铜片框架2，并在封装操作前的运输过程中，可通过套环3将引线载体框架1和引线铜片框架2进行预装配。而在封装操作时，首先将套环3取下，而引线载体框架1和引线铜片框架2的预装配结构使得引线铜片框架2上的铜片粘接区与引线载体框架1上的载片区1a错位，即将载片区1a外漏，随即在每个载片区1a上进行芯片的拾取和粘接；而后驱动引线铜片框架2移动，即第一凸起22和第二凸起23分别从第一梯形槽12和第二梯形槽14移位至第一矩形孔13和第二矩形孔15上侧，并竖向滑落至第一矩形孔13和第二矩形孔15内，实现铜片粘接区2a及相应引脚与芯片的接触，即完成芯片的贴铜片操作。贴片完成后经过塑封及切筋，即成型单个半导体功率器件。

本发明公开的封装组件在进行芯片贴片的过程中通过引线载体框架和引线铜片框架的机械配合结构，使得引线铜片框架上的多个铜片粘接区与引线载体框架的载片区上粘接的芯片同步实现机械定位的贴片操作，解决目前需要通过 CCD视觉检测并单个拾取铜片与引线框架、芯片粘贴配合而存在封装效率较低的问题，同时机械定位也解决目前在封装时还需要考虑材料加工精度和检测以及配合精度的问题，进而本申请提供的封装组件可保证封装后的产品质量和电气可靠性，并且有效提高生产效率。

以上显示和描述了本发明的基本原理、主要特征和本发明的优点。在不脱离本发明精神和范围的前提下，本发明还会有各种变化和改进，这些变化和改进都落入要求保护的本发明范围内。

Claims (6)

1.一种半导体功率器件的封装组件，包括引线载体框架，所述引线载体框架上设有芯片封装区域，其特征在于，所述封装组件还包括与所述引线载体框架装配且与所述芯片封装区域上已粘接的芯片形成以机械定位而进行贴铜片操作的引线铜片框架；

所述引线铜片框架上设有与所述芯片封装区域上的芯片在粘接后进行对应接触的铜片粘接区域。

2.根据权利要求1所述的一种半导体功率器件的封装组件，其特征在于：所述引线载体框架在其芯片封装区域外侧设有第一框架外围区域，以及在所述引线铜片框架的铜片粘接区域外侧设有与第一框架外围区域配合装配的第二框架外围区域；

所述第一框架外围区域与第二框架外围区域在装配状态下，且所述芯片在未粘接时将所述芯片封装区域外漏；而在芯片粘接后将所述铜片粘接区域与已粘接的芯片相接导通。

3.根据权利要求2所述的一种半导体功率器件的封装组件，其特征在于：所述第一框架外围区域上设有槽体，所述第二框架外围区域上设有与槽体配合滑动的凸起，且所述凸起在槽体内滑动作用下将所述铜片粘接区域与芯片封装区域实现错位或相接导通。

4.根据权利要求3所述的一种半导体功率器件的封装组件，其特征在于：所述槽体为高度递进结构，在所述铜片粘接区域与芯片封装区域实现错位状态下，所述凸起支撑铜片粘接区域与芯片封装区域脱离。

5.根据权利要求4所述的一种半导体功率器件的封装组件，其特征在于：在所述引线载体框架和引线铜片框架外侧重叠部位套设有将所述引线载体框架和引线铜片框架叠合的套环。

6.一种半导体功率器件的封装方法，其特征在于，包括以下步骤：

S1、上芯

在引线载体框架上滑动引线铜片框架，并使得凸起在槽体内支撑引线铜片框架的铜片粘接区域与引线载体框架的芯片封装区域错位，后在所述芯片封装区域上拾取定位粘接芯片；

S2、贴铜片

在所述引线载体框架上滑动所述引线铜片框架，使所述铜片粘接区域与已粘接的所述芯片相接导通；

S3、塑封

通过塑封料注入塑封模具内，对步骤S2贴完铜片的芯片固化成型为塑封体；

S4、切筋成型

根据产品外形图设置打弯深度、引脚宽度与切筋长度，使用切筋成型模具完成对所述塑封体的成型与打弯，成型单个半导体功率器件。