CN213905355U - 智能功率模块 - Google Patents

智能功率模块 Download PDF

Info

Publication number
CN213905355U
CN213905355U CN202022340378.XU CN202022340378U CN213905355U CN 213905355 U CN213905355 U CN 213905355U CN 202022340378 U CN202022340378 U CN 202022340378U CN 213905355 U CN213905355 U CN 213905355U
Authority
CN
China
Prior art keywords
sealing layer
circuit substrate
lead frame
circuit
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202022340378.XU
Other languages
English (en)
Inventor
杨忠添
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangdong Xita Frequency Conversion Technology Co ltd
Original Assignee
Guangdong Huixin Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangdong Huixin Semiconductor Co Ltd filed Critical Guangdong Huixin Semiconductor Co Ltd
Priority to CN202022340378.XU priority Critical patent/CN213905355U/zh
Application granted granted Critical
Publication of CN213905355U publication Critical patent/CN213905355U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48095Kinked
    • H01L2224/48096Kinked the kinked part being in proximity to the bonding area on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901Structure
    • H01L2224/4903Connectors having different sizes, e.g. different diameters
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本实用新型涉及一种智能功率模块,采用形成整体的引线框架,引脚与框架本体连接,且采用通过金属线连接的方式将电路基板和框架本体连接,从而在IPM模块制造过程中不必如现有技术中需要将放置其在封装模具中,以为电路基板在注塑过程中提供支撑力,而是采用金属线的方式将引线框架与电路基板连接,这就避免了现有技术中的在注塑过程中,由于注塑材料如液态的高压树脂在注入时对电路基板产生压迫使得引脚和电路基板间产生应力,带来电路基板的绝缘层介质分层的现象,最终使得整个IPM模块制造失败导致降低制造良率。因此本实用新型的IPM模块基于引线框架的结构避免了注塑过程中的上述问题,有效的提升了IPM模块的制造良率。

Description

智能功率模块
技术领域
本实用新型涉及一种智能功率模块,属于功率半导体器件技术领域。
背景技术
现有的IPM(Intelligent Power Module,智能功率模块)模块引脚和基板通过焊接连接在一起。容易产生应力(基板与引脚的组合公差与模具的公差在顶针的作用力下产生的应力)导致绝缘介质分层,影响可靠性,以此降低IPM模块的生产良率。
实用新型内容
本实用新型需要解决的技术问题是解决现有的IPM模块制造时,由于引脚和基板通过焊接连接,导致产生的张力引起基板的绝缘介质分层,最终降低生产良率问题。
具体地,本实用新型公开一种智能功率模块,包括:
引线框架,引线框架包括框架本体和设置于框架本体周边的引脚,框架本体的中心设置有留空的安装空位;
电路基板,电路基板的表面设置有布线层,电路基板设置于安装空位,与引线框架通过金属线电连接;
电路元件,电路元件配置于布线层;
密封层,密封层至少包裹设置电路元件的电路基板的一面,引脚的一端从密封层露出。
可选地,框架本体有上还配置有电子线路,并设置有与电子线路电连接的驱动IC和被动器件。
可选地,框架本体设置有多个焊盘,驱动IC和被动器件安装于焊盘上;所示框架本体还设置有由多个键和区形成的键合部,所示布线层与键合部通过金属线电连接。
可选地,密封层包括相互连接的第一密封层和第二密封层,第一密封层设置于引线框架除安装空位剩余的部分,引线框架安装驱动IC和被动器件的一面位于第一密封层的表面,第一密封层在周缘设置有向上突出的侧壁,侧壁与引线框架以及电路基板形成安装腔室,第二密封层设置于安装腔室内;第二密封层硬度比第一密封层材质硬度低。
可选地,密封层的位于引脚的内侧面在安装引脚处从分别朝向所述密封层的表面和底面向内倾斜,以形成第一脱模斜面,第一脱模斜面与上下方向的竖直面之间形成的角度为2°至9°。
可选地,电路基板靠近引脚的侧边从上到下朝向外侧倾斜以形成第二脱模斜面,第二脱模斜面与上下方向的竖直面之间形成的角度为4°至10°;第一密封层设置有台阶部,台阶部与电路基板的表面的边缘抵接。
可选地,引线框架和布线层通过金属线邦定的工艺连接。
可选地,多个框架并列设置彼此连接以形成框架组合体。
本实用新型的智能功率模块,采用形成整体的引线框架,其引线框架两侧设置引脚,引脚与框架本体连接,且采用通过金属线连接的方式将电路基板的布线层和框架本体连接,从而在IPM模块制造过程中不必如现有技术中需要将放置在封装模具中一位整个安装电路元件的电路基板在注塑过程中提供支撑力,而是采用金属线的方式将引线框架与电路基板连接,这就避免了现有技术中的在注塑过程中,由于注塑材料如液态的树脂在注入时对电路基板产生压迫使得引脚和电路基板间产生应力,带来电路基板的绝缘层介质分层的现象,最终使得整个IPM模块制造失败导致降低制造良率。因此本实用新型实施例的IPM模块基于引线框架的结构避免了注塑过程中的上述问题,有效的提升了IPM模块的制造良率。
附图说明
图1为本实用新型实施例的引线框架的结构示意图;
图2为本实用新型实施例的引线框架进行第一次注塑后的半成品的透视结构图;
图3为本实用新型实施例的IPM模块的成型结构示意图;
图4为本实用新型实施例的IPM模块的透视结构图;
图5为本实用新型实施例的IPM模块的剖视图;
图6为图5中A的放大图;
图7为本实用新型实施例的IPM模块的制造方法流程图;
图8为本实用新型实施例的IPM模块的另一制造方法流程图。
附图标记:
IPM模块100,引脚11,第一密封层12,台阶部121,台阶面1211,侧壁122,第一脱模斜面123,驱动IC13,电路元件14,金属线15,电路基板16,第二脱模斜面161,第二密封层17,粘胶部18,被动器件19,引线框架20,安装空位21,第一连接筋22,电子线路23,第二连接筋24,框架本体25,焊盘26。
具体实施方式
需要说明的是,在结构或功能不冲突的情况下,本实用新型中的实施例及实施例中的特征可以相互组合。下面根据实例来详细说明本实用新型。
本实用新型提出一种智能功率模块,如图1至图6所示,包括引线框架20、电路基板16、电路元件14和密封层,其中引线框架20包括框架本体25和设置于框架本体25周边的引脚11,框架本体25如图1中的两个虚线框之间的环形区域所示,框架本体25的中心留空的安装空位21。如图1所示,引线框架20可由铜材通过蚀刻或冲压等方式形成,其在框架本体25两侧形成向外伸出的呈直线型的引脚11,这些引脚 11通过框架本体25连接成整体,在图1中引线框架20为制造IPM模块100之前的状态,其引脚11的自由端通过第一连接件筋22相互连接,引脚11的与框架本体25连接处通过第二连接筋24相互连接,这样使得整个引线框架20形成可靠的整体,在制造IPM模块100过程中,会将第二连接件筋24进行切除,并将引脚11的自由端部分进行剪切以切除第一连接件筋22,并进行整形以形成独立的引脚11,如图3所示的引脚11状态。
电路基板的表面设置有布线层(图中未示出),其中电路基板16由金属材料制成,如1100、5052等材质的铝构成的矩形板材,其厚度相对其它层厚很多,一般为0.8mm 至2mm,常用的厚度为1.5mm,主要实现导热和散热作用。绝缘层(图中未示出)设置于电路基板16的表面,其厚度相对电路基板16较薄,一般在50um至150um,常用为110um。电路布线层由铜等金属构成且和电路基板16绝缘,电路布线层包括由蚀刻的铜箔构成电路线路,线路层厚度也较薄,如70um左右,电路布线层还包括靠近电路基板16的侧边位置设置的焊盘,可以采用2盎司铜箔形成上述的电路布线层。最后在电路布线层上还可以涂覆一层较薄的绿油层,以起到线路隔离作用,隔断电路线路与电路线路之间的电连接。多个电路元件14设在电路布线层上,多个电路元件14 之间或者电路元件14与电路布线层之间可通过金属线电连接;电路元件14可通过焊接的方式与电路布线层固定。
电路基板16的大小与安装空位21大小适配,以设置于安装空位21,与引线框架 20通过金属线15电连接,以实现电路基板16上的布线层与引脚11电连接。密封层 12至少包裹设置电路元件14的电路基板16的一表面,引脚11的一端从密封层12露出;密封层12主要通过注塑材料形成,其材料可以是树脂。
不同于现有技术中的IPM模块100的引脚11是通过焊接的方式直接连接于电路基板16,本实用新型实施例采用形成整体的引线框架20,其引线框架20两侧设置引脚11,引脚11与框架本体25连接,且采用通过金属线15连接的方式将电路基板16 的布线层和框架本体25连接,从而在IPM模块100制造过程中不必如现有技术中需要将放置在封装模具中一位整个安装电路元件14的电路基板16在注塑过程中提供支撑力,而是采用金属线15的方式将引线框架20与电路基板16连接,这就避免了现有技术中的在注塑过程中,由于注塑材料如液态的树脂在注入时对电路基板16产生压迫使得引脚11和电路基板16间产生应力,带来电路基板16的绝缘层介质分层的现象,最终使得整个IPM模块100制造失败导致降低制造良率。因此本实用新型实施例的 IPM模块100基于引线框架20的结构避免了注塑过程中的上述问题,有效的提升了 IPM模块100的制造良率。
在本实用新型的一些实施例中,框架本体25有上还配置有电子线路23,并设置有与电子线路23电连接的驱动IC13(Integrated Circuit,集成电路)和被动器件19。如图1至图4所示,框架本体25上形成电子线路23,电子线路23将驱动IC13以及被动器件19进行电连接,并连接到各个引脚11。其中驱动IC13用来驱动IPM模块 100中的逆变电路的功率开关管如MOS(metal oxide semiconductor,金属氧化物半导体)管或者IGBT(Insulated GateBipolar Transistor,绝缘栅双极型晶体管)等工作,被动器件19包括电阻、电容等电子元件。驱动IC13和被动器件19和电子线路23共同形成逆变电路的驱动电路,以此驱动逆变电路工作,其驱动电路的输入和输出信号的电流相对逆变电路要小很多,因此在工作过程中容易受到逆变电路的干扰。具体地,以逆变电路中的开关管为IGBT为例,驱动IC13可以是半桥式驱动IC13(1驱动IC13 驱动2个IGBT,一个全桥IPM采用3个半桥式驱动IC13),可以是H桥式驱动IC13 (1驱动IC13驱动4个IGBT,一个单相IPM采用1个H桥式驱动IC13),可以是3上桥+3下桥式双驱动IC13(1个3上桥驱动IC13驱动3个上桥IGBT,1个3下桥驱动IC13驱动3个下桥IGBT,一个全桥IPM采用1套3上桥+3下桥式双驱动IC13),可以是全桥式驱动IC13(1驱动IC13驱动6个IGBT,一个全桥IPM采用1个全桥式驱动IC13),可以是3枚单上桥+1枚3下桥式驱动IC13(1个单上桥驱动IC13驱动 1个上桥IGBT,1个3下桥驱动IC13驱动3个下桥IGBT,一个全桥IPM采用1套3 枚单上桥+1枚3下桥式驱动IC13)。
通过在框架本体25上设置由驱动IC13、被动器件19和电子线路23形成的逆变驱动电路,不同于现有技术中间驱动IC13设置在电路基板16的布线层,和逆变电路的功率开关管都设置在同一个布线层,以此降低了逆变电路工作对驱动电路形成的干扰,从而有效的提升了IPM模块100的工作稳定可靠性。
具体地,为了实现驱动IC13、被动器件19在框架本体上的安装,可在与框架本体25上设置多个焊盘26即铜箔,驱动IC13和被动器件19安装于焊盘26上。可通过粘片工艺,如银胶固化工艺,在框架上点上银胶,粘上驱动IC13和被动器件19后进行高温烘烤固化,以此在银胶熔化并固化后实现与电子线路23的电连接;或者采用焊片工艺,采用锡膏、锡片、锡丝等,在框架上的键和部件驱动IC13和被动器件19进行回流焊接,以此实现与电子线路23的电连接。
而且,将框架本体25采用全电镀或局部电镀等方式形成键合区,键和区上设置有多个键合部,键和区还通过键和线实现驱动IC13和被动器件19形成的驱动电路与基板的布线层的电连接,键和线包括金线、铜线、金铜合金线、铝线、铝硅线等。以此使得引线框架20的电子线路23和布线层形成完整的IPM模块100的电路。其中键合线的连接方式可以是邦定线采用邦定工艺实现连接。
通过将驱动IC13、被动器件19和电子线路23形成的逆变驱动电路设置在框架体上,相对现有技术中将这些部件设置在电路基板16上,在降低了逆变电路工作对驱动电路形成的干扰的同时,还有效的减少了电路基板16的面积,从而降低了整个IPM 模块100的材料成本。
在本实用新型的一些实施例中,密封层包括第一密封层12和第二密封层17,第一密封层12设置于引线框架20除安装空位21所在的部分即密封框架本体25所在的部分,引线框架20安装驱动IC13和被动器件19的一面位于第一密封层12的表面,第一密封层12在周缘设置有向上突出的侧壁122,侧壁122与引线框架20以及电路基板16形成安装腔室,第二密封层17设置于安装腔室内;第二密封层17硬度比第一密封层12材质硬度低。如图2至图5所示,第一密封层12密封框架本体25部分,并形成向上突出的侧壁122,引脚11从第一密封层12穿过朝外伸出。第二密封层17在第一密封层12形成后可通过注射灌胶的方式在安装腔室内形成,第一密封层12为硬度高的绝缘材料如树脂,其可通过形成模具注塑形成,第二密封层17为硬度相对低的绝缘材料如硅胶,第二密封层17覆盖框架本体25的电子线路23、驱动IC13和被动器件19形成的驱动电路部分,且同时覆盖电路基板16上的电子元件如功率开关管这些主动器件。由于第二密封层17是在形成第一密封层12后,在安装腔室内通过灌胶的简单工艺形成,相对现有技术中的注塑工艺,以第二密封层17为硅胶材料为例,灌胶时液态的硅胶为自然重力落入到安装腔室中,相对于注塑中注塑材料通过高压的方式注入到成型模具中,在这个过程中硅胶对电路基板16和电子线路23上应力要远远小于注塑材料对电路基板16产生的应力,因此有效的避免了此应力对基板和电子线路 23上的电路元件14和金属连接线的挤压导致的破坏金属连接线的连接引起的整个电路不可靠问题,从而进一步提升了产品制造良率。
在本实用新型的一些实施例中,如图5和图6所示,密封层的位于引脚11的侧面在安装引脚11处从分别朝向密封层的表面和底面向内倾斜,以形成第一脱模斜面123,第一脱模斜面123与上下方向的竖直面之间形成的角度为2°至9°,如可以是3°、 4°、5°、6°、8°。第一脱模斜面123位于第一密封层12的侧面,以引脚11在第一密封层17表面的位置为分界线,向上向下形成两个子斜面,这两个子斜面从引脚 11位置向内倾斜,由形成第一密封层12时在模具型腔中形成,以方便脱模。
在本实用新型的一些实施例中,如图5和图6所示,电路基板16靠近引脚11的两个侧边从上到下朝向外侧倾斜以形成第二脱模斜面161。通过设置向外侧倾斜的第二脱模斜面,使得在制造IPM模块100过程中,电路基板16与第一密封层12粘贴时,在电路基板16底部与第一密封层12的接触处涂覆的胶水沿着第一密封层12与电路基板16的接触面渗入到电路基板16的表面的布线层中,以此污染线路层上的需要电连接的焊盘26这些区域,造成后续的焊接不可靠。
进一步地,第一密封层12设置有台阶部121,如图5和图6所示,台阶部121与电路基板16的表面的边缘抵接。台阶部121连接第二密封层17的与铝基板的第二脱模斜面161接触的接触面,其中台阶部121的台阶面1211与电路基板16的表面的边缘抵接,台阶面1211的宽度在1mm至2mm之间,如可以是1mm、1.5mm、2mm这些尺寸。布线层的边缘一般为电路基板16的工艺边,即工艺边表面不设布线层,通过设置合适的台阶面1211宽度,以此在电路基板16与第一密封层12安装时,起到对电路基板16的定位吃撑作用。
在本实用新型的一些实施例中,如图1和图2所示,多个引线框架20并列设置彼此连接以形成框架组合体。在该实施例中,多个引线框架20彼此顺次连接,组合成框架组合体,如图1和图2中,为四个引线框架20组成的框架组合体,还可以是其他数量如2至30之间数量的引线框架20组成的框架组合体。这样在制造IPM模块100时,可将框架组合体一次性的进行装配,最终一次制造成IPM模块100,这样能大幅提升制造速度,以此降低单个IPM模块100的制造成本。
本实用新型还提出一种基于上述实施例的IPM模块的制造方法,如图7所示,该制造方法包括以下步骤:
步骤S100、将引线框架放置在框架成型模具中,引线框架的引脚从框架成型模具两侧露出;
步骤S200、对框架成型模具进行注塑,以形成具有第一密封层的半成品,第一密封层设置于框架本体除安装空位剩余的部分,其中引线框架的安装面从密封层表面露出,第一密封层在引脚所在的侧边设置有向上突出的侧壁,引脚从第一密封层的两侧露出;
步骤S300、配置电路基板,在电路基板的表面形成布线层;
步骤S400、在电路布线层的相应位置配设电路元件;
步骤S500、将半成品和配置了电路元件的电路基板放置于工装夹具中,其中电路基板设置于引线框架的安装空位,侧壁与引线框架以及电路基板形成安装腔室;
步骤S600、在布线层和引线框架之间连接金属线以形成完整的电路连接;
步骤S700、对安装腔室进行灌胶,以形成第二密封层,以与第一密封层共同形成IPM模块的密封层,其中第二密封层硬度比第一密封层材质硬度低。
其中在步骤S100中,如图1和图2所示,将引线框架20安装于框架成型模具中,引线框架20的引脚11从框架成型模具两侧露出;其中引脚11为直线型,引脚11的自由端通过第一连接筋22连接,且引脚11的连接框架本体25处通过第二连接筋24 以形成一体,不同于现有技术中在注塑前需要对引脚11进行整形以形成弯折脚,以方便放在注塑模具中,本实用新型实施例的引线框架20无需进行整形,只需要将引线框架20整体安装于框架成型模具中,从而省却了引脚11成型步骤,节省了工序,提升了生产效率。
在步骤S200中,在将引线框架20整体安装于框架成型模具中后,对框架成型模具的型腔中进行注塑,即注塑绝缘材料如树脂,其在树脂冷却后硬度较大。图2为注塑后形成的半成品的结构示意图。在图2中,通过注塑并脱模后,形成第一密封层12,以密封除安装空位21的引线框架20的框架本体25部分,进一步可结合图5,第一密封层12具备一定的厚度,其密封住引线框架20的部分厚度或者全部厚度,并朝向引线框架20的底部方向延伸以形成一定的厚度,引线框架20的上表面从第一密封层12 露出。而且在引脚11所在的侧边设置有向上突出的侧壁122,侧壁122具有一定的壁厚,如1mm至2.5mm,如可以是1mm、1.5mm、2mm、2.5mm,以具备一定的承载强度。且引脚11从第一密封层12两侧露出。
进一步地,通过框架成型模具的成型,第一密封层12的安装空位21位于引脚11 侧的壁面还形成向外倾斜的倾斜面,该倾斜面与上下方向的竖直面之间形成的角度为 4°至10°,如可以是3°、4°、5°、6°、8°、9°,且在倾斜面一边与第一密封层12的安装引线框架20的侧边之间形成台阶部121,其台阶面1211的宽度在1mm 至2mm之间,如可以是1mm、1.5mm、2mm这些尺寸。
在步骤S300和步骤S400中,主要为配置电路基板16的步骤。首先根据需要的电路布局设计大小合适的电路基板16,如对于一般的IPM模块100,一枚的大小可选取64mm×30mm。以电路基板16为铝基板为例,铝基板的形成是通过直接对1m×1m的铝材进行锣板处理的方式形成,锣刀使用高速钢作为材质,马达使用5000转/分钟的转速,锣刀与铝材平面呈直角下刀;也可以通过冲压的方式形成。
然后可以对电路基板16两面进行防蚀处理,针对半包封结构的IPM模块100,其电路基板16的不设置电路元件14的一面从第一密封层12露出,此时防蚀增强其使用过程中的耐腐蚀性,不易被氧化。而针对全包封结构的IPM模块100,为了节省成本,也可不进行防蚀处理。
在电路基板16一面上设置绝缘层,接着在绝缘层的表面压合铜箔,然后通过将铜箔进行蚀刻,局部的取出铜箔,以形成电路布线层,其中电路布线层包括电路线路,也包括靠近电路基板16的侧边位置设置的焊盘。
在步骤S500中,将半成品和配置了电路元件14的电路基板16放置于工装夹具中,其中电路基板16设置于引线框架20的安装空位21,侧壁122与引线框架20以及电路基板16形成安装腔室。由于第一密封层12形的安装空位21的侧边还形成倾斜面和台阶部121,以此使得电路基板16的两侧外扩的第二脱模斜面161与该倾斜面配合,并进一步通过电路基板16的表面的边缘与台阶部121的台阶面1211的抵接,形成良好的对电路基板16的定位,防止电路基板16安装在安装空位21中后相对移动。
进一步地,还可在电路基板16的底面和第一密封层12之间进行点胶,以形成粘胶部18,进一步将电路基板16与第一密封层12粘接固定,实现二者之间的固定。
步骤S600中,可通过邦定工艺在布线层的焊盘26和引线框架20的焊盘26之间连接金属线15以形成完整的IPM模块100的电路连接。
在步骤S700中,对安装腔室进行灌胶,以形成第二密封层17,以与第一密封层 12共同形成IPM100的密封层。其中注胶的材料可以是硅胶等软性材质的绝缘材料,在安装腔室内通过注射的简单工艺形成,灌胶时液态的硅胶为自然重力落入到安装腔室中,相对于注塑中注塑材料通过高压的方式注入到成型模具中,在这个过程中硅胶对电路基板16和电子线路23上应力要远远小于注塑材料对电路基板16产生的应力,因此有效的避免了此应力对基板和电子线路23上的电路元件14和金属连接线的挤压导致的破坏原来连接引起的电路连接不可靠问题,从而进一步提升了产品制造良率。硅胶的材质偏软,因此第二密封层17的硬度低于密封层的硬度。
将上述进行灌胶后形成第二密封层17的产品从工装夹具中取下来,并在硅胶固化后即制造出IPM模块100。
进一步地,在对安装腔室进行灌胶步骤之后,制造方法还包括:
对外露的引脚11成型和电镀,以在引脚11的表面形成保护层。具体的成型时间引脚11的自由端之间连接的第一连接筋22切除,并将引脚11的靠近第一密封层12 连接的第二连接筋24切除,并对引脚11进行成型,且对将引脚11放在电镀设备中进行电镀,以在外露的引脚11表面形成保护层,防止被腐蚀氧化。具体保护层可以是锡层或者镍锡合金层,合金层的厚度一般为5μm。
以此全部完成IPM模块100的制造。
本实用新型还提出一种基于上述实施例的IPM模块的制造方法,如图8所示,该制造方法包括以下步骤:
步骤S100、将引线框架放置在框架成型模具中,引线框架的引脚从框架成型模具两侧露出;
步骤S200、配置电路基板,在电路基板的表面形成布线层;
步骤S300、将电路基板放置于模具型腔中,其中电路基板设置于引线框架的安装空位;
步骤S400、对框架成型模具进行注塑,以形成具有第一密封层的半成品,第一密封层设置于框架本体除安装空位剩余的部分,其中引线框架的安装面从密封层表面露出,第一密封层在周缘设置有向上突出的侧壁,引脚从第一密封层的两侧露出,侧壁与引线框架以及电路基板形成安装腔室;
步骤S500、在电路布线层的相应位置配设电路元件;
步骤S600、在布线层和引线框架之间连接金属线以形成完整的电路连接;
步骤S700、对安装腔室进行灌胶以形成第二密封层,以与第一密封层共同形成IPM模块的密封层,其中第二密封层硬度比第一密封层材质硬度低。
与上一实施例的IPM模块100制造方法不同之处在于,电路基板16的安装不是在第一次注胶完成后在形成半成品的第一密封层12后,才安装到安装空位21中并进行后续的灌胶以形成第二密封层17的。而是在将引线框架20安装到框架成型模具时,也同时将电路基板16固定于安装空位21中,考虑到要利用电路基板16的两个侧边以作为注塑时的模具型腔内壁面,此时的框架成型模具与上一实施例中的框架成型模具结构存在差异,主要是将电路基板16也同时与模具型腔固定,并且电路基板16的两侧面作为模具型腔一内壁面,这样在注塑完成后,第一密封层12就与电路基板16的侧边贴合粘接在一起。由于二者粘接牢固,可进一步省上一实施例中的在电路基板16 的侧边和第一密封层12之间点胶的步骤,以节省生成工序,降低制造成本。
值得说明的是,在形成第一密封层12后,如图5中电路基板16的底面露出,以作为散热层,以最终形成IPM模块100的半包封结构;也可以是通过不同的框架成型模具将电路基板16密封在第一密封层12中,以最终实现IPM模块100的全包封结构。
在从框架成型模具脱模后,可通过银胶固化工艺,在电路基板16的布线层表面进行点上银胶,并安装电路器件如功率开关管等并进行高温烘烤固化,以此在银胶熔化并固化后实现与线路层的电连接。
在布线层和引线框架20之间连接金属线15以形成完整的电路连接的步骤S600 与上一实施例中的相同。
此后在步骤S700中,将形成第一密封层12且安装了电路基板16的半成品安装到工装夹具中,对安装腔室进行灌胶以形成第二密封层17,以与第一密封层12共同形成IPM模块100的密封层,形成第二密封层17进行灌胶的步骤与上一实施例相同,不在赘述。
最后对外露的引脚11成型和电镀,以在引脚11的表面形成保护层,以此全部完成IPM模块100的制造。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本实用新型的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不一定指的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
在本实用新型的描述中,需要理解的是,术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本实用新型和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本实用新型的限制。
此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本实用新型的描述中,“多个”的含义是至少两个,例如两个,三个等,除非另有明确具体的限定。
在本实用新型中,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或成一体;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通或两个元件的相互作用关系,除非另有明确的限定。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本实用新型中的具体含义。
在本实用新型中,除非另有明确的规定和限定,第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触,或第一和第二特征通过中间媒介间接接触。而且,第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方,或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方,或仅仅表示第一特征水平高度小于第二特征。
尽管上面已经示出和描述了本实用新型的实施例,可以理解的是,上述实施例是示例性的,不能理解为对本实用新型的限制,本领域的普通技术人员在本实用新型的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (9)

1.一种智能功率模块,其特征在于,包括:
引线框架,所述引线框架包括框架本体和设置于框架本体周边的引脚,所述框架本体的中心设置有留空的安装空位;
电路基板,所述电路基板的表面设置有布线层,所述电路基板设置于所述安装空位,与所述引线框架通过金属线电连接;
电路元件,所述电路元件配置于所述布线层;
密封层,所述密封层至少包裹设置所述电路元件的电路基板的一面,所述引脚的一端从所述密封层露出。
2.根据权利要求1所述的智能功率模块,其特征在于,所述框架本体有上还配置有电子线路,并设置有与所述电子线路电连接的驱动IC和被动器件。
3.根据权利要求2所述的智能功率模块,其特征在于,所述框架本体设置有多个焊盘,所述驱动IC和所述被动器件安装于所述焊盘上;所示框架本体还设置有由多个键和区形成的键合部,所示布线层与所述键合部通过所述金属线电连接。
4.根据权利要求2所述的智能功率模块,其特征在于,所述密封层包括相互连接的第一密封层和第二密封层,所述第一密封层设置于所述引线框架的除所述安装空位剩余的部分,所述引线框架安装所述驱动IC和所述被动器件的一面位于所述第一密封层的表面,所述第一密封层在周缘设置有向上突出的侧壁,所述侧壁与所述引线框架以及所述电路基板形成安装腔室,所述第二密封层设置于所述安装腔室内;所述第二密封层硬度比所述第一密封层材质硬度低。
5.根据权利要求1所述的智能功率模块,其特征在于,所述密封层的位于所述引脚的内侧面在安装所述引脚处从分别朝向所述密封层的表面和底面向内倾斜,以形成第一脱模斜面,所述第一脱模斜面与上下方向的竖直面之间形成的角度为2°至9°。
6.根据权利要求4所述的智能功率模块,其特征在于,所述电路基板靠近所述引脚的侧边从上到下朝向外侧倾斜,以形成第二脱模斜面,所述第二脱模斜面与上下方向的竖直面之间形成的角度为4°至10°。
7.根据权利要求4所述的智能功率模块,其特征在于,所述第一密封层设置有台阶部,所述台阶部与所述电路基板的表面的边缘抵接。
8.根据权利要求1所述的智能功率模块,其特征在于,所述引线框架和所述布线层通过金属线邦定的工艺连接。
9.根据权利要求1至8任意一项所述的智能功率模块,其特征在于,多个所述框架并列设置彼此连接以形成框架组合体。
CN202022340378.XU 2020-10-20 2020-10-20 智能功率模块 Active CN213905355U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202022340378.XU CN213905355U (zh) 2020-10-20 2020-10-20 智能功率模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202022340378.XU CN213905355U (zh) 2020-10-20 2020-10-20 智能功率模块

Publications (1)

Publication Number Publication Date
CN213905355U true CN213905355U (zh) 2021-08-06

Family

ID=77114506

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202022340378.XU Active CN213905355U (zh) 2020-10-20 2020-10-20 智能功率模块

Country Status (1)

Country Link
CN (1) CN213905355U (zh)

Similar Documents

Publication Publication Date Title
KR970010678B1 (ko) 리드 프레임 및 이를 이용한 반도체 패키지
TWI404177B (zh) 功率半導體電路裝置及其製造方法
US8203848B2 (en) Circuit device and method of manufacturing the same
CN107078127B (zh) 电力用半导体装置及其制造方法
US9875991B2 (en) Package module having exposed heat sink
JP6319137B2 (ja) 半導体装置及びその製造方法
CN110021590B (zh) 电源芯片集成模块、其制造方法及双面散热电源模块封装
TWI565012B (zh) 一種封裝結構及其製造方法
CN102420217A (zh) 多芯片半导体封装体及其组装
US20160254215A1 (en) Semiconductor module and method for manufacturing the same
KR20090052688A (ko) 전력 소자 패키지 및 그 제조 방법
CN109713912B (zh) 用于空调器的功率集成模块及其制造方法
KR19990068199A (ko) 프레임 형상의 몰드부를 갖는 반도체 장치용 패키지 및 그 제조 방법
JP5123162B2 (ja) 電力用半導体装置及びその製造方法
CN213905355U (zh) 智能功率模块
CN109546871B (zh) 用于空调器的功率集成模块及其制造方法
JP2009206406A (ja) パワー半導体装置
US20230402354A1 (en) Semiconductor device
CN112331643A (zh) 智能功率模块和智能功率模块的制造方法
JP4039196B2 (ja) 半導体モジュールの製造方法
CN112310006A (zh) 具有承载件、层压体和位于两者间的构件的包封的封装体
KR20210151194A (ko) 반도체 장치 및 반도체 장치의 제조 방법
CN216563126U (zh) 半导体电路
JP7450740B2 (ja) 半導体装置、半導体装置の製造方法および電力変換装置
CN216161733U (zh) 半导体电路

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20230817

Address after: Room 601, Building 3, Taohui Home Appliance Park, No. 23 Sanle East Road, Shunjiang Community, Beijiao Town, Shunde District, Foshan City, Guangdong Province, 528000 (Residence application)

Patentee after: GUANGDONG XITA FREQUENCY CONVERSION TECHNOLOGY Co.,Ltd.

Address before: 528000 one of No.10 Yangsheng Road, Xianhu resort, Danzao Town, Nanhai District, Foshan City, Guangdong Province

Patentee before: Guangdong Huixin Semiconductor Co.,Ltd.