CN216161733U - 半导体电路 - Google Patents

半导体电路 Download PDF

Info

Publication number
CN216161733U
CN216161733U CN202122269802.0U CN202122269802U CN216161733U CN 216161733 U CN216161733 U CN 216161733U CN 202122269802 U CN202122269802 U CN 202122269802U CN 216161733 U CN216161733 U CN 216161733U
Authority
CN
China
Prior art keywords
circuit
power element
welding area
solder
welding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202122269802.0U
Other languages
English (en)
Inventor
冯宇翔
潘志坚
张土明
谢荣才
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangdong Huixin Semiconductor Co Ltd
Original Assignee
Guangdong Huixin Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangdong Huixin Semiconductor Co Ltd filed Critical Guangdong Huixin Semiconductor Co Ltd
Priority to CN202122269802.0U priority Critical patent/CN216161733U/zh
Application granted granted Critical
Publication of CN216161733U publication Critical patent/CN216161733U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H01L2224/48096—Kinked the kinked part being in proximity to the bonding area on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本实用新型涉及一种半导体电路，通过电路基板上设有绝缘层；电路布线层设于绝缘层上；多个引脚与电路层电性连接；密封本体至少包裹设置电路层的电路基板的一表；电路元件划分为大功率元件和小功率元件，电路布线层包括第一焊接区域和第二焊接区域，第一焊接区域靠近电路基板的第一侧边，第二焊接区域靠近电路基板的第二侧边，且第一焊接区域与第二焊接区域相互间隔设置；大功率元件通过第一非锡膏焊接料焊接在第一焊接区域，小功率元件通过第二非锡膏焊接料焊接在第二焊接区域，避免大功率元件与小功率元件之间的焊料交叉污染，无需对电路基板进行清洗，即可得到无焊接料污染的半导体电路，提高了半导体电路的性能和可靠性。

Description

半导体电路
技术领域
本实用新型涉及一种半导体电路，属于半导体电路应用技术领域。
背景技术
半导体电路是一种将电力电子和集成电路技术结合的功率驱动类产品。半导体电路把功率开关器件和高压驱动电路集成在一起，并内藏有过电压、过电流和过热等故障检测电路。半导体电路一方面接收MCU的控制信号，驱动后续电路工作，另一方面将系统的状态检测信号送回MCU进行处理。与传统分立方案相比，半导体电路以其高集成度、高可靠性等优势赢得越来越大的市场，尤其适合于驱动电机的变频器及各种逆变电源，是变频调速，冶金机械，电力牵引，伺服驱动，以及变频家电的一种理想电力电子器件。半导体电路由高速低工耗的管芯和优化的门级驱动电路以及快速保护电路构成。即使发生负载事故或使用不当，也可以使半导体电路自身不受损坏。半导体电路包括IGBT、MOSFET、FRD的功率开关元件以及一些阻容元件，并内藏驱动电路的集成结构。面对市场小型化、低成本竞争，对半导体电路高集成和高散热技术提出了更高的要求。
在实现过程中，发明人发现传统技术中至少存在如下问题：传统的半导体电路中，将所有元器件固定在基板或引线框架上时，通常采用回流焊接后容易对基板及所有的裸芯片造成污染，后续要经过清洗烘干等工序，如果清洗不干净或烘干不彻底，会带来性能及可靠性问题。
实用新型内容
基于此，有必要针对传统的半导体电路中元器件采用回流焊接后容易对基板及所有的裸芯片造成污染，后续要经过清洗烘干等工序，若清洗不干净或烘干不彻底，会降低半导体电路的性能及可靠性的问题。提供一种半导体电路。
具体地，本实用新型公开一种半导体电路，包括：
电路基板，电路基板上设有绝缘层；
电路层，电路层包括电路布线层，以及配置于电路布线层上的电路元件；电路布线层设于绝缘层上；
多个引脚，多个引脚的第一端与电路层电性连接；
密封本体，密封本体至少包裹设置电路层的电路基板的一表面，多个引脚的第二端分别从密封本体露出；
其中，电路元件划分为大功率元件和小功率元件，电路布线层包括第一焊接区域和第二焊接区域，第一焊接区域靠近电路基板的第一侧边，第二焊接区域靠近电路基板的第二侧边，且第一焊接区域与第二焊接区域相互间隔设置；大功率元件通过第一非锡膏焊接料焊接在第一焊接区域，小功率元件通过第二非锡膏焊接料焊接在第二焊接区域。
可选地，第一非锡膏焊接料为软焊料；大功率元件通过软焊料焊接在第一焊接区域上。
可选地，大功率元件包括IGBT、FRD和MOSFET。
可选地，第二非锡膏焊接料为导电银浆；小功率元件通过导电银浆焊接在第二焊接区域上。
可选地，小功率元件包括驱动芯片和阻容件。
可选地，小功率元件与小功率元件之间、大功率元件与大功率元件之间、小功率元件与大功率元件之间分别通过金属线连接。
上述技术方案中的一个技术方案具有如下优点和有益效果：
上述的半导体电路的各实施例中，通过电路基板上设有绝缘层；电路层包括电路布线层，以及配置于电路布线层上的电路元件；电路布线层设于绝缘层上；多个引脚的第一端与电路层电性连接；密封本体至少包裹设置电路层的电路基板的一表面，多个引脚的第二端分别从密封本体露出；电路元件划分为大功率元件和小功率元件，电路布线层包括第一焊接区域和第二焊接区域，第一焊接区域靠近电路基板的第一侧边，第二焊接区域靠近电路基板的第二侧边，且第一焊接区域与第二焊接区域相互间隔设置；大功率元件通过第一非锡膏焊接料焊接在第一焊接区域，小功率元件通过第二非锡膏焊接料焊接在第二焊接区域，避免大功率元件与小功率元件之间的焊料交叉污染，无需对电路基板进行清洗，即可得到无焊接料污染的半导体电路，提高了半导体电路的性能和可靠性。本申请通过在电路布线层上设置靠近电路基板的第一侧边的第一焊接区域和靠近电路基板的第二侧边的第二焊接区域，将所有大功率元件通过第一非锡膏焊接料焊接第一焊接区域上，将小功率元件通过第二非锡膏焊接料焊接在第二焊接区域，并在完成焊接后无需对基板进行清洗，避免对基板及所有的裸芯片造成污染，使得半导体电路在导热、导电等方面具有优良的性能，提高了半导体电路的可靠性。
附图说明
图1为本实用新型实施例的半导体电路的俯视示意图；
图2为本实用新型实施例的半导体电路的第一侧视示意图；
图3为本实用新型实施例的半导体电路的第二侧视示意图。
附图标记：
半导体电路10，电路基板100，绝缘层200，大功率元件310，小功率元件320，第一非锡膏焊接料330，第二非锡膏焊接料340，第一焊接区域350，第二焊接区域360，引脚400，金属线500，密封本体600。
具体实施方式
为了使本技术领域的人员更好地理解本申请方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分的实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本申请保护的范围。
需要说明的是，在结构或功能不冲突的情况下，本实用新型中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本实用新型。
传统的半导体电路中，采用基板上印刷焊膏的方式，大功率器件和小功率器件混杂放置在电路基板上，通过回流焊工艺将所有芯片及其他可能有的阻容件一起焊接在电路基板上。然后通过清洗工艺去除金属颗粒、粉尘、锡膏中有机物挥发残留等，再进行内引线焊接和塑封工序，最终完成产品的生产制造。焊膏焊接存在的问题是，对大功率芯片容易形成背面空洞，影响导热和导电。清洗工序占用工时增加成本，而且挥发性有机物虽然通过清洗可以去除，但还是会有少量残留，影响产品性能和长期可靠性。
在一个实施例中，如图1-3所示，本实用新型提出一种半导体电路，该半导体电路10包括电路基板100、电路层、多个引脚400和密封本体600，电路基板100上设有绝缘层200；电路层包括电路布线层，以及配置于电路布线层上的电路元件；电路布线层设于绝缘层200上；多个引脚400的第一端与电路层电性连接；密封本体600至少包裹设置电路层的电路基板100的一表面，多个引脚400的第二端分别从密封本体600露出；其中，电路元件划分为大功率元件310和小功率元件320，电路布线层包括第一焊接区域350和第二焊接区域360，第一焊接区域350靠近电路基板100的第一侧边，第二焊接区域360靠近电路基板100的第二侧边，且第一焊接区域350与第二焊接区域360相互间隔设置；大功率元件310通过第一非锡膏焊接料330焊接在第一焊接区域350，小功率元件320通过第二非锡膏焊接料340焊接在第二焊接区域360。
其中，电路基板100可用于承载整个半导体电路10的驱动电路及相应的元器件。电路基板100可由金属材料制成，如1100、5052等材质的铝构成的矩形板材，其厚度相对其它层厚很多，一般为0.8mm至2mm，常用的厚度为1.5mm，主要实现对功率器件等元器件的导热和散热作用。又如，电路基板100还可以是其它的导热性良好的金属材料制成，例如，可以是铝材质或铜材质的矩形板材。在其他示例中，电路基板100还可以是陶瓷材质的矩形板材。需要说明的是，本申请的电路基板100形状不限定于是矩形形状，还可以是圆形或梯形等形状。电路基板100上设置有绝缘层200，绝缘层200可用来防止电路层与电路基板100进行导电。绝缘层200设置于电路基板100的表面，其厚度相对电路基板100较薄，一般在50um至150um，常用为110um。在绝缘层200上设置电路层，使得电路层与电路基板100之间绝缘，电路层上设有驱动芯片、驱动电路和故障检测电路等内部电路，驱动电路可包括功率开关器件。功率开关器件、高压驱动电路和故障检测电路之间通过金属线500电性连接。
多个引脚400可包括用于传输低压逻辑控制信号的引脚400端子，多个引脚400还可包括用于传输高压功率输出信号的引脚400端子。引脚400可用来传输信号至电路层上的相应内部电路，还可用来将电路层上的相应内部电路输出的信号传输给外部模块。多个引脚400设置在电路基板100的至少一侧边缘处，且引脚400的第一端与电路基板100上的电路层电性连接；多个引脚400通过焊接如锡膏焊的方式焊接到电路基板100上的电路层的焊盘，以此实现与电路基板100上的电路层电性连接。例如，引脚400的第一端可与电路层上的故障检测电路电性连接；进一步的引脚400的第一端可通过金属线500与电路层上的故障检测电路电性连接，其中金属线500可以是铜线。
示例性的，引脚400的材质可采用C194(-1/2H)板料(化学成分：Cu(≧97.0)、Fe：2.4、P：0.03、Zn：0.12)或KFC(-1/2H)板料(化学成分：Cu(≧99.6)、Fe：0.1(0.05～0.15)、P：0.03(0.025～0.04))，通过冲压或蚀刻工艺对0.5mm的C194或KFC板料进行加工，再对表面进行先镀镍厚度0.1-0.5um，再镀锡厚度2-5um；通过特定设备将引脚400多余的连筋切除并整形成所需形状。
需要说明的是，多个引脚400从密封本体600的第一侧面穿出后，通过折弯工艺，将各引脚400折弯，得到第一折弯端，然而再对第一折弯端的末端折弯，得到第二折弯端。其中第一折弯端可平行于电路基板100。
电路层可包括电路布线层，以及配置于电路布线层上的电路元件；电路布线层设于绝缘层200上。其中，电路布线层由铜等金属构成且和电路基板100绝缘，电路布线层包括由蚀刻的铜箔构成电路线路，线路层厚度也较薄，如70um左右。在一个示例中，电路布线层还包括靠近电路基板100的侧边位置设置的焊盘，可以采用2盎司铜箔形成上述的电路布线层。最后在电路布线层上还可以涂覆一层较薄的绿油层，以起到线路隔离作用，隔断电路线路与电路线路之间的电连接。多个电路元件设在电路布线层上，多个电路元件之间或者电路元件与电路布线层之间可通过金属线500电连接；电路元件可通过非锡膏焊接的方式与电路布线层固定。
在一个示例中，电路元件可包括大功率元件310和小功率元件320。例如，小功率元件320可以是小功率的晶体管或二极管等有源元件、或者电容或电阻等无源元件。大功率元件310可以通过由铜等制成的散热器将功率元件等发热量大的元件固定在电路基板100上。绝缘层200覆盖电路基板100至少一个表面形成，且形成密封层的环氧树脂等树脂材料内可高浓度填充氧化铝、碳化硅铝等填料提高热导率，为了提高热导率，填料可采用角形，为了规避填料损坏电路元件表面的风险，填料可采用球形。
在一个示例中，可根据预先设置好的模型，在电路布线层上设计特定形状的引线框架结构，并通过冲切或蚀刻方式成型，实现在电路布线层上形成第一焊接区域350和第二焊接区域360。其中，第一焊接区域350靠近电路基板100的第一侧边设置，第二焊接区域360靠近电路基板100的第二侧边设置。示例性的，电路基板100的第一侧边与电路基板100的第二侧边相对设置，第一焊接区域350和第二焊接区域360相互间隔设置，使得第一焊接区域350和第二焊接区域360在电路布线层上相互隔离，实现焊接在第一焊接区域350上的大功率元件310和焊接在第二焊接区域360上的小功率元件320相互隔离，进而方便分别对大功率元件310和小功率元件320采用不同的非锡膏焊接料进行焊接，避免大功率元件310和小功率元件320混杂设置上电路基板100上时，采用锡膏回流焊接工艺焊接残留的金属颗粒、粉尘和锡膏中的有机物等。实现无需对焊接后的电路基板100进行清洗，简化了半导体电路10的制造工艺，同时提高了半导体电路10的产品可靠性。
在一个示例中，可在电路布线层上设置分界线，分界线的一侧为第一焊接区域350，分界线的另一侧为第二焊接区域360。将所有大功率元件310通过第一非锡膏焊接料330焊接在第一焊接区域350上，将小功率元件320通过第二非锡膏焊接料340焊接在第二焊接区域360，进而在焊接完成后不需要进行清洗工艺，大功率元件310和小功率元件320组装完成后直接进行内引线焊接，之后塑封成型，最终成为完整产品。
其中，第一焊接区域350上设置有多个焊接点，大功率元件310设置在相应的焊接点上。第一非锡膏焊接料330指的是采用非锡膏的焊接料，例如第一非锡膏焊接料330可以是软焊料。通过将大功率元件310放置在第一焊接区域350相应的焊接点上，以使大功率元件310的引脚400与相应的焊盘抵接，然后通过软焊料涂覆在大功率元件310的引脚400上，通过加热在预设温度，使得大功率元件310的引脚400固定在相应焊盘上，且大功率元件310与第一焊接区域350上布线线路建立电性连接。解决了传统采用锡膏焊接电路元件，造成大功率元件310容易形成背面空洞，影响导热和导电性能的问题，从而极大的提高了半导体电路10的性能和可靠性。
第二焊接区域360上设置有多个焊接点，小功率元件320设置在相应的焊接点上。第二非锡膏焊接料340指的是采用非锡膏的焊接料，例如第二非锡膏焊接料340可以是导电银浆。通过将小功率元件320放置在第二焊接区域360相应的焊接点上，以使小功率元件320的引脚400与相应的焊盘抵接，然后通过导电银浆涂覆在小功率元件320的引脚400上，通过加热在预设温度，使得小功率元件320的引脚400固定在相应焊盘上，且小功率元件320与第二焊接区域360上布线线路建立电性连接，整个制造过程中不需要对电路基板100进行清洗。最终产品在导热、导电等方面具有优良的性能，制造过程简单可靠。
密封本体600可用来对电性连接有多个引脚400和电路层的电路基板100进行塑封，使得将连接多个引脚400的电路层包裹在密封本体600内，起到保护内部的线路，以及绝缘耐压的作用。密封本体600在制备过程中，可通过塑封工艺，采用塑封模具将电性连接有多个引脚400的电路层塑封在密封本体600内。密封本体600的材料可以是热固性高分子，如环氧树脂、酚醛树脂、硅胶、氨基、不饱和树脂；为了提高散热能力，密封本体600可以为含有金属、陶瓷、氧化硅、石墨烯等粉末或纤维的复合材料。在一个示例中，密封本体600采用的材料可以是以环氧树脂为基体树脂，以高性能酚醛树脂为固化剂，加入硅微粉等为填料，以及添加多种助剂混配而成的模塑料。
可根据不同的设计要求，设计不同形状的塑封模具，进而可塑封得到不同形状结构的密封本体600。例如，密封本体600可以是长方体结构。通过使用热塑性树脂的注入模模制方式或使用热硬性树脂的传递模模制方式，将连接有引脚400组件且设置有大功率元件310、小功率元件320的电路层包裹起来起到保护作用。
在一个示例中，绝缘层200覆盖电路基板100至少一个表面形成。且形成密封层的环氧树脂等树脂材料内可高浓度填充氧化铝、碳化硅铝等填料提高热导率，为了提高热导率，填料可采用角形，为了规避填料损坏电路元件表面的风险，填料可采用球形。引脚400一般采用铜等金属制成，铜表面通过化学镀和电镀形成一层镍锡合金层，合金层的厚度一般为5μm，镀层可保护铜不被腐蚀氧化，并可提高可焊接性。
上述实施例中，通过电路基板100上设有绝缘层200；电路层包括电路布线层，以及配置于电路布线层上的电路元件；电路布线层设于绝缘层200上；多个引脚400的第一端与电路层电性连接；密封本体600至少包裹设置电路层的电路基板100的一表面，多个引脚400的第二端分别从密封本体600露出；电路元件划分为大功率元件310和小功率元件320，电路布线层包括第一焊接区域350和第二焊接区域360，第一焊接区域350靠近电路基板100的第一侧边，第二焊接区域360靠近电路基板100的第二侧边，且第一焊接区域350与第二焊接区域360相互间隔设置；大功率元件310通过第一非锡膏焊接料330焊接在第一焊接区域350，小功率元件320通过第二非锡膏焊接料340焊接在第二焊接区域360，避免大功率元件310与小功率元件320之间的焊料交叉污染，无需对电路基板100进行清洗，即可得到无焊接料污染的半导体电路10，提高了半导体电路10的性能和可靠性。本申请通过在电路布线层上设置靠近电路基板100的第一侧边的第一焊接区域350和靠近电路基板100的第二侧边的第二焊接区域360，将所有大功率元件310通过第一非锡膏焊接料330焊接第一焊接区域350上，将小功率元件320通过第二非锡膏焊接料340焊接在第二焊接区域360，并在完成焊接后无需对基板进行清洗，避免对基板及所有的裸芯片造成污染，使得半导体电路10在导热、导电等方面具有优良的性能，提高了半导体电路10的可靠性。
在本实用新型的一些实施例中，大功率元件310可包括IGBT、FRD和MOSFET等。制备过程中，可将IGBT、FRD和MOSFET等大功率元件310放置在第一焊接区域350中的相应焊接点上；然后采用软焊料固晶机将软焊料涂覆在IGBT、FRD和MOSFET等大功率元件310的相应引脚400上，并通过软焊料固晶机对第一焊接区域350上相应的软焊料加热到预设温度，使得IGBT、FRD和MOSFET等大功率元件310相应引脚400上的软焊料固化，实现将IGBT、FRD和MOSFET等大功率元件310焊接在第一焊接区域350的相应焊接点上。需要说明的是，大功率元件310可以是逆变组件中的MOSFET等功率元件。
在本实用新型的一些实施例中，小功率元件320包括驱动芯片和阻容件。制备过程中，可将驱动芯片和阻容件等大功率元件310放置在第二焊接区域360中的相应焊接点上；然后采用银浆固晶机将导电银浆涂覆在驱动芯片和阻容件等小功率元件320的相应引脚400上，并通过银浆固晶机对第二焊接区域360上相应的软焊料加热到预设温度，使得驱动芯片和阻容件等小功率元件320相应引脚400上的导电银浆固化，实现将驱动芯片和阻容件等小功率元件320焊接在第二焊接区域360的相应焊接点上。
其中，驱动芯片可用来驱动逆变组件(逆变组件包括大功率元件310)工作，驱动芯片(如HVIC芯片)采用导电银浆粘接到第二焊接区域360上，驱动芯片可通过采用金、铜或铝等金属线500连接在电路层上，且可采用采用金、铜或铝等金属线500与大功率MOSFET或IGBT等的连接。
具体而言，通过在电路布线层上设置第一焊接区域350和第二焊接区域360，且第一焊接区域350靠近电路基板100的第一侧边，第二焊接区域360靠近电路基板100的第二侧边，第一焊接区域350与第二焊接区域360相互间隔设置，即使得第一焊接区域350与第二焊接区域360尽量分离。将半导体电路10中的大功率元件310，如IGBT、FRD、MOSFET等集中设置在第一焊接区域350，并采用软焊料固晶机通过软焊料(soft solder)直接将IGBT、FRD、MOSFET等大功率元件310焊接在第一焊接区域350上。将半导体电路10中的小功率元件320，如驱动IC等非大功率芯片及电阻、电容元器件集中设置在第二焊接区域360，并采用银浆固晶机通过导电银浆(Silver epoxy)直接将驱动IC等非大功率芯片及电阻、电容元器件焊接在第二焊接区域360上。即半导体电路10中的所有电路元件通过两次装片工艺组装在电路基板100上，完成焊接，整个制备过程中不需要清洗工艺。避免大功率元件310与小功率元件320之间的焊料交叉污染，无需对电路基板100进行清洗，即可得到无焊接料污染的半导体电路10，提高了半导体电路10的性能和可靠性。
在一个示例中，小功率元件320通过导电银浆焊接在第二焊接区域360上的具体制备过程可以是：通过银浆固晶机，将驱动IC以及其他小功率阻容元器件等小功率元件320组装到第二焊接区域360的设定位置；然后通过充氮高温烘烤箱固化银浆，完成小功率驱动IC及阻容件等小功率元件320的焊接。
上述实施例中，通过在电路布线层上设置靠近电路基板100的第一侧边的第一焊接区域350和靠近电路基板100的第二侧边的第二焊接区域360，将所有大功率元件310(如IGBT、FRD、MOSFET等大功率元件310)通过软焊料焊接第一焊接区域350上，将小功率元件320(如驱动芯片、阻容件等小功率元件320)通过导电银浆焊接在第二焊接区域360，并在完成焊接后无需对基板进行清洗，避免对基板及所有的裸芯片造成污染，使得半导体电路10在导热、导电等方面具有优良的性能，提高了半导体电路10的可靠性。
在本实用新型的一些实施例中，小功率元件320与小功率元件320之间、大功率元件310与大功率元件310之间、小功率元件320与大功率元件310之间分别通过金属线500连接。
其中，金属线500可以但不限于是金线、铜线或铝线。完成大功率元件310焊接在第一焊接区域350，小功率元件320焊接在第二焊接区域360上时，无需进行清洗工序，直接通过金属线500将小功率元件320与小功率元件320之间、大功率元件310与大功率元件310之间、小功率元件320与大功率元件310之间建立电性连接。例如通过金属线500的第一端与小功率元件320的相应引脚400焊接，将金属线500的第二端与另一小功率元件320的相应引脚400焊接，进而实现小功率元件320与小功率元件320之间的电性连接。通过金属线500的第一端与小功率元件320的相应引脚400焊接，将金属线500的第二端与大功率元件310的相应引脚400焊接，进而实现小功率元件320与大功率元件310之间的电性连接。通过金属线500的第一端与大功率元件310的相应引脚400焊接，将金属线500的第二端与另一大功率元件310的相应引脚400焊接，进而实现大功率元件310与大功率元件310之间的电性连接。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本实用新型的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
在本实用新型的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本实用新型的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。
在本实用新型中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本实用新型中的具体含义。
在本实用新型中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。
尽管上面已经示出和描述了本实用新型的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本实用新型的限制，本领域的普通技术人员在本实用新型的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (6)

1.一种半导体电路，其特征在于，包括：
电路基板，所述电路基板上设有绝缘层；
电路层，所述电路层包括电路布线层，以及配置于所述电路布线层上的电路元件；所述电路布线层设于所述绝缘层上；
多个引脚，多个所述引脚的第一端与所述电路层电性连接；
密封本体，所述密封本体至少包裹设置所述电路层的电路基板的一表面，多个所述引脚的第二端分别从所述密封本体露出；
其中，电路元件划分为大功率元件和小功率元件，所述电路布线层包括第一焊接区域和第二焊接区域，所述第一焊接区域靠近所述电路基板的第一侧边，所述第二焊接区域靠近所述电路基板的第二侧边，且所述第一焊接区域与所述第二焊接区域相互间隔设置；所述大功率元件通过第一非锡膏焊接料焊接在所述第一焊接区域，所述小功率元件通过第二非锡膏焊接料焊接在所述第二焊接区域。
2.根据权利要求1所述的半导体电路，其特征在于，所述第一非锡膏焊接料为软焊料；所述大功率元件通过所述软焊料焊接在所述第一焊接区域上。
3.根据权利要求2所述的半导体电路，其特征在于，所述大功率元件包括IGBT、FRD和MOSFET。
4.根据权利要求1所述的半导体电路，其特征在于，所述第二非锡膏焊接料为导电银浆；所述小功率元件通过所述导电银浆焊接在所述第二焊接区域上。
5.根据权利要求4所述的半导体电路，其特征在于，所述小功率元件包括驱动芯片和阻容件。
6.根据权利要求2所述的半导体电路，其特征在于，所述小功率元件与所述小功率元件之间、所述大功率元件与所述大功率元件之间、所述小功率元件与所述大功率元件之间分别通过金属线连接。
CN202122269802.0U 2021-09-18 2021-09-18 半导体电路 Active CN216161733U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202122269802.0U CN216161733U (zh) 2021-09-18 2021-09-18 半导体电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202122269802.0U CN216161733U (zh) 2021-09-18 2021-09-18 半导体电路

Publications (1)

Publication Number Publication Date
CN216161733U true CN216161733U (zh) 2022-04-01

Family

ID=80852276

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202122269802.0U Active CN216161733U (zh) 2021-09-18 2021-09-18 半导体电路

Country Status (1)

Country Link
CN (1) CN216161733U (zh)

Similar Documents

Publication Publication Date Title
CN113823609A (zh) 半导体电路、控制板和半导体电路的温度控制方法
CN113113401A (zh) 半导体电路和半导体电路的制造方法
CN113130471A (zh) 驱动芯片、半导体电路及其制备方法
CN216413057U (zh) 半导体电路
CN216161733U (zh) 半导体电路
CN114038812A (zh) 半导体电路和半导体电路的制造方法
CN113113400A (zh) 半导体电路和半导体电路的制造方法
CN114038811A (zh) 半导体电路和半导体电路的制造方法
CN113823620A (zh) 半导体电路和半导体电路的制备方法
CN216563126U (zh) 半导体电路
CN214848624U (zh) 半导体电路
CN213692043U (zh) 一种智能功率模块
CN216213385U (zh) 半导体电路
CN112582386A (zh) 功率模块及其制备方法、电器设备
CN216213383U (zh) 半导体电路
CN216162925U (zh) 半导体电路
CN216413085U (zh) 半导体电路
CN216413050U (zh) 半导体电路
CN216563100U (zh) 半导体电路和控制板
CN214848628U (zh) 半导体电路
CN216145611U (zh) 半导体电路
CN214848625U (zh) 半导体电路
CN216413052U (zh) 半导体电路
CN215869380U (zh) 模块化智能功率系统
CN114188292A (zh) 半导体电路和半导体电路的制造方法

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant