CN216413050U - 半导体电路 - Google Patents

Abstract

本实用新型涉及一种半导体电路，包括电路基板、电路布线层、绝缘层、多个电子元件、多个引脚和密封层。其中密封层包括中部密封层和围绕中部密封层设置的外围密封层，中部密封层为透明材料制成，且至少包覆设置电子元件的电路基板的一面，以及多个引脚的连接电路基板的第一侧，外围密封层包覆多个引脚的连接第一侧的部分长度，多个引脚的一端从围密封层露出。由于占用整个密封层大部分体积的中部密封层为透明材料制成，从而可以清晰的观测电路基板表面，以此方便在半导体电路产品在开发测试过程中观测内部电路的状态，方便进行失效分析，从而能有效的提升新产品的开发效率。

Description

半导体电路

技术领域

本实用新型涉及一种半导体电路，属于半导体电路应用技术领域。

背景技术

半导体电路是一种将电力电子和集成电路技术结合的功率驱动类产品。如图6所示，半导体电路外表一般由注塑形成的树脂材料进行封装形成密封层110，将内部的电路板、电子元件进行密封，引脚120从密封层的一侧或者两侧伸出。其中密封层为不透明的材料，在密封层制作过程中需要将热塑性树脂输入到模具的型腔中，然后通过固化工序将树脂固化，由于不透明的树脂覆盖其内部的电路，不能观测到内部电路，不方便进行失效分析，影响到新产品的开发效率。

实用新型内容

本实用新型需要解决的技术问题是解决现有的半导体电路由于采用不透明的注塑工艺形成的密封层导致的产品开发效率低的问题。

具体地，本实用新型公开一种半导体电路，包括：

电路基板，电路基板包括安装面和散热面；

绝缘层，设置于安装面；

电路布线层，电路布线层设置在绝缘层的表面，电路布线层设置有多个元件安装位；

多个电子元件，配置于电路布线层的元件安装位上；

多个引脚，多个引脚设置在电路基板的至少一侧；

密封层，密封层包括中部密封层和围绕中部密封层设置的外围密封层，其中中部密封层为透明材料制成，且至少包覆设置电子元件的电路基板的一面，以及多个引脚的连接电路基板的第一侧，外围密封层包覆多个引脚的连接第一侧的部分长度，多个引脚的一端从围密封层露出。

可选地，中部密封层的形状和电路基板的形状相适配。

可选地，中部密封层为水晶胶或硅胶，外围密封层为树脂。

可选地，外围密封层的两端设置有安装孔。

可选地，电路基板的背面设置有凹凸不平的纹理。

可选地，在电路布线层的未安装电子元件和引脚的表面还设置有绿油层。

可选地，半导体电路还包括多根键合线，键合线连接于多个电子元件、电路布线层和多个引脚之间。

本实用新型的半导体电路，包括电路基板、电路布线层、绝缘层、多个电子元件、多个引脚和密封层。其中电路基板包括安装面和散热面，绝缘层设置于安装面，电路布线层设置在绝缘层的表面，电路布线层设置有多个元件安装位和焊盘，多个电子元件配置于电路布线层的元件安装位上，多个引脚设置在电路基板的至少一侧，密封层包括中部密封层和围绕中部密封层设置的外围密封层，其中中部密封层为透明材料制成，且至少包覆设置电子元件的电路基板的一面，以及多个引脚的连接电路基板的第一侧，外围密封层包覆多个引脚的连接第一侧的部分长度，多个引脚的一端从围密封层露出。由于占用整个密封层大部分体积的中部密封层为透明材料制成，从而可以清晰的观测电路基板表面的电子元件、电路布线层组成的电路的状态，以此方便在半导体电路产品在开发测试过程中观测内部电路的状态，方便进行失效分析，从而能有效的提升新产品的开发效率。

附图说明

图1为本实用新型实施例的半导体电路的立体图；

图2为本实用新型实施例的半导体电路的在形成中部密封层前的半导体电路半成品结构示意图；

图3为本实用新型实施例的半导体电路在形成中部密封层前展示电路基板和电路布线层的结构示意图；

图4为本实用新型实施例的半导体电路的剖视图；

图5为现有技术的半导体电路的结构示意图；

图6为本实用新型实施例的半导体电路的制造方法流程图。

附图标记：

外围密封层10，安装孔11，中部密封层20，电路基板30，绝缘层40，电路布线层50，焊盘51，元件安装位52，电子元件60，键合线70，引脚80。

具体实施方式

需要说明的是，在结构或功能不冲突的情况下，本实用新型中的实施例及实施例中的特征可以相互组合。下面根据实例来详细说明本实用新型。

本实用新型提到的半导体电路，是一种将功率开关器件和高压驱动电路等集成在一起，并在外表进行密封封装的一种电路模块，在电力电子领域应用广泛，如驱动电机的变频器、各种逆变电压、变频调速、冶金机械、电力牵引、变频家电等领域应用。这里的半导体电路还有多种其他的名称，如模块化智能功率系统(Modular Intelligent Power System，MIPS)、智能功率模块(Intelligent Power Module，IPM)，或者称为混合集成电路、功率半导体模块、功率模块等名称。

本实用新型提出的半导体电路如图1至图4所示，半导体电路包括电路基板30、电路布线层50、绝缘层40、多个电子元件60、多个引脚80和密封层。电路基板30 包括安装面和散热面，绝缘层40设置于安装面，电路布线层50设置在绝缘层40的表面，电路布线层50设置有多个元件安装位52和焊盘51，多个电子元件60配置于电路布线层50的元件安装位52上，多个引脚80设置在电路基板30的至少一侧，密封层包括中部密封层20和围绕中部密封层20设置的外围密封层10，其中中部密封层20 为透明材料制成，且至少包覆设置电子元件60的电路基板30的一面，以及多个引脚 80的连接电路基板30的第一侧，外围密封层10包覆多个引脚80的连接第一侧的部分长度，多个引脚80的一端从围密封层露出。

其中电路基板30用于承载半导体电路中的电子元件60，包括处于表面的安装面和背面的散热面，电路基板30可由金属材料构成，如10、52等材质的铝构成的矩形板材，其厚度相对其它层厚很多，一般为0.8mm至2mm，常用的厚度为1.5mm，主要实现对功率器件等电子元器件的导热和散热作用。电路基板30的散热面还可以通过激光蚀刻、打磨的方式形成纹理(图中未示出)，通过纹理以增强和中部密封层20的结合力。绝缘层40设置在电路基板30的安装面，其厚度相对电路基板30较薄，一般在 50um至150um，常用为110um。绝缘层40可由环氧树脂等树脂材料制成，并可在树脂材料内部填充氧化铝和碳化铝等填料，以提高热导率。为了提高热导率，这些填料的形状可采用角形，为了避免填料损坏设置在其表面的电子元件60的接触面的风险，填料可采用球形、角形或者角形与球形混合型。

电路布线层50可由设置在绝缘层40表面的铜箔蚀刻形成，也可以是膏状导电介质印刷形成，导电介质可以是石墨烯、锡膏、银胶等导电材料。电路布线层50的厚度与绝缘层40大体相当也较薄，如70um左右。电路布线层50的表面设置有多个元件安装位52，以安装多个电子元件60，电子元件60包括功率器件和驱动芯片，其中功率器件包括开关管如IGBT(Insulated Gate Bipolar Transistor，绝缘栅双极型晶体管) 或者MOS管(metal oxidesemiconductor，金属氧化物半导体)等，也包括续流二极管，其工作消耗的功率大发热量大，因此整个半导体电路工作过程中温度相对室温要高。电子元件60还包括无源器件如电阻、电容等。其中对发热量非常大的功率器件，还通过金属散热片将其固定安装在元件安装位52。电路布线层50和安装于电路布线层50 上的多个电子元件60构成半导体电路的整个电路。

电路布线层50的表面的周边还设置有多个焊盘51，以固定引脚80，以此传输信号到半导体电路的内部电路。引脚80一般采用铜等金属制成，铜表面通过化学镀和电镀形成一层镍锡合金层，合金层的厚度一般为5μm，镀层可保护铜不被腐蚀氧化，并可提高可焊接性。

引脚80的材质可采用C194(-1/2H)板料(化学成分：Cu(≧97.0)、Fe：2.4、P： 0.03、Zn：0.12)或KFC(-1/2H)板料(化学成分：Cu(≧99.6)、Fe：0.1(0.05～0.15)、 P：0.03(0.025～0.04))，通过冲压或蚀刻工艺对0.5mm的C194或KFC板料进行加工，再对表面进行先镀镍厚度0.1-0.5um，再镀锡厚度2-5um；通过特定设备将引脚 80多余的连筋切除并整形成所需形状。

进一步地，在电路布线层50的未设置元件安装位52和焊盘51的表面还设置有一层较薄的绿油层(图中未示出)，其起到防止电路布线层50的走线之间发生短路，还起到防止电路布线层50的表面氧化、污染，以此起到保护作用。

不同于现有技术中的密封层为不透明的材料制成，本实用新型实施例的密封层分为两种材料制成，占用整个密封层大部分体积的中部密封层20为透明材料制成，而占用少部分体积的外围密封层10采用传统的不透明材料制成。中部密封层20覆盖整个电路基板30的表面，从而可以清晰的观测电路基板30表面的电子元件60、电路布线层50组成的电路的状态，以此方便在半导体电路产品在开发测试过程中观测内部电路的状态，方便进行失效分析，从而能有效的提升新产品的开发效率。

具体地，在本实用新型的一些实施例中，中部密封层20的形状和电路基板30的形状相适配。如电路基板30如图3中所示为长方形，则对应的中部密封层20的表面也为长方形，其面积比电路基板30稍大，使得中部密封层20的透明材料可以完全覆盖电路基板30为宜。为了保证中部密封层20的强度以起到对电路基板30和电路基板 30上的电子元件60的保护作用，中部密封层20可以选用水晶胶或硅胶材料，这些材料具有透明、绝缘、耐高温的特性，从而起到对电路基板30和电子元件60的绝缘和保护作用。而外围密封层10材料可以是热固性高分子，如环氧树脂、酚醛树脂、硅胶、氨基、不饱和树脂；为了提高散热能力，外围密封层10可以为含有金属、陶瓷、氧化硅、石墨烯等粉末或纤维的复合材料。在一个示例中，外围密封层10采用的材料可以是以环氧树脂为基体树脂，以高性能酚醛树脂为固化剂，加入硅微粉等为填料，以及添加多种助剂混配而成的模塑料。

其中外围密封层10和中部密封层20有两种封装结构，一种是中部密封层20包覆电路基板30的表面和背面，即包覆设置在电路基板30上的电子元件60的一面和电路基板30的背面，同时中部密封层20和外围密封层10包覆引脚80连接到电路基板30 的一端的部分长度，此种封装为密封层的全包覆方式；在另一种封装方式中，中部密封层20包覆电路基板30的上表面，即包覆电路基板30的表面和电子元件60，同时中部密封层20和外围密封层10包覆引脚80连接到电路基板30的一端的部分长度，而电路基板30的背面即散热面露出于中部密封层20，以此形成密封层的半包覆方式。针对全包覆方式，电路基板30背面设置纹理时，可以有效的加强和中部密封层20的结合强度，使二者不易分离。而针对半包覆方式，电路基板30的背面可以不设置纹理。

在本实用新型的一些实施例中，外围密封层10的两端设置有安装孔11。如图1 至图3所示，外围密封层10的两端的表面呈梯形，在两端的两面的中心位置设置贯穿其厚度的通孔以此形成安装孔11，安装孔11的孔壁可以朝向外侧开口以形成缺口，从而方便固定件如螺丝或者螺钉安装在孔内固定外围密封层10以实现对半导体电路的固定。

在本实用新型的一些实施例中，如图3所示，半导体电路还包括多根键合线70，键合线70连接于多个电子元件60、电路布线层50、多个引脚80之间。如键合线70 可以连接电子元件60和电子元件60，也可以连接电子元件60和电路布线层50，还可以是连接电子元件60和引脚80，以及电路布线层50和引脚80。电子元件60为上述实施例提到的功率器件如IGBT、续流二极管、以及驱动芯片、以及其它如电阻、电容等。键合线70通常为金线、铜线、金铜混合线、38um或者38um以下细铝线、100um 或100um以上的粗铝线。

本实用新型还提出一种基于上述实施例提到的半导体电路的制造方法，该制造方法包括以下步骤：

步骤S100、提供电路基板30，并在电路基板30的表面制备绝缘层40；

步骤S200、在绝缘层40的表面制备电路布线层50；

步骤S300、制备引脚80，其中多个引脚80的一端通过连接筋相互连接；

步骤S400、在电路布线层50配置电子元件60和引脚80；

步骤S500、将电子元件60、电路布线层50之间通过键合线70电连接；

步骤S600、对设置有电子元件60、引脚80的电路基板30的外围通过封装模具进行注塑以形成外围密封层10，其中外围密封层10的中部形成安装腔体，电路基板30 设置于安装腔体的底部，引脚80穿过安装腔体的侧壁伸出，外围密封层10的两端设置有安装孔11；

步骤S700、对安装腔体注入由透明材料制成的固封胶以形成中部密封层20，其中电子元件60被中部密封层20密封，中部密封层20的表面与外围密封层10的表面平齐；

步骤S800、将引脚80之间的连接筋(图中未示出)切除以形成待测半导体电路，通过测试设备对待测半导体电路进行参数测试，并根据参数测试的结果，若测试合格，则将测试合格的待测半导体电路的各引脚80基于预设引脚80形状进行折弯成型，得到合格的半导体电路。

其中在步骤S100中，可根据需要的电路布局设计大小合适的电路基板30，如对于一般的半导体电路，电路基板30的大小可选取64mm×mm。以电路基板30为铝基板为例，铝基板的形成是通过直接对1m×1m的铝材进行锣板处理的方式形成，锣刀使用高速钢作为材质，马达使用5000转/分钟的转速，锣刀与铝材平面呈直角下刀；也可以通过冲压的方式形成。并可在电路基板30的背面通过激光蚀刻、打磨的方式形成凹凸不平的纹理。接着在电路基板30的表面制备绝缘层40，绝缘层40用于放在电路布线层50和电路基板 30连通导致短路。

在步骤S200中，可在绝缘层40表面压合金属基材如铜箔，然后对金属基材的表面进行加工，如通过蚀刻的方式铜箔进行加工，局部的取出铜箔，以形成电路布线层50。在电路布线层50上形成多个元件安装位52，并在电路布线层50位于第一电路基板30的部分形成焊盘51。

进一步地，还可在电路布线层50的表面设置一层较薄的绿油层(图中未示出)，绿油层涂覆电路布线层50表面除元件安装位52和焊盘51以外的位置，其起到防止电路布线层50的走线之间发送短路带来的损坏，还起到防止电路布线层50的表面氧化、污染，以此起到保护作用。

在步骤S300中，引脚80可由铜基材制备形成，如制成长度C为25mm，宽度K为1.5mm，厚度H为1mm的长条状，然后通过化学镀的方法在引脚80表面形成镍层：通过镍盐和次亚磷酸钠混合溶液，并添加了适当的络合剂，在已形成特定形状的铜材表面形成镍层，在金属镍具有很强的钝化能力，能迅速生成一层极薄的钝化膜，能抵抗大气、碱和某些酸的腐蚀。镀镍结晶极细小，镍层厚度一般为0.1μm；接着通过酸性硫酸盐工艺，在室温下将已形成形状和镍层的铜材浸在带有正锡离子的镀液中通电，在镍层表面形成镍锡合金层，镍层厚度一般控制在5μm，镍层的形成极大提高了保护性和可焊性。为了对各个引脚80之间的间距进行限位，通过特定的模具在引脚80的第二端会压制形成连筋，进而便于多个引脚80快速安装设置在电路基板30上，以此完成引脚80的制备。

在步骤S400中，首先通过锡膏印刷机，使用钢网，对电路基板30的电路布线的元件安装位52和焊盘51进行锡膏涂装，钢网可使用0.13mm的厚度，这些元件安装位52和焊盘51是需要进行锡膏焊接之处，如后续在元件安装位52焊接电子元件60等。或者银胶点胶机，用银浆在元件安装位52和焊盘51涂装出特定图形，通过银浆同样可以实现在这些位置焊接电子元件60。

然后进行电子元件60和引脚80的安装，电子元件60可直接放置在元件安装位52，引脚80的一端要安放在焊盘51上，另一端需要载具进行固定，载具通过合成石、不锈钢等材料制成，由于加强筋的连接作用，方便将引脚80固定在焊盘51的位置。然后，放于载具上的电路基板30通过回流焊，锡膏或银浆固化，电子元件60和引脚80分别被焊接固定于元件安装位52和焊盘51。

在步骤S500中，该步骤为连接键合线70走线的步骤。可将电子元件60中的驱动芯片走线的其中一个驱动键合焊盘51走线通过金线、铜线、金铜混合线、38um或38um 以下的细铝线等键合线70直接连接到功率器件如IGBT的栅极键合区，将驱动芯片的其他驱动键合焊盘51走线通过金线、铜线、金铜混合线、38um或38um以下的细铝线等键合线70直接连接到电路布线层50的焊盘51。将IGBT的发射极键合区通过100um或100um以上的粗铝线直接连接到电路布线层50的焊盘51。

在步骤S600中，该步骤为形成外围密封层10的步骤。首先可无氧环境中对上述步骤过程中安装了电子元件60、引脚80的电路基板30进行烘烤，烘烤时间不应小于2小时，烘烤温度可选择125℃。接着将烘烤结束的电路基板30通过夹具搬送到特定模具中，该特定模具具有环形的腔体，中部留空部分容纳电路基板30，然后封装设备在特定模具的环形腔体中注入密封树脂，进行密封的方法可采用使用热硬性树脂的传递模模制或使用热硬性树脂的注入模模制。最后进行脱模，在脱模后，密封树脂形成外围密封层10，其中电路基板30的侧边嵌入到外围密封层10内侧壁内，引脚80穿过外围密封层10内侧壁，并从外侧壁伸出，在外网密封层的两端形成安装腔室。外围密封层10的底面与电路基板30的背面平齐，外网密封层的中部和电路基板30的安装电子元件60的表面形成安装腔体。

在步骤S700中，该步骤为形成中部密封层20的步骤。可通过灌封工艺在上一步骤中形成的安装腔体内注入透明的固封胶如水晶胶或硅胶，待固封胶固化后即形成了中部密封层20。中部密封层20的表面与外围密封层10的表面平齐，从而与外网密封层结合成一整体。由于外围密封层10的底面与电路基板30的背面平齐，因此电路基板30 的背面从中部密封层20露出，以此形成密封层的半包覆方式。注入明的固封胶的工艺相对现有技术中注塑形成密封树脂的工艺要简单，而且固封胶的成本要低于密封树脂，以此可以降低成本。同时由于固封胶为透明，从而可以清楚的看到电流基板表面的电路布线层50以及电子元件60、键合线70等这些结构层，因而方便后期测试过程中通过简单的观测这些结构层确定半导体电路的失效情况，从而方便进行失效分析。以此大大提升新产品的开发效率。

在步骤S800中，首先将连接多个引脚80的另一端的连接筋切除以形成待测半导体电路，其中，连接筋为引脚80制备过程中产生的残留物，连接筋会导致引脚80与引脚80之间产生短路，因此在半导体电路制备过程中，需要将连接筋切除。在一个示例中，可通过特定设备将连接多个引脚80的第二端的连接筋切除，从而使得各引脚 80的另一端互不相连，得到待测半导体电路，以便在下一步中对待测半导体电路进行参数测试。

其中，测试设备可用来对待测半导体电路进行参数测试，例如测试设备可向待测半导体电路发送测试信号，并接收待测半导体电路反馈回来的反馈信号；测试设备对反馈信号进行处理得到相应的反馈数据，并对反馈数据与预设阈值范围进行比对，在反馈数据满足预设阈值范围时，判定待测半导体电路测试合格，进而可对测试合格的待测半导体电路的各引脚80基于预设引脚80形状进行折弯成型，从而得到合格的半导体电路。

进一步地，在测试设备可用来对待测半导体电路进行参数测试前，还可通过激光设备进行激光打标以对半导体电路的密封层表面进行标记，从而方便半导体电路产品的识别和管理。

在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本实用新型的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。

在本实用新型的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本实用新型的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。

在本实用新型中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本实用新型中的具体含义。

在本实用新型中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。

尽管上面已经示出和描述了本实用新型的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本实用新型的限制，本领域的普通技术人员在本实用新型的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (7)

1.一种半导体电路，其特征在于，包括：

电路基板，所述电路基板包括安装面和散热面；

绝缘层，设置于所述安装面；

电路布线层，所述电路布线层设置在绝缘层的表面，所述电路布线层设置有多个元件安装位；

多个电子元件，配置于所述电路布线层的元件安装位上；

多个引脚，所述多个引脚设置在所述电路基板的至少一侧；

密封层，所述密封层包括中部密封层和围绕所述中部密封层设置的外围密封层，其中所述中部密封层为透明材料制成，且至少包覆设置所述电子元件的电路基板的一面，以及所述多个引脚的连接所述电路基板的第一侧，所述外围密封层包覆所述多个引脚的连接所述第一侧的部分长度，所述多个引脚的一端从所述围密封层露出。

2.根据权利要求1所述的半导体电路，其特征在于，所述中部密封层的形状和所述电路基板的形状相适配。

3.根据权利要求1所述的半导体电路，其特征在于，所述中部密封层为水晶胶或硅胶，所述外围密封层为树脂。

4.根据权利要求1所述的半导体电路，其特征在于，所述外围密封层的两端设置有安装孔。

5.根据权利要求1所述的半导体电路，其特征在于，所述电路基板的背面设置有凹凸不平的纹理。

6.根据权利要求1所述的半导体电路，其特征在于，在所述电路布线层的未安装电子元件和引脚的表面还设置有绿油层。

7.根据权利要求1所述的半导体电路，其特征在于，还包括多根键合线，所述键合线连接于所述多个电子元件、所述电路布线层和所述多个引脚之间。

Images