CN216213383U - 半导体电路 - Google Patents

Abstract

本实用新型涉及一种半导体电路，半导体电路包括电路基板、电路布线层、绝缘层、多个电子元件、多个引脚和封装体。多个引脚设置在电路基板的至少一侧，封装体用于覆盖并封装半导体电路，能够包电路基板的安装面的多个电子元件，多个引脚的另一端能够从封装体露出，并且，封装体还包裹电路基板的散热面的一侧，封装体在散热面一侧设置有散热面台阶部，以增加引脚与散热器的爬电距离。本实用新型的半导体电路，不仅在其电路基板的散热面一侧包裹有封装体，且还形成有散热面台阶部，使得引脚与散热器之间的爬电距离进一步增加，有效提高半导体电路的产品耐压能力。

Description

半导体电路

技术领域

本实用新型涉及一种半导体电路，属于半导体电路应用技术领域。

背景技术

半导体电路是一种将电力电子和集成电路技术结合的功率驱动类产品。半导体电路外表一般由注塑形成的树脂材料进行封装形成封装体，将内部的电路板、电子元件进行封装，引脚从封装体的一侧或者两侧伸出。随着市场的竞争需求，小型化、低成本竞争，对MIPS模块化智能功率系统高集成和高散热技术提出了更高的要求。半导体电路需要与散热器连接，并能够通过散热器对其进行散热，而在传统的功率半导体器件中，各个引脚间通常流过大电流或施加有高电压，而且伴随着主流技术的发展，往往需要充分缩减器件的尺寸以符合轻巧化的要求，与之相应的负面效应是，彼此间靠得非常近的引脚周围的绝缘材料很容易被电极化，致使绝缘材料呈现带电现象，影响器件的正常运行，严重的情况会带来安全隐患，特别是在潮湿或粉尘的恶劣环境下，爬电现象愈趋于严重。

实用新型内容

基于此，本实用新型需要解决的技术问题是：如何解决半导体电路的引脚与散热器之间发生爬电导致不满足高压条件下要求的问题。

具体地，本实用新型公开一种半导体电路，包括：

电路基板，所述电路基板包括安装面和散热面；

绝缘层，所述绝缘层设置于所述安装面上；

电路布线层，所述电路布线层设置在所述绝缘层的表面，所述电路布线层设置有多个预设安装位；

多个电子元件，配置于所述电路布线层的所述预设安装位上；

多个引脚，多个所述引脚的一端分别与所述电路布线层电连接；

封装体，所述封装体用于覆盖并封装所述半导体电路，能够包裹所述电路基板的所述安装面的多个所述电子元件，多个所述引脚的另一端能够从所述封装体露出，并且，所述封装体还包裹所述电路基板的所述散热面的一侧，所述封装体在所述散热面一侧设置有散热面台阶部，以增加所述引脚与散热器的爬电距离。

可选地，所述散热面台阶部向所述散热面中心收紧设置，以在所述散热面的表面呈“凸”状的凸起阶梯。

可选地，所述封装体在所述安装面一侧设置有台阶状的安装面台阶部，所述安装面台阶部与所述散热面台阶部在所述封装体的两侧呈对称布置。

可选地，所述封装体上还设置有装配孔，所述装配孔呈凹陷的沉头孔并设置于所述电路基板的两侧。

可选地，所述装配孔贯穿设置于所述封装体的厚度方向，所述装配孔径向地与外界联通，以在所述封装体的两端形成缺口。

可选地，多个所述引脚包括：

多个第一引脚，多个所述第一引脚的第一端分别与所述电路布线层电性连接；

多个第二引脚，多个所述第二引脚的第一端分别与所述电路布线层电性连接；

其中，所述封装体包裹各所述第一引脚和各所述第二引脚的电路布线层；

各所述第一引脚的第二端分别从所述封装体的第一侧面引出，并在所述封装体的第一侧面形成一一对应的各第一引出部；各所述第二引脚的第二端分别从所述封装体的第一侧面引出，并在所述封装体的第一侧面形成一一对应的各第二引出部；所述封装体的第一侧面设有若干个爬电凹槽，所述爬电凹槽位于相邻的所述第一引出部和所述第二引出部之间。

可选地，所述半导体电路还包括绿油层，所述绿油层避开所述电子元件和所述引脚，并设置于所述电路布线层的表面。

可选地，在所述电路基板的安装面一侧，所述封装体设置有定位孔和脱模孔，

所述定位孔贯穿地设置于所述封装体的自身厚度方向且通达所述电路基板的表面，使得所述电路基板的表面从所述定位孔的底部向外露出；

所述脱模孔呈盲孔状，所述脱模孔和所述定位孔均设置于所述封装体的外周部，且所述定位孔相对于所述脱模孔更偏离所述封装体的中心位置设置。

可选地，所述半导体电路还包括多根键合线，所述键合线连接于所述多个电子元件、所述电路布线层和所述多个引脚之间。

本实用新型的半导体电路，包括电路基板、电路布线层、绝缘层、多个电子元件、多个引脚和封装体。封装体用于覆盖并封装半导体电路，能够包裹电路基板的安装面的多个电子元件，多个引脚的另一端能够从封装体露出，并且，封装体还包裹电路基板的散热面的一侧，封装体在散热面一侧设置有散热面台阶部，以增加引脚与散热器的爬电距离。本实用新型的半导体电路，不仅在其电路基板的散热面一侧包裹有封装体，且还形成有散热面台阶部，使得引脚与散热器之间的爬电距离进一步增加，有效提高半导体电路的产品耐压能力。

附图说明

图1为本实用新型的具体实施例的半导体电路的立体图；

图2为本实用新型的具体实施例的半导体电路的俯视图；

图3为本实用新型的具体实施例的半导体电路的主视图；

图4为本实用新型的具体实施例的半导体电路的剖视图；

图5为本实用新型的具体实施例的半导体电路安装散热器的立体图；

图6为本实用新型的具体实施例的半导体电路的制造方法流程图；

图7为本实用新型的具体实施例的半导体电路制造过程中形成封装体的制造方法的示意图。

附图标记：

封装体10，装配孔11，定位孔12，脱模孔13，爬电凹槽14，散热面台阶部15，安装面台阶部16，散热器20，电路基板30，绝缘层40，电路布线层50，焊盘51，电子元件60，键合线70，引脚80，第一引脚801，第二引脚802，紧固件90，浇口201，顶针202，上模203，下模204，固定装置205，排气口206。

具体实施方式

需要说明的是，在结构或功能不冲突的情况下，本实用新型中的实施例及实施例中的特征可以相互组合。下面根据实例来详细说明本实用新型。

半导体电路即模块化智能功率系统MIPS(Module Intelligent Power System)不仅把功率开关器件和驱动电路集成在一起，而且还内藏有过电压，过电流和过热等故障检测电路，并可将检测信号送到CPU或DSP作中断处理。通常，在现有的半导体电路中，同一个封装体内包含有用于传输高压功率输出信号的引脚，也包含有用于传输低压逻辑控制信号的引脚。不同类型的引脚之间存在很大的电势差，高压功率输出信号的引脚与散热片之间也存在很大的电势差。通常高低压引脚之间存在500-800V电势差，高压信号引脚和散热片之间存在500-800V电势差。然而，受到半导体电路个体尺寸的限制，半导体电路上多处的爬电距离难以做到满足安全爬电距离的要求，例如引脚与引脚之间的爬电距离，或者引脚与散热器之间的爬电距离等等。

本实用新型提出的半导体电路如图1和图2所示，半导体电路包括电路基板30、电路布线层50、绝缘层40、多个电子元件60、多个引脚80和封装体10。电路基板30包括安装面和散热面，绝缘层40设置于安装面，电路布线层50设置在绝缘层40的表面，电路布线层50设置有多个预设安装位和焊盘51，多个电子元件60配置于电路布线层50的预设安装位上，多个引脚80设置在电路基板30的至少一侧，封装体10用于覆盖并封装半导体电路，能够包电路基板30的安装面的多个电子元件60，多个引脚80的另一端能够从封装体10露出，并且，封装体还包裹电路基板30的散热面的一侧，封装体10在散热面一侧设置有散热面台阶部15，以增加引脚80与散热器20的爬电距离。

本实用新型的半导体电路，不仅在其电路基板30的散热面一侧包裹有封装体10，且还形成有散热面台阶部15，使得引脚80与散热器20(参见图5)之间的爬电距离进一步增加，有效提高半导体电路产品的耐压能力。

其中，电路基板30用于承载半导体电路中的电子元件60等，电路基板30包括处于表面的安装面和背面的散热面两面，散热面用于安装散热器(参见图5)等。电路基板30可由金属材料构成，如1100、5052等材质的铝构成的矩形板材，其厚度相对其它层厚很多，一般为0.8mm至2mm，常用的厚度为1.5mm，主要实现对功率器件等电子元器件的导热和散热作用。又如，电路基板30还可以是其它的导热性良好的金属材料制成，例如，可以是铜材质的矩形板材。需要说明的是，本申请的电路基板30的形状不限定于是矩形形状，还可以是圆形或梯形等形状。电路基板30的散热面还可以通过激光蚀刻、打磨的方式形成纹理(图中未示出)，通过纹理以增强和中部封装体10的结合力。绝缘层40设置在电路基板30的安装面，其厚度相对电路基板30较薄，一般在50um至150um，常用为110um。绝缘层40可由环氧树脂等树脂材料制成，并可在树脂材料内部填充氧化铝和碳化铝等填料，以提高热导率。为了提高热导率，这些填料的形状可采用角形，为了避免填料损坏设置在其表面的电子元件60的接触面的风险，填料可采用球形、角形或者角形与球形混合型。

具体地，参见图1至图3，封装体10具体结构中，可选地，散热面台阶部15向散热面中心收紧设置，以在散热面的表面呈“凸”状的凸起阶梯。当然，本方案的散热面台阶部15也可以形成为外凸(即倒“凸”状)的凸起阶梯也为本方案的保护方案，但是相较而言，呈“凸”状的凸起阶梯的散热面台阶部15更有利于节约封装体10的使用材料，有助于产品的降成本要求。当然，散热面台阶部15的凸起阶梯的阶数不限于一阶，还可以为二阶或多阶，均为本实用新型所要保护的方案。

与此同时，由于封装体10包裹在半导体电路的外部，为确保半导体电路的美观性，封装体10在安装面一侧设置有台阶状的安装面台阶部16，安装面台阶部16与散热面台阶部15在封装体10的两侧呈对称布置。

相较于现有技术中的装配孔11的设计复杂，在模具程序过程需要单独的工序，本实用新型实施例的装配孔11与封装体10一体成型，使得装配孔11的设计成型时只需要和封装体10本体的程序工序同步完成即可，从而有效的简化生产工序，提升产品的生产效率。具体地，封装体10连同装配孔11在制备过程中，可通过塑封工艺，采用塑封模具将电性连接有多个引脚80的电路布线层50和多个电子元件60塑封在封装体10内。封装体10的材料可以是热固性高分子，如环氧树脂、酚醛树脂、硅胶、氨基、不饱和树脂；为了提高散热能力，封装体10可以为含有金属、陶瓷、氧化硅、石墨烯等粉末或纤维的复合材料。在一个示例中，封装体10采用的材料可以是以环氧树脂为基体树脂，以高性能酚醛树脂为固化剂，加入硅微粉等为填料，以及添加多种助剂混配而成的模塑料。

并且，装配孔11呈凹陷的沉头孔并设置于电路基板30的两侧。装配孔11位置的塑封料薄于其它位置塑封料的结构，这种结构安装紧固件90(参见图5，如螺钉)后，螺帽不会突出并安放于凹陷的沉头孔，便于装配保存，同时减少封装体10原材料的用量，降低材料成本。并且，一旦装配孔11设置呈凹陷的沉头孔，其安装面台阶部16的台阶高度可保持与装配孔11的下沉高度一致，方便制造，参见图1。

电路布线层50可由设置在绝缘层40表面的铜箔蚀刻形成，也可以是膏状导电介质印刷形成，导电介质可以是石墨烯、锡膏、银胶等导电材料。电路布线层50的厚度与绝缘层40大体相当也较薄，如70um左右。电路布线层50的表面设置有多个预设安装位，以安装多个电子元件60，电子元件60包括功率器件和驱动芯片，其中功率器件包括开关管如IGBT(Insulated Gate Bipolar Transistor，绝缘栅双极型晶体管)或者MOS管(metal oxidesemiconductor，金属氧化物半导体)等，也包括续流二极管，其工作消耗的功率大发热量大，因此整个半导体电路工作过程中温度相对室温要高。电子元件60还包括无源器件如电阻、电容等。其中对发热量非常大的功率器件，还通过金属散热片将其固定安装在预设安装位。电路布线层50和安装于电路布线层50上的多个电子元件60构成半导体电路的整个电路。

电路布线层50的表面的周边还设置有多个焊盘51，以固定引脚80，以此传输信号到半导体电路的内部电路。引脚80一般采用铜等金属制成，铜表面通过化学镀和电镀形成一层镍锡合金层，合金层的厚度一般为5μm，镀层可保护铜不被腐蚀氧化，并可提高可焊接性。

引脚80的材质可采用C194(-1/2H)板料(化学成分：Cu(≧97.0)、Fe：2.4、P：0.03、Zn：0.12)或KFC(-1/2H)板料(化学成分：Cu(≧99.6)、Fe：0.1(0.05～0.15)、P：0.03(0.025～0.04))，通过冲压或蚀刻工艺对0.5mm的C194或KFC板料进行加工，再对表面进行先镀镍厚度0.1-0.5um，再镀锡厚度2-5um；通过特定设备将引脚80多余的连筋切除并整形成所需形状。

在本实用新型的半导体电路中，参见图1至图3所示，多个引脚80包括：

多个第一引脚801，多个第一引脚801的第一端分别与电路布线层50电性连接；

多个第二引脚802，多个第二引脚802的第一端分别与电路布线层50电性连接；

其中，封装体10包裹各第一引脚801和各第二引脚802的电路布线层50；

各第一引脚801的第二端分别从封装体10的第一侧面引出，并在封装体10的第一侧面形成一一对应的各第一引出部；各第二引脚802的第二端分别从封装体10的第一侧面引出，并在封装体10的第一侧面形成一一对应的各第二引出部；封装体10的第一侧面设有若干个爬电凹槽14，爬电凹槽14位于相邻的第一引出部和第二引出部之间。需要说明的是，封装体10的第一侧面即封装体10的厚度方向所在的侧面。

本申请通过相邻的第一引出部和第二引出部之间设置爬电凹槽14，即在相邻的第一引脚801和第二引脚802的封装体10上设置爬电凹槽14。例如，该爬电凹槽14的尺寸设计为深度h，相邻的第一引脚801和第二引脚802之间的间距为a，则设置爬电凹槽14后，相邻的第一引脚801和第二引脚802之间的爬电距离增大为a+2h，从而在满足智能功率模块总体的尺寸要求下，增大智能功率模块的爬电距离，使得产品实现满足要求的安全爬电距离，提高产品的耐压能力，同时减少封装体10塑封料的使用降低成本。

进一步地，在电路布线层50的未设置预设安装位和焊盘51的表面还设置有一层较薄的绿油层(图中未示出)，其起到防止电路布线层50的走线之间发生短路，还起到防止电路布线层50的表面氧化、污染，以此起到保护作用。

在本实用新型的一些实施例中，如图1～图3所示，装配孔11径向向外联通，以在封装体10两端形成缺口。这样，在本实用新型的半导体电路中，电路基板30可选用矩形板状结构，注塑成型封装体10时，封装体10包裹形成在电路基板30的两侧，并且形成有径向向外联通的装配孔11。这样不仅便于制造，还能够便于紧固件的安装和固定。

进一步地，装配孔11的横截面可选为呈U型。需要说明的是，此处所述的横截面是相对于电路基板30的表面所在的平行面。U型的横截面相较于喇叭口的横截面更有利于紧固件的紧固安装。

继续参见图1至图3，在电路基板3的安装面一侧，封装体10设置有贯穿自身厚度方向且通达电路基板30的表面的定位孔12，使得电路基板30的表面从定位孔12的底部向外露出。其中，定位孔12是在封装体10形成时由安装在用于封装的模具的顶针202定位于电路基板30的表面产生的。可根据不同的设计要求，设计不同形状的塑封模具，进而可塑封得到不同形状结构的密封本体10。例如，通过使用热塑性树脂的注入模模制方式或使用热硬性树脂的传递模模制方式，将电路基板30、电路布线层50、多个电子元件60以及多个引脚80的一端包裹起来起到保护作用，在此过程中，模具的顶针202的自由端抵顶电路基板30的表面实现电路基板30的定位，以起到精准定位作用，随后将加热成液态的树脂注入模具的型腔中后，可将模具撤除并拉出顶针202，待树脂硬化，便会在顶针202从树脂拉出的位置形成定位孔12。由于顶针202抵顶于电路基板30的表面，故定位孔12的底部会露出电路基板30。这里露出的电路基板30表面还可覆盖有绝缘层40，因此不会露出电路基板30的金属层表面，从而保证了电路基板30的适度绝缘特性。

进一步地，无论电路基板30采用什么样的形状，在本实用新型的半导体电路中，定位孔12可选地设置于电路基板30的外周部，且定位孔12所在的位置未设置电路布线层50。这是因为，在电路基板30的外周部的小部分区域未设置电路布线层50，以形成边界。通常在制作电路基板30时，将多个电路基板30设置在一整块的金属基材上，每个电路基板30之间设置有边界区域，以方便机械设备在这些边界区域进行切割，以分离出每个独立的电路基板30。在封装体10形成过程中，模具的顶针202将会抵顶到这些边界区域，一旦顶针202抵顶电路布线层50区域，其顶针202的尖端就会接触到电路布线层50表面或者电子元件60的表面，则可能会破坏电路布线层50或者损坏电子元件60，因此顶针202的顶端对应的电路基板30上不能设置电路布线层50。如果顶针202不抵接在电路基板30外边缘区域，则需要在电路布线层50所在区域中单路预留未布线的空白区，来作为顶针202抵顶的位置，这样会占用电路布线层50的使用面积，从而导致整体电路基板30的面积过大，造成浪费，不便于小型化设计。而，在本实用新型的半导体电路中，通过顶针202抵顶电路基板30的外周部所在的边界区域，而不占用电路布线层50的区域，起到了提升电路布线层50的有效面积利用率的效果。并且，通过观测定位孔12底部的电路基板30的状态，可以确认电路基板30在封装体10内的位置是否达标，也即在封装体10形成过程中，电路基板30设置在模具型腔中时是否发生移动。如果电路基板30发生水平方向的移动，使得顶针202抵顶的位置进入电路布线层50所在区域，则会使得部分或者全部的电路布线层50从定位孔12底部露出；或者如果电路基板30发生垂直方向移动，则顶针202的位置可能无法抵顶到电路基板30的表面，这样定位孔12的底部不会露出电路基板30。因此只有定位孔12的底部露出电路布线层50的表面，具体是露出电路布线层50覆盖的绝缘层40表面，可以确定为电路基板30在封装体10中的位置合格，从而可以提升整个半导体电路的质检效率。

其中，通常，封装体10有两种封装结构。一种是封装体10包覆电路基板30的两面，即安装面和散热面，具体地，包覆设置在电路基板30上的安装有电子元件60的一面和电路基板30的散热面，同时封装体10还包覆引脚80连接到电路基板30的一端的部分长度，此种封装为封装体10的全包覆方式，参见图1至图3；在另一种封装方式中，封装体10仅包覆电路基板30的上表面，即包覆电路基板30的安装面和电子元件60，同时封装体10还包覆引脚80连接到电路基板30的一端的部分长度，而电路基板30的背面即散热面露出于封装体10，以此形成封装体10的半包覆方式。针对全包覆方式，电路基板30背面设置纹理时，可以有效的加强和封装体10的结合强度，使二者不易分离。

在本发明的一些实施例中，如图1至图3所示，在电路基板30的安装面一侧，封装体10还设置有呈盲孔状的脱模孔13，脱模孔13和定位孔12均设置于封装体10的外周部，且定位孔12相对于脱模孔13更偏离封装体10的中心位置设置。定位孔12和脱模孔13均设置于封装体10的外围部，进一步地，脱模孔13的深度可选地小于定位孔12的深度。这是因为，脱模孔13是由封装体10形成时产生的。通常，模具型腔内还设置为凸出的脱膜柱，在加热成液态的树脂注入模具的型腔中后，模具撤除时，脱膜柱抵顶树脂的表面，使得已经成型的树脂脱离模具的型腔，树脂硬化后形成封装体10。在脱模柱抵顶树脂表面时，会深入树脂表面形成凹槽，在树脂从模具型腔脱离时，凹槽即形成呈盲孔状的脱模孔13。由于脱模柱只是接触到树脂的表面，不会深入到树脂的内部，因此只是在其表面形成浅槽，因而其深度要远小于定位孔12的深度。具体地，而且顶针202的直径也远小于脱模柱的直径，以使得顶针202尽量少的占用电路基板30表面的面积，因其边界区域较小，且相对顶针202较粗的脱膜柱抵顶树脂表面时形成较大的抵触力方便树脂的脱离。具体地，脱模孔13的深度一般设置为0.1mm至0.7mm如0.3mm，脱模孔13的孔径一般为2mm至7mm如4mm，定位孔12的孔径一般为0.2mm至2mm如1.2mm。

在本实用新型的一些实施例中，如图4所示，半导体电路还包括多根键合线70，键合线70连接于多个电子元件60、电路布线层50、多个引脚80之间。如键合线70可以连接电子元件60和电子元件60，也可以连接电子元件60和电路布线层50，还可以是连接电子元件60和引脚80，以及电路布线层50和引脚80。电子元件60为上述实施例提到的功率器件如IGBT、续流二极管、以及驱动芯片、以及其它如电阻、电容等。键合线70通常为金线、铜线、金铜混合线、38um或者38um以下细铝线、100um或100um以上的粗铝线。

另外，本实用新型还保护一种半导体电路的制造方法，此处的半导体电路即上述提到的半导体电路，如图6所示，该制造方法包括以下步骤：

步骤S100、提供电路基板30，并在电路基板30的表面制备绝缘层40；

步骤S200、在绝缘层40的表面制备电路布线层50；

步骤S300、制备引脚80，其中多个引脚80的一端通过连接筋相互连接；

步骤S400、在电路布线层50配置电子元件60和引脚80；

步骤S500、将电子元件60、电路布线层50之间通过键合线70电连接；

步骤S600、对设置有电子元件60、引脚80的电路基板30的通过封装模具进行注塑以形成封装体10，其中封装体10包覆电路基板30的安装电子元件60的安装面，封装体10两端设置有装配孔11，装配孔11的表面低于封装体10的表面并形成为沉头孔，在电路基板30的安装面一侧，封装体10设置有底部到达电路基板30的表面的定位孔12，以及相对定位孔12设置位置更接近电路基板30中部的脱模孔13，脱模孔13的深度小于定位孔12的深度，脱模孔13和定位孔12均位于封装体10的外围部，电路基板30在定位孔12的底部相对封装体10露出；

封装体10还包覆电路基板30的散热面，并在散热面一侧形成内收的散热面台阶部15，且封装体10在电路基板30的安装面形成有相对于自身厚度方向中截面与散热面阶梯部15对称的安装面台阶部16。因此，在封装体10中，上下对称设置的安装面台阶部16和散热面台阶部15使得封装体10更为美观、实用。

步骤S700、将引脚80之间的连接筋切除以形成待测半导体电路，通过测试设备对待测半导体电路进行参数测试，并根据参数测试的结果，若测试合格，则将测试合格的待测半导体电路的各引脚80基于预设引脚80形状进行折弯成型，得到合格的半导体电路。

其中在步骤S100中，可根据需要的电路布局设计大小合适的电路基板30，如对于一般的半导体电路，电路基板30的大小可选取64mm×30mm。以电路基板30为铝基板为例，铝基板的形成是通过直接对1m×1m的铝材进行锣板处理的方式形成，锣刀使用高速钢作为材质，马达使用5000转/分钟的转速，锣刀与铝材平面呈直角下刀；也可以通过冲压的方式形成。并可在电路基板30的背面通过激光蚀刻、打磨的方式形成凹凸不平的纹理。接着在电路基板30的表面制备绝缘层40，绝缘层40用于放在电路布线层50和电路基板30连通导致短路。

在步骤S200中，可在绝缘层40表面压合金属基材如铜箔，然后对金属基材的表面进行加工，如通过蚀刻的方式铜箔进行加工，局部的取出铜箔，以形成电路布线层50。在电路布线层50上形成多个元件安装位，并在电路布线层50位于第一电路基板30的部分形成焊盘51。

进一步地，还可在电路布线层50的表面设置一层较薄的绿油层(图中未示出)，绿油层涂覆电路布线层50表面除元件安装位和焊盘51以外的位置，其起到防止电路布线层50的走线之间发送短路带来的损坏，还起到防止电路布线层50的表面氧化、污染，以此起到保护作用。

在步骤S300中，引脚80可由铜基材制备形成，如制成长度C为25mm，宽度K为1.5mm，厚度H为1mm的长条状，然后通过化学镀的方法在引脚80表面形成镍层：通过镍盐和次亚磷酸钠混合溶液，并添加了适当的络合剂，在已形成特定形状的铜材表面形成镍层，在金属镍具有很强的钝化能力，能迅速生成一层极薄的钝化膜，能抵抗大气、碱和某些酸的腐蚀。镀镍结晶极细小，镍层厚度一般为0.1μm；接着通过酸性硫酸盐工艺，在室温下将已形成形状和镍层的铜材浸在带有正锡离子的镀液中通电，在镍层表面形成镍锡合金层，镍层厚度一般控制在5μm，镍层的形成极大提高了保护性和可焊性。为了对各个引脚80之间的间距进行限位，通过特定的模具在引脚80的第二端会压制形成连筋，进而便于多个引脚80快速安装设置在电路基板30上，以此完成引脚80的制备。

在步骤S400中，首先通过锡膏印刷机，使用钢网，对电路基板30的电路布线的元件安装位和焊盘51进行锡膏涂装，钢网可使用0.13mm的厚度，这些元件安装位和焊盘51是需要进行锡膏焊接之处，如后续在元件安装位焊接电子元件60等。或者银胶点胶机，用银浆在元件安装位和焊盘51涂装出特定图形，通过银浆同样可以实现在这些位置焊接电子元件60。

然后进行电子元件60和引脚80的安装，电子元件60可直接放置在元件安装位，引脚80的一端要安放在焊盘51上，另一端需要载具进行固定，载具通过合成石、不锈钢等材料制成，由于加强筋的连接作用，方便将引脚80固定在焊盘51的位置。然后，放于载具上的电路基板30通过回流焊，锡膏或银浆固化，电子元件60和引脚80分别被焊接固定于元件安装位和焊盘51。

在步骤S500中，该步骤为连接键合线70走线的步骤。可将电子元件60中的驱动芯片走线的其中一个驱动键合焊盘通过金线、铜线、金铜混合线、38um或38um以下的细铝线等键合线70直接连接到功率器件如IGBT的栅极键合区，将驱动芯片的其他驱动键合焊盘51走线通过金线、铜线、金铜混合线、38um或38um以下的细铝线等键合线70直接连接到电路布线层50的焊盘51。将IGBT的发射极键合区通过100um或100um以上的粗铝线直接连接到电路布线层50的焊盘51。

在步骤S600中，该步骤为形成封装体10的步骤。首先可无氧环境中对上述步骤过程中安装了电子元件60、引脚80的电路基板30进行烘烤，烘烤时间不应小于2小时，烘烤温度可选择5℃。将配置好引脚80的电路基板30搬送到封装模具中，如图7所示，封装模具包括上下设置上模203和下模204，引脚80固定设置于上模203和下模204之间，通过与电路基板30焊接固定的引脚80与位于下模204的固定装置205接触，以进行电路基板30的定位。其中在上模203上设置顶针202，顶针202的自由端抵接于电路基板30的外周部表面的绝缘层40，通过顶针202可用于控制电路基板30与下模204间的距离，以实现电路基板30与下模204底部平行为宜，该距离不能太远，否则会影响散热性，该距离也不能太近，否则会造成注胶不满等情况。顶针202的直径设计成比金属连接器18C的接触点直径大0.1mm为宜。

然后，对放置了电路基板30的封装模具进行合模，并由浇口201注入密封树脂。进行密封的方法可采用使用热硬性树脂的传递模模制或使用热硬性树脂的注入模模制。而且，对应自浇口201注入的密封树脂模腔内部的气体通过排气口206排放到外部。

具体针对图7所示的封装模具，其中上表面和下表面注塑流道的宽度不一致，一般来说上表面的流道宽度会远大于下表面的流道宽度，对于制造的这种半导体电路，注塑压力要设计得比较大，避免下表面注塑不满，对于下表面露出的半密封设计，注塑压力可以设计得较小，规避因注塑压力过大造成冲线的风险。

最后进行脱模，具体通过设置在下模204的脱膜柱抵顶密树脂的表面使得密封树脂脱离下模204的内表面，在脱模后，由于脱膜柱抵顶密树脂的表面时，会深入到密封树脂表面形成凹槽，凹槽即形成脱模孔13。而上模203撤除时，顶针202拉出，会在密封树脂上形成定位孔12，由于顶针202抵顶于电路基板30的表面，故定位孔12的底部会露出电路基板30。此后密封树脂经固化以形成封装体1012，引脚80的自由端从封装体1012露出。

在步骤S700中，首先将连接多个引脚80的另一端的连接筋(图中未示出)切除以形成待测半导体电路，其中，连接筋为引脚80制备过程中产生的残留物，连接筋会导致引脚80与引脚80之间产生短路，因此在半导体电路制备过程中，需要将连接筋切除。在一个示例中，可通过特定设备将连接多个引脚80的第二端的连接筋切除，从而使得各引脚80的另一端互不相连，得到待测半导体电路，以便在下一步中对待测半导体电路进行参数测试。

其中，测试设备可用来对待测半导体电路进行参数测试，例如测试设备可向待测半导体电路发送测试信号，并接收待测半导体电路反馈回来的反馈信号；测试设备对反馈信号进行处理得到相应的反馈数据，并对反馈数据与预设阈值范围进行比对，在反馈数据满足预设阈值范围时，判定待测半导体电路测试合格，进而可对测试合格的待测半导体电路的各引脚80基于预设引脚80形状进行折弯成型，从而得到合格的半导体电路。

进一步地，在测试设备可用来对待测半导体电路进行参数测试前，还可通过激光设备进行激光打标以对半导体电路的封装体10表面进行标记，从而方便半导体电路产品的识别和管理。

在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本实用新型的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。

在本实用新型的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本实用新型的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。

在本实用新型中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本实用新型中的具体含义。

在本实用新型中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。

尽管上面已经示出和描述了本实用新型的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本实用新型的限制，本领域的普通技术人员在本实用新型的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (9)

1.一种半导体电路，其特征在于，包括：

电路基板(30)，所述电路基板(30)包括安装面和散热面；

绝缘层(40)，所述绝缘层(40)设置于所述安装面上；

电路布线层(50)，所述电路布线层(50)设置在所述绝缘层(40)的表面，所述电路布线层(50)设置有多个预设安装位；

多个电子元件(60)，配置于所述电路布线层(50)的所述预设安装位上；

多个引脚(80)，多个所述引脚(80)的一端分别与所述电路布线层(50)电连接；

封装体(10)，所述封装体(10)用于覆盖并封装所述半导体电路，能够包裹所述电路基板(30)的所述安装面的多个所述电子元件(60)，多个所述引脚(80)的另一端能够从所述封装体(10)露出，并且，所述封装体(10)还包裹所述电路基板(30)的所述散热面的一侧，所述封装体(10)在所述散热面一侧设置有散热面台阶部(15)，以增加所述引脚(80)与散热器(20)的爬电距离。

2.根据权利要求1所述的半导体电路，其特征在于，所述散热面台阶部(15)向所述散热面中心收紧设置，以在所述散热面的表面呈“凸”状的凸起阶梯。

3.根据权利要求1或2所述的半导体电路，其特征在于，所述封装体(10)在所述安装面一侧设置有台阶状的安装面台阶部(16)，所述安装面台阶部(16)与所述散热面台阶部(15)在所述封装体(10)的两侧呈对称布置。

4.根据权利要求3所述的半导体电路，其特征在于，所述封装体(10)上还设置有装配孔(11)，所述装配孔(11)呈凹陷的沉头孔并设置于所述电路基板(30)的两侧。

5.根据权利要求4所述的半导体电路，其特征在于，所述装配孔(11)贯穿设置于所述封装体(10)的厚度方向，所述装配孔(11)径向地与外界联通，以在所述封装体(10)的两端形成缺口。

6.根据权利要求1所述的半导体电路，其特征在于，多个所述引脚(80)包括：

多个第一引脚(801)，多个所述第一引脚(801)的第一端分别与所述电路布线层(50)电性连接；

多个第二引脚(802)，多个所述第二引脚(802)的第一端分别与所述电路布线层(50)电性连接；

其中，所述封装体(10)包裹各所述第一引脚(801)和各所述第二引脚(802)的电路布线层(50)；

各所述第一引脚(801)的第二端分别从所述封装体(10)的第一侧面引出，并在所述封装体(10)的第一侧面形成一一对应的各第一引出部；各所述第二引脚(802)的第二端分别从所述封装体(10)的第一侧面引出，并在所述封装体(10)的第一侧面形成一一对应的各第二引出部；所述封装体(10)的第一侧面设有若干个爬电凹槽(14)，所述爬电凹槽(14)位于相邻的所述第一引出部和所述第二引出部之间。

7.根据权利要求1所述的半导体电路，其特征在于，所述半导体电路还包括绿油层，所述绿油层避开所述电子元件(60)和所述引脚(80)，并设置于所述电路布线层(50)的表面。

8.根据权利要求1所述的半导体电路，其特征在于，在所述电路基板(30)的安装面一侧，所述封装体(10)设置有定位孔(12)和脱模孔(13)，

所述定位孔(12)贯穿地设置于所述封装体(10)的自身厚度方向且通达所述电路基板(30)的表面，使得所述电路基板(30)的表面从所述定位孔(12)的底部向外露出；

所述脱模孔(13)呈盲孔状，所述脱模孔(13)和所述定位孔(12)均设置于所述封装体(10)的外周部，且所述定位孔(12)相对于所述脱模孔(13)更偏离所述封装体(10)的中心位置设置。

9.根据权利要求1所述的半导体电路，其特征在于，所述半导体电路还包括多根键合线(70)，所述键合线(70)连接于所述多个电子元件(60)、所述电路布线层(50)和所述多个引脚(80)之间。

Images