CN113851434A - 半导体电路和半导体电路的制造方法 - Google Patents

半导体电路和半导体电路的制造方法 Download PDF

Info

Publication number
CN113851434A
CN113851434A CN202111142956.1A CN202111142956A CN113851434A CN 113851434 A CN113851434 A CN 113851434A CN 202111142956 A CN202111142956 A CN 202111142956A CN 113851434 A CN113851434 A CN 113851434A
Authority
CN
China
Prior art keywords
circuit
sealing layer
opening
layer
circuit substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111142956.1A
Other languages
English (en)
Inventor
冯宇翔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangdong Huixin Semiconductor Co Ltd
Original Assignee
Guangdong Huixin Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangdong Huixin Semiconductor Co Ltd filed Critical Guangdong Huixin Semiconductor Co Ltd
Priority to CN202111142956.1A priority Critical patent/CN113851434A/zh
Publication of CN113851434A publication Critical patent/CN113851434A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明涉及一种半导体电路以及半导体电路的制造方法，包括电路基板、电路布线层、绝缘层、多个电子元件、多个引脚和密封层。电路基板包括安装面和散热面，绝缘层设置于安装面，电路布线层设置在绝缘层的表面，电路布线层设置有多个元件安装位和焊盘，多个引脚设置在电路基板的至少一侧，密封层至少包裹设置电子元件的电路基板的一面，多个引脚的另一端从密封层露出，密封层的两端设置有贯穿其厚度的安装孔，安装孔的表面与密封层的表面平齐。相对于现有技术中的安装孔的设计复杂，本发明的安装孔的表面与密封层表面平齐，使得安装孔的设计成型时只需要和密封层本体的工序同步完成即可，从而有效的简化生产工序。

Description

半导体电路和半导体电路的制造方法
技术领域
本发明涉及一种半导体电路和半导体电路的制造方法，属于半导体电路应用技术领域。
背景技术
半导体电路是一种将电力电子和集成电路技术结合的功率驱动类产品。半导体电路外表一般由注塑形成的树脂材料进行封装形成密封层，将内部的电路板、电子元件进行密封，引脚从密封层的一侧或者两侧伸出。其中密封层的两端一般设置有用于固定的安装孔，目前的安装孔设计较复杂，需要单独的工序，导致影响到整个产品的生产效率。
发明内容
本发明需要解决的技术问题是解决现有的半导体电路的密封层的安装孔的设计由于复杂导致整个产品的生产效率低的问题。
具体地，本发明公开一种半导体电路，包括：
电路基板，电路基板包括安装面和散热面；
绝缘层，设置于安装面；
电路布线层，电路布线层设置在绝缘层的表面，电路布线层设置有多个元件安装位；
多个电子元件，配置于电路布线层的元件安装位上；
多个引脚，多个引脚的一端分别与电路布线层电连接；
密封层，密封层至少包裹设置电子元件的电路基板的一面，多个引脚的另一端从密封层露出，密封层的两端设置有贯穿其厚度的安装孔，安装孔的表面与密封层的表面平齐。
可选地，安装孔的孔壁朝向外侧开口以形成缺口。
可选地，所示密封层的背面设置有底部到达电路基板的表面的第一开孔，电路基板的表面从第一开孔的底部露出。
可选地，第一开孔设置于电路基板的外周部，且第一开孔所在的位置未设置电路布线层。
可选地，密封层的背面相对第一开孔的内侧还设置有第二开孔，第二开孔的深度小于第一开孔的深度。
可选地，第二开孔的孔径大于第一开孔的孔径。
可选地，电路基板的背面设置有凹凸不平的纹理。
可选地，在电路布线层的未安装电子元件和引脚的表面还设置有绿油层。
可选地，半导体电路还包括多根键合线，键合线连接于多个电子元件、电路布线层和多个引脚之间。
本发明还提出一种如上述的半导体电路的制造方法，该制造方法包括：
提供电路基板，并在电路基板的表面制备绝缘层；
在绝缘层的表面制备电路布线层；
制备引脚，其中多个引脚的一端通过连接筋相互连接；
在电路布线层配置电子元件和引脚；
将电子元件、电路布线层之间通过键合线电连接；
对设置有电子元件、引脚的电路基板的通过封装模具进行注塑以形成密封层，其中密封层包覆电路基板的安装电子元件的一面，密封层两端设置有安装孔，安装孔的表面与密封层的表面平齐，所示密封层的背面设置有底部到达电路基板的表面的第一开孔，密封层的背面相对第一开孔的中部还设置有第二开孔，第二开孔的深度小于第一开孔的深度，电路基板的相对安装电子元件的一面从密封层露出；
将引脚之间的连接筋切除以形成待测半导体电路，通过测试设备对待测半导体电路进行参数测试，并根据参数测试的结果，若测试合格，则将测试合格的待测半导体电路的各引脚基于预设引脚形状进行折弯成型，得到合格的半导体电路。
本发明的半导体电路，包括电路基板、电路布线层、绝缘层、多个电子元件、多个引脚和密封层。电路基板包括安装面和散热面，绝缘层设置于安装面，电路布线层设置在绝缘层的表面，电路布线层设置有多个元件安装位和焊盘，多个电子元件配置于电路布线层的元件安装位上，多个引脚设置在电路基板的至少一侧，密封层至少包裹设置电子元件的电路基板的一面，多个引脚的另一端从密封层露出，密封层的两端设置有贯穿其厚度的安装孔，安装孔的表面与密封层的表面平齐。相对于现有技术中的安装孔的设计复杂，在模具程序过程需要单独的工序，本发明实施例的安装孔的表面与密封层表面平齐，使得安装孔的设计成型时只需要和密封层本体的程序工序同步完成即可，从而有效的简化生产工序，提升产品的生产效率。
附图说明
图1为本发明实施例的半导体电路的立体图；
图2为本发明实施例的半导体电路的主视图；
图3为图2的半导体电路的A-A方向的剖视图；
图4为图2的半导体电路的B-B方向的剖视图；
图5为本发明实施例的半导体电路安装散热器的立体图；
图6为本发明实施例的半导体电路的制造方法流程图；
图7为本发明实施例的半导体电路制造过程中形成密封层的制造方法的示意图。
附图标记：
密封层10，安装孔11，第一开孔12，第二开孔13，散热器20，电路基板30，绝缘层40，电路布线层50，焊盘51，电子元件60，键合线70，引脚80，固定件90，浇口201，顶针202，上模203，下模204，固定装置205，排气口206。
具体实施方式
需要说明的是，在结构或功能不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。下面根据实例来详细说明本发明。
本发明提到的半导体电路，是一种将功率开关器件和高压驱动电路等集成在一起，并在外表进行密封封装的一种电路模块，在电力电子领域应用广泛，如驱动电机的变频器、各种逆变电压、变频调速、冶金机械、电力牵引、变频家电等领域应用。这里的半导体电路还有多种其他的名称，如模块化智能功率系统(Modular Intelligent Power System，MIPS)、智能功率模块(Intelligent Power Module，IPM)，或者称为混合集成电路、功率半导体模块、功率模块等名称。
本发明提出的半导体电路如图1至图4所示，半导体电路包括电路基板30、电路布线层50、绝缘层40、多个电子元件60、多个引脚80和密封层10。电路基板30包括安装面和散热面，绝缘层40设置于安装面，电路布线层50设置在绝缘层40的表面，电路布线层50设置有多个元件安装位和焊盘51，多个电子元件60配置于电路布线层50的元件安装位上，多个引脚80设置在电路基板30的至少一侧，密封层10至少包裹设置电子元件60的电路基板30的一面，多个引脚80的另一端从密封层10露出，密封层10的两端设置有贯穿其厚度的安装孔11，安装孔11的表面与密封层10的表面平齐。
其中电路基板30用于承载半导体电路中的电子元件60，包括处于表面的安装面和背面的散热面，电路基板30可由金属材料构成，如、等材质的铝构成的矩形板材，其厚度相对其它层厚很多，一般为0.8mm至2mm，常用的厚度为1.5mm，主要实现对功率器件等电子元器件的导热和散热作用。电路基板30的散热面还可以通过激光蚀刻、打磨的方式形成纹理(图中未示出)，通过纹理以增强和中部密封层10的结合力。绝缘层40设置在电路基板30的安装面，其厚度相对电路基板30较薄，一般在50um至150um，常用为110um。绝缘层40可由环氧树脂等树脂材料制成，并可在树脂材料内部填充氧化铝和碳化铝等填料，以提高热导率。为了提高热导率，这些填料的形状可采用角形，为了避免填料损坏设置在其表面的电子元件60的接触面的风险，填料可采用球形、角形或者角形与球形混合型。
电路布线层50可由设置在绝缘层40表面的铜箔蚀刻形成，也可以是膏状导电介质印刷形成，导电介质可以是石墨烯、锡膏、银胶等导电材料。电路布线层50的厚度与绝缘层40大体相当也较薄，如70um左右。电路布线层50的表面设置有多个元件安装位，以安装多个电子元件60，电子元件60包括功率器件和驱动芯片，其中功率器件包括开关管如IGBT(Insulated Gate Bipolar Transistor，绝缘栅双极型晶体管)或者MOS管(metal oxidesemiconductor，金属氧化物半导体)等，也包括续流二极管，其工作消耗的功率大发热量大，因此整个半导体电路工作过程中温度相对室温要高。电子元件60还包括无源器件如电阻、电容等。其中对发热量非常大的功率器件，还通过金属散热片将其固定安装在元件安装位。电路布线层50和安装于电路布线层50上的多个电子元件60构成半导体电路的整个电路。
电路布线层50的表面的周边还设置有多个焊盘51，以固定引脚80，以此传输信号到半导体电路的内部电路。引脚80一般采用铜等金属制成，铜表面通过化学镀和电镀形成一层镍锡合金层，合金层的厚度一般为5μm，镀层可保护铜不被腐蚀氧化，并可提高可焊接性。
引脚80的材质可采用C194(-1/2H)板料(化学成分：Cu(≧97.0)、Fe：2.4、P：0.03、Zn：0.12)或KFC(-1/2H)板料(化学成分：Cu(≧99.6)、Fe：0.1(0.05～0.15)、P：0.03(0.025～0.04))，通过冲压或蚀刻工艺对0.5mm的C194或KFC板料进行加工，再对表面进行先镀镍厚度0.1-0.5um，再镀锡厚度2-5um；通过特定设备将引脚80多余的连筋切除并整形成所需形状。
进一步地，在电路布线层50的未设置元件安装位和焊盘51的表面还设置有一层较薄的绿油层(图中未示出)，其起到防止电路布线层50的走线之间发生短路，还起到防止电路布线层50的表面氧化、污染，以此起到保护作用。
相对于现有技术中的安装孔11的设计复杂，在模具程序过程需要单独的工序，本发明实施例的安装孔11的表面与密封层10表面平齐，使得安装孔11的设计成型时只需要和密封层10本体的程序工序同步完成即可，从而有效的简化生产工序，提升产品的生产效率。具体地，密封层10连同安装孔11在制备过程中，可通过塑封工艺，采用塑封模具将电性连接有多个引脚80的电路布线层50和多个电子元件60塑封在密封层10内。密封层10的材料可以是热固性高分子，如环氧树脂、酚醛树脂、硅胶、氨基、不饱和树脂；为了提高散热能力，密封层10可以为含有金属、陶瓷、氧化硅、石墨烯等粉末或纤维的复合材料。在一个示例中，密封层10采用的材料可以是以环氧树脂为基体树脂，以高性能酚醛树脂为固化剂，加入硅微粉等为填料，以及添加多种助剂混配而成的模塑料。
在本发明的一些实施例中，如图1和图2所示，安装孔11的孔壁朝向外侧开口以形成缺口，从而方便固定件90如螺丝或者螺钉安装在孔内固定外围密封层10以实现对半导体电路的固定。
在本发明的一些实施例中，如图1、图2和图7所示，密封层10的背面设置有底部到达电路基板30的表面的第一开孔12，电路基板30的表面从第一开孔12的底部露出。其中第一开孔12是由密封层10在形成时，由安装在用于封装的模具的顶针202定位于电路基板30的表面产生的，例如传递模方式使用热固性树脂模制以形成密封层10的过程中，模具的顶针202的自由端抵顶电路基板30的表面实现电路基板30的定位，在加热成液态的树脂注入模具的型腔中后，模具撤除，顶针202拉出，然后树脂硬化，则在顶针202从树脂拉出的位置形成第一开孔12，由于顶针202抵顶于电路基板30的表面，故第一开孔12的底部会露出电路基板30。这里露出的电路基板30表面还覆盖有绝缘层40，因此不会露出电路基板30的金属层表面，从而保证了电路基板30的湿度绝缘特性。
进一步地，第一开孔12设置于电路基板30的外周部，且第一开孔12所在的位置未设置电路布线层50。在电路基板30的外周部的小部分区域未设置电路布线层50，以形成边界，在制作电路基板30时，是将多个电路基板30设置在一整块的金属基材上，每个电路基板30之间设置有边界区域，以方便机械设备在这些边界区域进行切割，以分离出每个独立的电路基板30。在密封层10形成过程中，模具的顶针202抵顶到这些边界区域，如果顶针202抵顶电路布线层50区域时，其顶针202尖端接触到电路布线层50表面或者电子元件60的表面，可能会破坏电路布线层50或者损坏电子元件60，因此顶针202不能抵顶到电路布线层50。如果顶针202不抵顶在边界区域，需要在电路布线层50所在区域单路预留未布线的空白区，这样会占用电路布线层50的面积，通过顶针202抵顶电路基板30的外周部所在的边界区域，使得不占用电路布线层50的区域，以提升电路布线层50的面积。而且通过观测第一开孔12底部的电路基板30的状态，可以确认电路基板30在密封层10内的位置是否达标，也即在密封层10形成过程中，电路基板30设置在模具型腔中时是否发生移动。如果电路基板30发生水平方向的移动，是的顶针202抵顶的位置可能进入电路布线层50所在区域，这样使得部分或者全部的电路布线层50从第一开孔12底部露出；或者如果电路基板30发生垂直方向移动，则顶针202的位置可能无法抵顶到电路基板30的表面，这样第一开孔12的底部不会露出电路基板30。因此只有第一开孔12的底部露出电路布线层50的表面，具体是露出电路布线层50覆盖的绝缘层40表面，可以确定为电路基板30在密封层10中的位置合格，从而可以提升整个半导体电路的质检效率。
其中密封层10由两种封装结构，一种是密封层10包覆电路基板30的表面和背面，即包覆设置在电路基板30上的电子元件60的一面和电路基板30的背面，同时密封层10包覆引脚80连接到电路基板30的一端的部分长度，此种封装为密封层10的全包覆方式；在另一种封装方式中，密封层10包覆电路基板30的上表面，即包覆电路基板30的表面和电子元件60，同时密封层10包覆引脚80连接到电路基板30的一端的部分长度，而电路基板30的背面即散热面露出于密封层10，以此形成密封层10的半包覆方式。针对全包覆方式，电路基板30背面设置纹理时，可以有效的加强和密封层10的结合强度，使二者不易分离。而针对半包覆方式，电路基板30的背面可以不设置纹理，在半导体电路使用安装时，如图5所示，其在电路基板30的背面还可以设置散热器20，是的散热器20的表面与电路基板30的表面紧密接触，以此通过散热器20将电路基板30的发热进行更好的散热。
在本发明的一些实施例中，如图1和图2所示，密封层10的背面相对第一开孔12的内侧还设置有第二开孔13，第二开孔13的深度小于第一开孔12的深度。第二开孔13是由密封层10形成时产生的，例如模具型腔内还设置为凸出的脱膜柱，在加热成液态的树脂注入模具的型腔中后，模具撤除时，脱膜柱抵顶树脂的表面，使得已经成型的树脂脱离模具的型腔，树脂硬化后形成密封层10。在脱模柱抵顶树脂表面时，会深入树脂表面形成凹槽，在树脂从模具型腔脱离时，凹槽即形成第二开孔13。由于脱模柱只是接触到树脂的表面，不会深入到树脂的内部，因此只是在其表面形成浅槽，因而其深度要远小于第一开孔12的深度。具体地，而且顶针202的直径也远小于脱模柱的直径，以使得顶针202尽量少的占用电路基板30表面的面积，因其边界区域较小，且相对顶针202较粗的脱膜柱抵顶树脂表面时形成较大的抵触力方便树脂的脱离。具体地，第二开孔13的深度一般设置为0.1毫米至0.7毫米如0.3毫米，第二开孔13的孔径一般为2毫米至7毫米如4毫米，第一开孔12的孔径一般为0.2毫米至2毫米如1.2毫米。
在本发明的一些实施例中，如图4所示，半导体电路还包括多根键合线70，键合线70连接于多个电子元件60、电路布线层50、多个引脚80之间。如键合线70可以连接电子元件60和电子元件60，也可以连接电子元件60和电路布线层50，还可以是连接电子元件60和引脚80，以及电路布线层50和引脚80。电子元件60为上述实施例提到的功率器件如IGBT、续流二极管、以及驱动芯片、以及其它如电阻、电容等。键合线70通常为金线、铜线、金铜混合线、38um或者38um以下细铝线、100um或100um以上的粗铝线。
本发明还提出一种基于上述实施例提到的半导体电路的制造方法，如图6所示，该制造方法包括以下步骤：
步骤S100、提供电路基板30，并在电路基板30的表面制备绝缘层40；
步骤S200、在绝缘层40的表面制备电路布线层50；
步骤S300、制备引脚80，其中多个引脚80的一端通过连接筋相互连接；
步骤S400、在电路布线层50配置电子元件60和引脚80；
步骤S500、将电子元件60、电路布线层50之间通过键合线70电连接；
步骤S600、对设置有电子元件60、引脚80的电路基板30的通过封装模具进行注塑以形成密封层10，其中密封层10包覆电路基板30的安装电子元件60的一面，密封层10两端设置有安装孔11，安装孔11的表面与密封层10的表面平齐，所示密封层10的背面设置有底部到达电路基板30的表面的第一开孔12，密封层10的背面相对第一开孔12的中部还设置有第二开孔13，第二开孔13的深度小于第一开孔12的深度，电路基板30的相对安装电子元件60的一面从密封层10露出；
步骤S700、将引脚80之间的连接筋切除以形成待测半导体电路，通过测试设备对待测半导体电路进行参数测试，并根据参数测试的结果，若测试合格，则将测试合格的待测半导体电路的各引脚80基于预设引脚80形状进行折弯成型，得到合格的半导体电路。
其中在步骤S100中，可根据需要的电路布局设计大小合适的电路基板30，如对于一般的半导体电路，电路基板30的大小可选取64mm×mm。以电路基板30为铝基板为例，铝基板的形成是通过直接对1m×1m的铝材进行锣板处理的方式形成，锣刀使用高速钢作为材质，马达使用5000转/分钟的转速，锣刀与铝材平面呈直角下刀；也可以通过冲压的方式形成。并可在电路基板30的背面通过激光蚀刻、打磨的方式形成凹凸不平的纹理。接着在电路基板30的表面制备绝缘层40，绝缘层40用于放在电路布线层50和电路基板30连通导致短路。
在步骤S200中，可在绝缘层40表面压合金属基材如铜箔，然后对金属基材的表面进行加工，如通过蚀刻的方式铜箔进行加工，局部的取出铜箔，以形成电路布线层50。在电路布线层50上形成多个元件安装位，并在电路布线层50位于第一电路基板30的部分形成焊盘51。
进一步地，还可在电路布线层50的表面设置一层较薄的绿油层(图中未示出)，绿油层涂覆电路布线层50表面除元件安装位和焊盘51以外的位置，其起到防止电路布线层50的走线之间发送短路带来的损坏，还起到防止电路布线层50的表面氧化、污染，以此起到保护作用。
在步骤S300中，引脚80可由铜基材制备形成，如制成长度C为25mm，宽度K为1.5mm，厚度H为1mm的长条状，然后通过化学镀的方法在引脚80表面形成镍层：通过镍盐和次亚磷酸钠混合溶液，并添加了适当的络合剂，在已形成特定形状的铜材表面形成镍层，在金属镍具有很强的钝化能力，能迅速生成一层极薄的钝化膜，能抵抗大气、碱和某些酸的腐蚀。镀镍结晶极细小，镍层厚度一般为0.1μm；接着通过酸性硫酸盐工艺，在室温下将已形成形状和镍层的铜材浸在带有正锡离子的镀液中通电，在镍层表面形成镍锡合金层，镍层厚度一般控制在5μm，镍层的形成极大提高了保护性和可焊性。为了对各个引脚80之间的间距进行限位，通过特定的模具在引脚80的第二端会压制形成连筋，进而便于多个引脚80快速安装设置在电路基板30上，以此完成引脚80的制备。
在步骤S400中，首先通过锡膏印刷机，使用钢网，对电路基板30的电路布线的元件安装位和焊盘51进行锡膏涂装，钢网可使用0.13mm的厚度，这些元件安装位和焊盘51是需要进行锡膏焊接之处，如后续在元件安装位焊接电子元件60等。或者银胶点胶机，用银浆在元件安装位和焊盘51涂装出特定图形，通过银浆同样可以实现在这些位置焊接电子元件60。
然后进行电子元件60和引脚80的安装，电子元件60可直接放置在元件安装位，引脚80的一端要安放在焊盘51上，另一端需要载具进行固定，载具通过合成石、不锈钢等材料制成，由于加强筋的连接作用，方便将引脚80固定在焊盘51的位置。然后，放于载具上的电路基板30通过回流焊，锡膏或银浆固化，电子元件60和引脚80分别被焊接固定于元件安装位和焊盘51。
在步骤S500中，该步骤为连接键合线70走线的步骤。可将电子元件60中的驱动芯片走线的其中一个驱动键合焊盘通过金线、铜线、金铜混合线、38um或38um以下的细铝线等键合线70直接连接到功率器件如IGBT的栅极键合区，将驱动芯片的其他驱动键合焊盘51走线通过金线、铜线、金铜混合线、38um或38um以下的细铝线等键合线70直接连接到电路布线层50的焊盘51。将IGBT的发射极键合区通过100um或100um以上的粗铝线直接连接到电路布线层50的焊盘51。
在步骤S600中，该步骤为形成密封层10的步骤。首先可无氧环境中对上述步骤过程中安装了电子元件60、引脚80的电路基板30进行烘烤，烘烤时间不应小于2小时，烘烤温度可选择5℃。将配置好引脚80的电路基板30搬送到封装模具中，如图7所示，封装模具包括上下设置上模203和下模204，引脚80固定设置于上模203和下模204之间，通过与电路基板30焊接固定的引脚80与位于下模204的固定装置205接触，以进行电路基板30的定位。其中在上模203上设置顶针202，顶针202的自由端抵接于电路基板30的外周部表面的绝缘层40，通过顶针202可用于控制电路基板30与下模204间的距离，以实现电路基板30与下模204底部平行为宜，该距离不能太远，否则会影响散热性，该距离也不能太近，否则会造成注胶不满等情况。顶针202的直径设计成比金属连接器18C的接触点直径大0.1mm为宜。
然后，对放置了电路基板30的封装模具进行合模，并由浇口201注入密封树脂。进行密封的方法可采用使用热硬性树脂的传递模模制或使用热硬性树脂的注入模模制。而且，对应自浇口201注入的密封树脂模腔内部的气体通过排气口206排放到外部。
具体针对图7所示的封装模具，其中上表面和下表面注塑流道的宽度不一致，一般来说上表面的流道宽度会远大于下表面的流道宽度，对于制造的这种半导体电路，注塑压力要设计得比较大，避免下表面注塑不满，对于下表面露出的半密封设计，注塑压力可以设计得较小，规避因注塑压力过大造成冲线的风险。
最后进行脱模，具体通过设置在下模204的脱膜柱抵顶密树脂的表面使得密封树脂脱离下模204的内表面，在脱模后，由于脱膜柱抵顶密树脂的表面时，会深入到密封树脂表面形成凹槽，凹槽即形成第二开孔13。而上模203撤除时，顶针202拉出，会在密封树脂上形成第一开孔12，由于顶针202抵顶于电路基板30的表面，故第一开孔12的底部会露出电路基板30。此后密封树脂经固化以形成密封层1012，引脚80的自由端从密封层1012露出。
在步骤S700中，首先将连接多个引脚80的另一端的连接筋(图中未示出)切除以形成待测半导体电路，其中，连接筋为引脚80制备过程中产生的残留物，连接筋会导致引脚80与引脚80之间产生短路，因此在半导体电路制备过程中，需要将连接筋切除。在一个示例中，可通过特定设备将连接多个引脚80的第二端的连接筋切除，从而使得各引脚80的另一端互不相连，得到待测半导体电路，以便在下一步中对待测半导体电路进行参数测试。
其中，测试设备可用来对待测半导体电路进行参数测试，例如测试设备可向待测半导体电路发送测试信号，并接收待测半导体电路反馈回来的反馈信号；测试设备对反馈信号进行处理得到相应的反馈数据，并对反馈数据与预设阈值范围进行比对，在反馈数据满足预设阈值范围时，判定待测半导体电路测试合格，进而可对测试合格的待测半导体电路的各引脚80基于预设引脚80形状进行折弯成型，从而得到合格的半导体电路。
进一步地，在测试设备可用来对待测半导体电路进行参数测试前，还可通过激光设备进行激光打标以对半导体电路的密封层10表面进行标记，从而方便半导体电路产品的识别和管理。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。
在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。
尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (10)

1.一种半导体电路，其特征在于，包括：
电路基板，所述电路基板包括安装面和散热面；
绝缘层，设置于所述安装面；
电路布线层，所述电路布线层设置在绝缘层的表面，所述电路布线层设置有多个元件安装位；
多个电子元件，配置于所述电路布线层的元件安装位上；
多个引脚，多个所述引脚的一端分别与所述电路布线层电连接；
密封层，所述密封层至少包裹设置所述电子元件的电路基板的一面，多个所述引脚的另一端从所述密封层露出，所述密封层的两端设置有贯穿其厚度的安装孔，所述安装孔的表面与所述密封层的表面平齐。
2.根据权利要求1半导体电路，其特征在于，所述安装孔的孔壁朝向外侧开口以形成缺口。
3.根据权利要求1半导体电路，其特征在于，所示密封层的背面设置有底部到达所述电路基板的表面的第一开孔，所述电路基板的表面从所述第一开孔的底部露出。
4.根据权利要求3半导体电路，其特征在于，所述第一开孔设置于所述电路基板的外周部，且所述第一开孔所在的位置未设置所述电路布线层。
5.根据权利要求1半导体电路，其特征在于，所述密封层的背面相对所述第一开孔的内侧还设置有第二开孔，所述第二开孔的深度小于所述第一开孔的深度。
6.根据权利要求5半导体电路，其特征在于，所述第二开孔的孔径大于所述第一开孔的孔径。
7.根据权利要求1半导体电路，其特征在于，所述电路基板的背面设置有凹凸不平的纹理。
8.根据权利要求1半导体电路，其特征在于，在所述电路布线层的未安装电子元件和引脚的表面还设置有绿油层。
9.根据权利要求1半导体电路，其特征在于，还包括多根键合线，所述键合线连接于所述多个电子元件、所述电路布线层和所述多个引脚之间。
10.一种如权利要求1至9任意一项所述的半导体电路的制造方法，其特征在于，所述制造方法包括：
提供电路基板，并在所述电路基板的表面制备绝缘层；
在所述绝缘层的表面制备电路布线层；
制备引脚，其中多个引脚的一端通过连接筋相互连接；
在所述电路布线层配置电子元件和引脚；
将所述电子元件、所述电路布线层之间通过键合线电连接；
对设置有所述电子元件、所述引脚的所述电路基板的通过封装模具进行注塑以形成密封层，其中所述密封层包覆所述电路基板的安装所述电子元件的一面，所述密封层两端设置有安装孔，所述安装孔的表面与所述密封层的表面平齐，所示密封层的背面设置有底部到达所述电路基板的表面的第一开孔，所述密封层的背面相对所述第一开孔的中部还设置有第二开孔，所述第二开孔的深度小于所述第一开孔的深度，所述电路基板的相对安装所述电子元件的一面从所述密封层露出；
将所述引脚之间的所述连接筋切除以形成待测半导体电路，通过测试设备对所述待测半导体电路进行参数测试，并根据参数测试的结果，若测试合格，则将测试合格的所述待测半导体电路的各所述引脚基于预设引脚形状进行折弯成型，得到合格的半导体电路。
CN202111142956.1A 2021-09-28 2021-09-28 半导体电路和半导体电路的制造方法 Pending CN113851434A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111142956.1A CN113851434A (zh) 2021-09-28 2021-09-28 半导体电路和半导体电路的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111142956.1A CN113851434A (zh) 2021-09-28 2021-09-28 半导体电路和半导体电路的制造方法

Publications (1)

Publication Number Publication Date
CN113851434A true CN113851434A (zh) 2021-12-28

Family

ID=78980326

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111142956.1A Pending CN113851434A (zh) 2021-09-28 2021-09-28 半导体电路和半导体电路的制造方法

Country Status (1)

Country Link
CN (1) CN113851434A (zh)

Similar Documents

Publication Publication Date Title
EP0872886A2 (en) Plastic-encapsulated semiconductor device and fabrication method thereof
JPH08306855A (ja) 半導体パッケージ、リードフレーム、回路基板、半導体パッケージモールディング用金型及び電子回路盤並にリードフレームの製造方法
CN114038811A (zh) 半导体电路和半导体电路的制造方法
CN113113401A (zh) 半导体电路和半导体电路的制造方法
CN113785393A (zh) 扇出型封装及扇出型封装的制备方法
CN114038812A (zh) 半导体电路和半导体电路的制造方法
CN216413052U (zh) 半导体电路
CN216413057U (zh) 半导体电路
CN216213382U (zh) 半导体电路
CN216213385U (zh) 半导体电路
CN113851434A (zh) 半导体电路和半导体电路的制造方法
CN216413050U (zh) 半导体电路
CN113113400A (zh) 半导体电路和半导体电路的制造方法
CN216213383U (zh) 半导体电路
CN216162925U (zh) 半导体电路
CN114038813A (zh) 半导体电路和半导体电路的制造方法
CN113496965A (zh) 半导体电路和半导体电路的制备方法
CN113809020A (zh) 半导体电路和半导体电路的制造方法
CN113825301A (zh) 半导体电路和半导体电路的制造方法
CN214848624U (zh) 半导体电路
CN216413070U (zh) 引线框架组件
CN216161733U (zh) 半导体电路
CN112259463A (zh) 扇出芯片的封装方法及扇出芯片封装结构
CN217086569U (zh) 具有整流电路的半导体电路
CN113823620A (zh) 半导体电路和半导体电路的制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination