CN216413070U - 引线框架组件 - Google Patents
引线框架组件 Download PDFInfo
- Publication number
- CN216413070U CN216413070U CN202122752615.8U CN202122752615U CN216413070U CN 216413070 U CN216413070 U CN 216413070U CN 202122752615 U CN202122752615 U CN 202122752615U CN 216413070 U CN216413070 U CN 216413070U
- Authority
- CN
- China
- Prior art keywords
- lead frame
- lead
- frame assembly
- lead frames
- pins
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
本实用新型涉及一种引线框架组件,引线框架组件包括多个引线框架和框架连接部,其中各个引线框架设置有沿引线框架的长度方向间隔排列的多个引脚,框架连接部设置于每两个引线框架之间,以使得相邻两个引线框架在长度方向上依次连接,其中框架连接部设置有多个定位槽。引线框架组件将多个引线框架通过框架连接部在引线框架的长度方向依次连接,以此使得在半导体电路生产过程中,一次性可以完成多个半导体电路生产的装配动作,从而节约制造设备资源,提升生产效率,以此降低制造成本。
Description
技术领域
本实用新型涉及一种引线框架组件,属于半导体电路应用技术领域。
背景技术
半导体电路是一种将电力电子和集成电路技术结合的功率驱动类产品。目前半导体电路在制造过程中,其引脚装配时,每个半导体电路的电路基板与引脚单独的进行装配,即每个电路基板和引脚都要执行一次完整的装配动作,以此带来装配效率相对低。
实用新型内容
本实用新型需要解决的技术问题是解决现有的半导体电路制造过程中引脚和电路基板单独装配带来的生产效率低的问题。
具体地,本实用新型公开一种用于半导体电路的引线框架组件,包括:
多个引线框架,各个引线框架设置有沿引线框架的长度方向间隔排列的多个引脚;
框架连接部,设置于每两个引线框架之间,以使得相邻两个引线框架在长度方向上依次连接,其中框架连接部设置有多个定位槽。
可选地,多个引线框架的结构相同。
可选地,引线框架的数量为3个。
可选地,框架连接部包括用于连接相邻两个引线框架的连接段,以及设置于连接段上的多个定位槽,定位槽呈矩形并沿引线框架的宽度方向间隔布置。
可选地,引线框架包括:
定位条,定位条沿长度方向间隔设置有多个定位孔;
多个引脚,多个引脚之间均匀且间隔排列,且引脚的第一端与定位条的一侧边连接,引脚的第二端沿着引线框架的宽度方向延伸;
连接筋,连接筋靠近引脚的第二端设置,且连接筋沿引线框架的长度方向连接多个引脚。
可选地,多个引脚包括实体连接引脚和空连接引脚;
实体连接引脚和空连接引脚的延伸长度均超过连接筋所在位置,实体连接引脚的长度大于空连接引脚的长度。
可选地,引脚从内到外依次包括板料层、镀镍层和镀锡层。
本实用新型的引线框架组件,包括多个引线框架和框架连接部,其中各个引线框架设置有沿引线框架的长度方向间隔排列的多个引脚,框架连接部设置于每两个引线框架之间,以使得相邻两个引线框架在长度方向上依次连接,其中框架连接部设置有多个定位槽。引线框架组件将多个引线框架通过框架连接部在引线框架的长度方向依次连接,以此使得在半导体电路生产过程中,一次性可以完成多个半导体电路生产的装配动作,从而节约制造设备资源,提升生产效率,以此降低制造成本。
附图说明
图1为本实用新型实施例的引线框架组件的结构示意图;
图2为本实用新型实施例的引线框架组件与电路基板连接的结构示意图;
图3为图2中的引线框架组件与电路基板连接后的半成品安装在载具上的结构示意图;
图4为本实用新型实施例的半导体电路的主视图;
图5为图4中A-A方向的剖视图;
图6为图4中B-B方向的剖视图;
图7为本实用新型实施例的半导体电路的制造方法流程图;
图8为本实用新型实施例的半导体电路的制造方法的细化步骤的流程图;
图9为本实用新型实施例的半导体电路制造过程中形成密封层的制造方法的示意图。
附图标记:
密封层10,第一开孔12,第二开孔13,电路基板20,散热基板21,绝缘层22,电路布线层23,引脚安装位24,元件安装位25,电子元件60,键合线70,引脚80,固定件90,浇口201,顶针202,上模203,下模204,固定装置205,排气口206,引线框架组件800,框架连接部810,定位槽811,引线框架820,实体连接引脚821,空连接引脚822,连接筋823,定位条824,定位孔825,载具900,定位柱910。
具体实施方式
需要说明的是,在结构或功能不冲突的情况下,本实用新型中的实施例及实施例中的特征可以相互组合。下面根据实例来详细说明本实用新型。
本实用新型提到的半导体电路,是一种将功率开关器件和高压驱动电路等集成在一起,并在外表进行密封封装的一种电路模块,在电力电子领域应用广泛,如驱动电机的变频器、各种逆变电压、变频调速、冶金机械、电力牵引、变频家电等领域应用。这里的半导体电路还有多种其他的名称,如模块化智能功率系统(Modular Intelligent Power System,MIPS)、智能功率模块(Intelligent Power Module,IPM),或者称为混合集成电路、功率半导体模块、功率模块等名称。
本实用新型首先提出一种用于半导体电路的引线框架组件800,如图1至图5所示,引线框架组件800包括多个引线框架820和框架连接部810,其中各个引线框架820设置有沿引线框架820的长度方向间隔排列的多个引脚80,框架连接部810设置于每两个引线框架820之间,以使得相邻两个引线框架820在长度方向上依次连接,其中框架连接部810设置有多个定位槽811。相对现有技术中的独立设置的引线框架820,本实用新型引线框架组件800将多个引线框架820通过框架连接部810在引线框架820的长度方向依次连接,以此使得在半导体电路生产过程中,一次性可以完成多个半导体电路生产的装配动作。例如将引线框架组件800通过其定位槽811定位在载具900上,同时可将对应的多个电路基板20也固定到载具900上,在将二者送入焊接设备实现引脚80焊接到电路基板20上后,一个引线框架组件800就连接了多个电路基板20以此形成多个半导体电路的半成品,此后通过夹具设备如机械手夹持一个引线框架组件800就实现同时多个半导体电路的半成品后续的制造过程,如进行键合线70的配置、电路基板20的清洗、制造密封层10的步骤等等,多个半导体电路的半成品的制造过程同时进行。而在现有技术中每一个半导体电路的半成品都需要一个夹具进行夹持执行后续的制造过程,而且由于现代的制造多采用机械手的夹持,由于机械手需要占用一定的空间,这使夹持的每个半导体电路的半成品之间需要间隔一定的距离,以避免多个机械手相互干涉。而采用本实用新型方案的引线框架组件800,一个机械手夹持一个引线框架组件800和与之连接的多个电路基板20,即实现了同时夹持现有技术中的多个半成品,以此有效的减少了机械手的数量,并减少了后续制造的步骤,以此明显的节约制造设备资源,而且由于引线框架组件800的长度相对单个的引线框架820要长几倍,使得通过机械手同时夹持多个引线框架组件800时,机械手之间的间距增加不会干涉,进而可以使得其中的单个引线框架820之间的间距,相对现有技术中每个引线框架之间的间距的大大缩短,从而可以实现在一条生产线上可以执行更多的半导体电路的制造过程,也即一条生产线一次性可以生产更多的半导体电路成品,从而有效的提升生产效率,以此降低制造成本。其中框架连接部810的定位槽811有助于实现引线框架组件800在载具900上的定位,从而方便将引脚80和同时安装在载具900上的电路基板20的引脚安装位对位准确方便后续的焊接。
在本实用新型的一些实施例中,上述的引线框架组件800的每个引线框架820结构可以相同或者不同,优选为相同,方便一次性制造同一个种半导体电路。为了实现当前技术条件下生产设备的UPH(每小时产量)的最优效果,每个引线框架组件800的引线框架820数量优选为3个,当然也可以是其他数量如4-7个,可随着生产设备的技术更新迭代进行对应的调整。
在本实用新型的一些实施例中,如图1至图3所示,引线框架820包括定位条824、多个引脚80和连接筋823,定位条824沿长度方向(图1中的L标识方向)间隔设置有多个定位孔825,多个引脚80之间均匀且间隔排列,且引脚80的第一端与定位条824的一侧边连接,引脚80的第二端沿着引线框架820的宽度方向(图1中的W标识方向)延伸,连接筋823靠近引脚80的第二端设置,且连接筋823沿引线框架820的长度方向连接多个引脚80。其中定位条824可呈长条形,定位孔825可均匀排列,在框架连接部810对应的定位条824的部分可不设置定位孔825,定位孔825只设置在与引脚80连接的部分,定位孔825用于上述实施例中的半导体电路的半成品在制造过程中夹具的定位以方便夹持。引脚80与定位条824的侧边垂直,引脚80的长度加上定位条824的度宽构成引线框架820的宽度W。通过定位条824实现连接横向连接引脚80的第一端,而连接筋823实现横向连接靠近引脚80的第二端,以此将各个引脚80彼此连接形成一个框架体,将这些引脚80可靠的彼此固定。
在本实用新型的一些实施例中,如图1至图3所示,框架连接部810包括用于连接相邻两个引线框架820的连接段,以及设置于连接段上的多个定位槽811,定位槽811呈矩形并沿引线框架820的宽度方向间隔布置。框架连接部810实现每两个引线框架820的连接。具体定位槽811可细长状的矩形,多个定位槽811沿引线框架820的宽度方向排列,以此缩短连接段的宽度,定位槽811设置于定位条824和连接筋823之间的空间内,其数量根据引脚80的长度而定,图中为两个。
引线框架组件800的具体可从内到外依次包括板料层、镀镍层和镀锡层。如C194(-1/2H)板料(化学成分:Cu(≧97.0)、Fe:2.4、P:0.03、Zn:0.12)或KFC(-1/2H)板料(化学成分:Cu(≧99.6)、Fe:0.1(0.05~0.15)、P:0.03(0.025~0.04)),通过冲压或蚀刻工艺对0.5mm的C194或KFC板料进行加工以形成上述实施例的形状,再对表面进行先镀镍厚度0.1-0.5um,再镀锡厚度2-5um,以实现对引脚80的保护防止氧化腐蚀。
在本实用新型的一些实施例中,如图1至图5所示,多个引脚80包括实体连接引脚821和空连接引脚822,实体连接引脚821和空连接引脚822的延伸长度均超过连接筋823所在位置,实体连接引脚821的长度大于空连接引脚822的长度。其中空连接引脚822不与电路基板20焊接,二者没有连接,只有实体连接引脚821与电路基板20连接,在实体连接引脚821与电路基板20焊接后,空连接引脚822与电路基板20的侧边之间存在小的间隙。半导体电路在设计时,其连接的引脚80传输的为强电信号时,为满足爬电距离要求,引脚80之间需要满足一定的间距,即引脚80之间的间距相对传输弱电信号的引脚80之间的间距大,通过设置空连接引脚822,其位于这些强电引脚80之间,在半导体电路制造后期形成密封层10的过程中,这些空连接引脚822距离形成密封层10的模具型腔的边框很近,能防止液态的密封层10材料的树脂从强电引脚80之间的空隙溢出。
本实用新型还提出一种采用上述实施例的引线框架组件800的半导体电路的制造方法,如图7所示,制造方法包括:
步骤S100、制备多个电路基板20,电路基板20上设置有依次连接的散热基板21、绝缘层22和电路布线层23;
步骤S200、制备引线框架组件800,其中制备引线框架组件800的引线框架820的数量和多个电路基板20的数量相同;
步骤S300、在电路布线层23配置电子元件60和引线框架组件800,其中引线框架组件800中引脚80的第一端与电路布线层23连接;
步骤S400、对设置有电子元件60、引线框架组件800的电路基板20的通过封装模具进行注塑以形成密封层10,其中密封层10包覆电路基板20的至少设置电路元件的一面,引线框架组件800中引脚80的第二端从密封层10表面露出;
步骤S500、将引线框架组件800的框架连接部810切除,并切除引线框架820的定位条824和连接筋823,使得引线框架组件800的多个引脚80相互独立不连接,以得到待测半导体电路;
步骤S600、通过测试设备对待测半导体电路进行参数测试,并根据参数测试的结果,若测试合格,则将测试合格的待测半导体电路的各引脚80基于预设引脚80形状进行折弯成型,得到合格的半导体电路。
具体地,步骤S100为制备电路基板20的步骤,电路基板20包括依次连接散热基板21、绝缘层22和电路布线层23,如图8所示,其制造具体的电路基板20步骤可以如下:
步骤S110、提供金属材料制成的散热基板21;
步骤S120、提供绝缘层22和铜箔层;
步骤S130、将绝缘层22和铜箔层压合形成第一半成品;
步骤S140、将第一半成品和金属基板压合形成第二半成品,其中绝缘层22处于金属基板和铜箔层之间;
步骤S150、在铜箔层压表面形成电路布线层23以形成第三半成品;
步骤S160、对第三半成品进行等分切割以得到多个电路基板20。
其中在步骤S110中,可根据需要的电路布局设计大小合适的金属材料的散热基板21,其中散热基板21的大小是单个半导体电路对应的基板的面积的整数倍,如对于一般的半导体电路,散热基板21的大小可选取64mm×30mm,此时散热基板21的大小可以选择为三倍于基板的大小即192mm×30mm。以散热基板21为铝基板为例,铝基板的形成是通过直接对1m×1m的铝材进行锣板处理的方式形成,锣刀使用高速钢作为材质,马达使用5000转/分钟的转速,锣刀与铝材平面呈直角下刀;也可以通过冲压的方式形成。并可在散热基板21的背面通过激光蚀刻、打磨的方式形成凹凸不平的纹理。散热基板21的厚度相对其他层厚很多,一般为0.8mm至2mm,常用的厚度为1.5mm,主要实现对功率器件等电子元器件的导热和散热作用。
在步骤S120至步骤S140中,首先制备由绝缘材料如树脂构成的绝缘层22,绝缘层22的大小与散热基板21相同,绝缘层22厚度相对散热基板21较薄,一般在50um至150um,常用为110um。绝缘层22可由环氧树脂等树脂材料制成,并可在树脂材料内部填充氧化铝和碳化铝等填料,以提高热导率。为了提高热导率,这些填料的形状可采用角形,为了避免填料损坏设置在其表面的电子元件60的接触面的风险,填料可采用球形、角形或者角形与球形混合型。接着制备铜箔层,铜箔层的大小与散热基板21相同,铜箔层一般由金属材料如铜制成,其厚度与绝缘层22大体相当,如70um左右。接着将绝缘层22和铜箔层通过机器压合使得二者紧密贴合,形成第一半成品。最后将第一半成品通过机器与散热基板21压合,使得散热基板21与绝缘层22紧密贴合,从而形成包括上述三层结构的第二半成品,绝缘层22处于散热基板21和铜箔层之间。
在步骤S150和步骤S160中,对第二半成品表的铜箔层进行加工,如通过蚀刻的方式铜箔进行加工,局部的取出铜箔,以形成电路布线层23。进一步地,还可在电路布线层23的表面形成其保护作用的绿油层,以形成第三半成品,最好对第三半成品进行等分切割,以形成若干面积大小相同的电路基板20,如针对上述步骤中面积大小的第三半成品,可三等分切割,以得到三个电路基板20。
步骤S200为制备引线框架组件800的步骤。其中引线框架组件800可以采用一下两种工艺加工制造:
一种为蚀刻工艺:先将C194(-1/2H)(化学成分:Cu(≧97.0)、Fe:2.4、P:0.03、Zn:0.12)或KFC(-1/2H)(化学成分:Cu(≧99.6)、0.05~0.15(例如0.1)、P:0.025~0.04(例如0.03)),且厚度为0.5mm的基材,采用蚀刻用的化学物质进行蚀刻,以将引线框架组件800不需要的部分蚀刻掉,得到所需结构的引线框架组件800;然后,在已经加工好的引线框架组件800的表面上,先镀厚度为0.1~0.5um的镍,再镀厚度为2~5um的锡,则完成引线框架组件800的制造。制备成的引线框架组件800由多个相同的引线框架820依次连接。
另一种为冲压工艺:先将C194(-1/2H)(化学成分:Cu(≧97.0)、Fe:2.4、P:0.03、Zn:0.12)或KFC(-1/2H)(化学成分:Cu(≧99.6)、Fe:0.05~0.15(例如0.1)、P:0.025~0.04(例如0.03)),且厚度为0.5mm的卷料基材,通过冲压设备将卷料送进冲压模具里面,先将引线框架820基材多余部分冲裁掉,然后,在已经加工好的引线框架820的表面上,先镀厚度为0.1~0.5um的镍,再镀厚度为2~5um的锡,以上步骤即已完成引线框架820加工。
最终制备成的引线框架820的数量与上述步骤中制备成的电路基板20数量相同,如都为三个。且每两个引线框架820之间设置由框架连接部810以此实现引线框架820的连接。在框架连接部810沿引线框架820的宽度方向均匀间隔设置有多个矩形的定位槽811,如图1至图3所示的定位槽811为两个。
步骤S300为将电布线层配置引线框架组件800、电子元件60的步骤。首先,可将电路布线层23的元件安装位25和引脚安装位24进行锡膏涂装,可使用0.13mm的厚度钢网来实现,或者银胶点胶机,用银浆在元件安装位25和引脚安装位24涂装出特定图形,通过银浆同样可以实现在这些位置焊接电子元件60和引脚80。接着可将电路基板20和引线框架组件800安装在载具900上,载具900通过合成石、不锈钢等材料制成,载具900的表面设置有间隔分布的多个定位柱910,定位柱910和定位槽811相配合,以实现引线框架组件800的定位,以将引脚80的一端接触引脚安装位24的锡膏层或者银浆层,实现每个引脚80与引脚安装位24准确对位不会偏离。接着通过自动粘晶设备(DA机)将电子元件60中的体积相对大的如驱动芯片、功率器件贴装到对应的元器件安装位,并通过机器如SMT设备将阻容元器件贴到对应的元器件安装位,最后将放于载具900上的电路基板20和引线框架组件800通过回流焊,锡膏或银浆固化,电子元件60和引线框架组件800的引脚80分别被焊接固定于元件安装位25和引脚安装位24。
进一步地,在完成电子元件60和引线框架820与电路布线层23的焊接固定后,通过视觉检查AOI设备对元器件焊接质量进行检测,通过喷淋、超声等清洗方式,清除残留在电路布线层23上的助焊剂和铝屑等异物。
进一步地,在完成上述的检测和清洗步骤后,可将键合线70连接对应的电子元件60和电路布线层23以及引脚80。具体地,可将电子元件60中的驱动芯片走线的其中一个驱动键合焊盘走线通过金线、铜线、金铜混合线、38um或38um以下的细铝线等键合线70直接连接到功率器件如IGBT的栅极键合区,将驱动芯片的其他驱动键合焊盘走线通过金线、铜线、金铜混合线、38um或38um以下的细铝线等键合线70直接连接到电路布线层23的焊盘,将IGBT的发射极键合区通过100um或100um以上的粗铝线直接连接到电路布线层23的焊盘。以此形成最终的半导体电路的电路连接。
通过上述的步骤,使得引线框架820和电路基板20实现可靠的连接。
在步骤S400中,该步骤为形成密封层的步骤。首先可无氧环境中对上述步骤过程中安装了电子元件、引脚的电路基板20进行烘烤,烘烤时间不应小于2小时,烘烤温度可选择125℃。可通过机械手的夹持引线框架组件的定位条一端,将电路基板20放入烘烤工装中进行烘烤,接着夹持此电路基板20搬送到封装模具中。如图9所示,封装模具包括上下设置上模203和下模204,引线框架组件固定设置于上模203和下模204之间,通过与电路基板20焊接固定的引脚80与位于下模204的固定装置205接触,以进行电路基板20的定位。其中在上模203上设置顶针202,顶针202的自由端抵接于电路基板20的外周部表面的绝缘层22,通过顶针202可用于控制电路基板20与下模204间的距离,以实现电路基板20与下模204底部平行为宜,该距离不能太远,否则会影响散热性,该距离也不能太近,否则会造成注胶不满等情况。顶针202的直径设计成比金属连接器18C的接触点直径大0.1mm为宜。然后,对放置了电路基板20的封装模具进行合模,并由浇口201注入密封树脂。进行密封的方法可采用使用热硬性树脂的传递模模制或使用热硬性树脂的注入模模制。而且,对应自浇口201注入的密封树脂模腔内部的气体通过排气口206排放到外部。
具体针对图9所示的封装模具,其中上表面和下表面注塑流道的宽度不一致,一般来说上表面的流道宽度会远大于下表面的流道宽度,对于制造的这种半导体电路,注塑压力要设计得比较大,避免下表面注塑不满,对于下表面露出的半密封设计,注塑压力可以设计得较小,规避因注塑压力过大造成冲线的风险。
最后进行脱模,具体通过设置在下模204的脱膜柱抵顶密树脂的表面使得密封树脂脱离下模204的内表面,在脱模后,由于脱膜柱抵顶密树脂的表面时,会深入到密封树脂表面形成凹槽,凹槽即形成脱模孔13。而上模203撤除时,顶针202拉出,会在密封树脂上形成定位孔12,由于顶针202抵顶于电路基板20的表面,故定位孔12的底部会露出电路基板20。此后密封树脂经固化以形成密封层10,引线框架组件的定位条的一端端从密封层10露出。
在步骤S500中,该步骤为对形成密封层的半成品进行引线框架组件的相关切除步骤。具体是切除框架连接部,使得每个引线框架独立,并切除引线框架的定位条和连接筋,使得引线框架组件的多个引脚相互独立不连接,从而得到待测半导体电路。
在步骤S600中,通过测试设备来对待测半导体电路进行参数测试。例如测试设备可向待测半导体电路发送测试信号,并接收待测半导体电路反馈回来的反馈信号;测试设备对反馈信号进行处理得到相应的反馈数据,并对反馈数据与预设阈值范围进行比对,在反馈数据满足预设阈值范围时,判定待测半导体电路测试合格,进而可对测试合格的待测半导体电路的各引脚基于预设引脚形状进行折弯成型,从而得到合格的半导体电路。
进一步地,在测试设备可用来对待测半导体电路进行参数测试前,还可通过激光设备进行激光打标以对半导体电路的密封层表面进行标记,从而方便半导体电路产品的识别和管理。
如图4至图6所示,测试合格的半导体电路成品包括由散热基板21、电路布线层23和绝缘层22形成的电路基板20、多个电子元件60、多个引脚80和密封层10。散热基板21包括安装面和散热面,绝缘层22设置于安装面,电路布线层23设置在绝缘层22的表面,电路布线层23设置有多个元件安装位25和焊盘51,多个电子元件60配置于电路布线层23的元件安装位25上,多个引脚80设置在电路基板20的至少一侧,密封层10至少包裹设置电子元件60的电路基板20的一面,多个引脚80的另一端从密封层10露出。
相对于现有技术中的半导体电路的制造过程,每个半导体电路的半成品,即引线框架820和电路基板20连接后的半成品,每个半成品都需要夹具或者机械手夹持引线框架820部分进行后续的制造步骤,而本实用新型的针对包含引线框架组件800的半导体电路的制造过程,在上述引线框架组件800与半导体电路连接过程中,每一个引线框架组件800可对应连接多个电路基板20,而且引线框架组件800的框架连接部810的定位槽811方便引线框架820与电路基板20实现定位准确,在二者完成连接后,一个夹具或者机械手夹持引线框架组件800的定位条824即夹持了多个与之连接的电路基板20,从而完成后续的制造步骤相当于现有技术中的需要多个夹具或者机械手同时夹持多个引线框架820的后续制造步骤,以此有效的节省了夹具或者机械手的生产工具的数量,节省了制造设备资源。同时由于引线框架组件800的长度相对单个的引线框架820要长几倍,使得通过机械手同时夹持多个引线框架组件800时,机械手之间的间距增加不会干涉,使得引线框架组件800之间可以保持很窄的间距,而不是现有技术中每个引线框架820之间需预留较宽的工作距离,进而可以使得其中的单个引线框架820之间的间距相对现有技术中的大大缩短,从而可以实现在一条生产线上可以执行更多的半导体电路的制造过程,也即一条生产线一次性可以生产更多的半导体电路成品,从而有效的提升生产效率,以此降低制造成本。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本实用新型的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不一定指的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
在本实用新型的描述中,需要理解的是,术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本实用新型和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本实用新型的限制。
此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本实用新型的描述中,“多个”的含义是至少两个,例如两个,三个等,除非另有明确具体的限定。
在本实用新型中,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或成一体;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通或两个元件的相互作用关系,除非另有明确的限定。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本实用新型中的具体含义。
在本实用新型中,除非另有明确的规定和限定,第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触,或第一和第二特征通过中间媒介间接接触。而且,第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方,或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方,或仅仅表示第一特征水平高度小于第二特征。
尽管上面已经示出和描述了本实用新型的实施例,可以理解的是,上述实施例是示例性的,不能理解为对本实用新型的限制,本领域的普通技术人员在本实用新型的范围内可以对上述实施例进行变化、修改、替换和变型。
Claims (7)
1.一种用于半导体电路的引线框架组件,其特征在于,包括:
多个引线框架,各个所述引线框架设置有沿所述引线框架的长度方向间隔排列的多个引脚;
框架连接部,设置于每两个所述引线框架之间,以使得相邻两个所述引线框架在长度方向上依次连接,其中所述框架连接部设置有多个定位槽。
2.根据权利要求1所述的引线框架组件,其特征在于,多个所述引线框架的结构相同。
3.根据权利要求2所述的引线框架组件,其特征在于,所述引线框架的数量为3个。
4.根据权利要求1或2所述的引线框架组件,其特征在于,所述框架连接部包括用于连接相邻两个所述引线框架的连接段,以及设置于所述连接段上的多个所述定位槽,所述定位槽呈矩形并沿所述引线框架的宽度方向间隔布置。
5.根据权利要求1所述的引线框架组件,其特征在于,所述引线框架包括:
定位条,所述定位条沿长度方向间隔设置有多个定位孔;
多个所述引脚,多个所述引脚之间均匀且间隔排列,且所述引脚的第一端与所述定位条的一侧边连接,所述引脚的第二端沿着所述引线框架的宽度方向延伸;
连接筋,所述连接筋靠近所述引脚的第二端设置,且所述连接筋沿所述引线框架的长度方向连接多个所述引脚。
6.根据权利要求5所述的引线框架组件,其特征在于,多个所述引脚包括实体连接引脚和空连接引脚;
所述实体连接引脚和所述空连接引脚的延伸长度均超过所述连接筋所在位置,所述实体连接引脚的长度大于所述空连接引脚的长度。
7.根据权利要求5所述的引线框架组件,其特征在于,所述引脚从内到外依次包括板料层、镀镍层和镀锡层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202122752615.8U CN216413070U (zh) | 2021-11-10 | 2021-11-10 | 引线框架组件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202122752615.8U CN216413070U (zh) | 2021-11-10 | 2021-11-10 | 引线框架组件 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN216413070U true CN216413070U (zh) | 2022-04-29 |
Family
ID=81301554
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202122752615.8U Active CN216413070U (zh) | 2021-11-10 | 2021-11-10 | 引线框架组件 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN216413070U (zh) |
-
2021
- 2021-11-10 CN CN202122752615.8U patent/CN216413070U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2005470B1 (en) | Lead frame based, over-molded semiconductor package with integrated through hole technology (tht) heat spreader pin(s) and associated method of manufacturing | |
WO2018018847A1 (zh) | 一种智能功率模块及其制造方法 | |
US11081428B2 (en) | Electronic device with three dimensional thermal pad | |
CN216413070U (zh) | 引线框架组件 | |
CN216413057U (zh) | 半导体电路 | |
CN209312744U (zh) | 半导体封装 | |
CN114121866A (zh) | 引线框架组件和半导体电路的制造方法 | |
CN112259463B (zh) | 扇出芯片的封装方法及扇出芯片封装结构 | |
WO2018090470A1 (zh) | 智能功率模块及其制造方法 | |
CN114038811A (zh) | 半导体电路和半导体电路的制造方法 | |
CN114038812A (zh) | 半导体电路和半导体电路的制造方法 | |
CN113380756A (zh) | 半导体电路及其制造方法 | |
CN216413052U (zh) | 半导体电路 | |
CN216213385U (zh) | 半导体电路 | |
CN216413050U (zh) | 半导体电路 | |
US11817374B2 (en) | Electronic device with exposed tie bar | |
US20230136784A1 (en) | Semiconductor device package with thermal pad | |
CN216213382U (zh) | 半导体电路 | |
CN116314153A (zh) | 用于半导体电路的贴装设备和半导体电路的制造方法 | |
CN216162925U (zh) | 半导体电路 | |
CN114980517A (zh) | 一种增大基板和密封层接触面的半导体电路及其制造方法 | |
CN216213383U (zh) | 半导体电路 | |
US11915986B2 (en) | Ceramic semiconductor device package with copper tungsten conductive layers | |
CN113851434A (zh) | 半导体电路和半导体电路的制造方法 | |
CN114188292A (zh) | 半导体电路和半导体电路的制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |