CN114980517A - 一种增大基板和密封层接触面的半导体电路及其制造方法 - Google Patents

Abstract

本发明涉及一种增大基板和密封层接触面的半导体电路及其制造方法，半导体电路包括基板、多个电子元件、多个引脚和密封层，其中基板包括安装面和散热面，安装面设置有电路布线层，电路板布线层上包含多个元件安装位和多个焊盘，安装面还开设多个盲孔，多个电子元件设置于电路布线层的元件安装位，多个引脚设置在电路基板的至少一侧，且多个引脚的一端和电路布线层连接，密封层包覆电路基板安装电子元件的一面，且包覆多个电子元件，电路基板的另一面从密封层露出，多个引脚的另一端从密封层露出。通过设置多个盲孔有效的增大了基板与密封层的接触面积。以此使得二者的结合能力得到大大增强，有效的增强了产品的可靠性。

Description

一种增大基板和密封层接触面的半导体电路及其制造方法

技术领域

本发明涉及一种增大基板和密封层接触面的半导体电路及其制造方法，属于半导体电路应用技术领域。

背景技术

半导体电路是一种将电力电子和集成电路技术结合的功率驱动类产品。半导体电路外表一般由注塑形成的树脂材料进行封装形成密封层，将内部的电路板、电子元件进行密封，引脚从密封层的一侧或者两侧伸出。由于半导体电路的金属基板和密封层的膨胀系数的不同，使得密封层在形成时，二者的接触面结合不紧密，存在分离脱落的风险。

发明内容

本发明需要解决的技术问题是解决现有的半导体电路基板和密封层的膨胀系数不同导致二者结合不紧密的问题。

具体地，本发明公开一种增大基板和密封层接触面的半导体电路，其特征在于，包括：

基板，基板包括安装面和散热面，安装面设置有电路布线层，电路板布线层上包含多个元件安装位和多个焊盘，安装面还开设多个盲孔；

多个电子元件，设置于电路布线层的元件安装位；

多个引脚，多个引脚设置在电路基板的至少一侧，且多个引脚的一端和电路布线层连接；

密封层，密封层包覆电路基板安装电子元件的一面，且包覆多个电子元件，电路基板的另一面从密封层露出，多个引脚的另一端从密封层露出；

其中密封层的部分填充多个盲孔。

可选地，盲孔的深度为基板厚度的1/4至3/4。

可选地，盲孔的孔径为1毫米至3毫米。

可选地，盲孔的底部为内凹的弧面。

可选地，盲孔设置于多个电子元件中的发热元件周围。

可选地，盲孔靠近发热元件的四个对称角设置。

可选地，多个电子元件包括发热的功率器件，功率器件和电路布线层之间还设置有辅助散热器。

可选地，半导体电路还包括键合线，键合线连接多个电子元件、电路布线层和多个引脚之间。

可选地，电路布线层的表面中未设置元件安装位和焊盘的位置还涂覆有绿油层。

本发明还提出一种如上述提到的半导体电路的制造方法，该制造方法包括：

提供基板，基板的表面设置有电路布线层，并在基板的表面开设多个盲孔；

制备引脚，其中多个引脚的一端通过连接筋相互连接；

在电路布线层配置电子元件和引脚；

将电子元件和电路布线层之间连接键合线，以形成电路半成品；

对设置电路半成品通过封装模具进行注塑以形成密封层，其中密封层包覆玻纤基板的至少一面；

将引脚之间的连接筋切除以形成待测半导体电路，通过测试设备对待测半导体电路进行参数测试，并根据参数测试的结果，若测试合格，则将测试合格的待测半导体电路的各引脚基于预设引脚形状进行折弯成型，得到合格的半导体电路。

本发明的半导体电路，包括基板、多个电子元件、多个引脚和密封层，其中基板包括安装面和散热面，安装面设置有电路布线层，电路板布线层上包含多个元件安装位和多个焊盘，安装面还开设多个盲孔，多个电子元件设置于电路布线层的元件安装位，多个引脚设置在电路基板的至少一侧，且多个引脚的一端和电路布线层连接，密封层包覆电路基板安装电子元件的一面，且包覆多个电子元件，电路基板的另一面从密封层露出，多个引脚的另一端从密封层露出。本发明的基板的表面设置多个盲孔，在形成密封层过程中，通过将热塑性材料如树脂加热，此时液态的树脂会有一部分完全渗入到这些盲孔中以形成伸出部，在树脂冷却凝固后形成密封层，使得密封层中一部分深入到盲孔中，从而有效的增大了基板与密封层的接触面积。密封层一部分凸出形成伸出部深入到基板的盲孔中，进一步在垂直基板表面的纵向加强二者的结合能力，以此使得二者的结合能力得到大大增强，从而有效的克服了二者由于热膨胀系数不一致导致二者之间产生裂缝导致脱离问题，有效的增强了产品的可靠性。

附图说明

图1为本发明实施例的半导体电路的基板的剖视图；

图2为图1的基板安装电子元件和引脚的示意图；

图3为图2的基板安装密封层的示意图；

图4为本发明实施例的半导体电路的基板安装电子元件和引脚的立体图；

图5为本发明实施例的半导体电路的制造方法流程图。

附图标记：

基板10，盲孔11，安装面12，散热面13，引脚20，键合线30，细键合线31，粗键合线32，电子元件40，IGBT管41，快恢复二极管42，驱动芯片43，阻容元件44，辅助散热器50，密封层60，伸出部61。

具体实施方式

需要说明的是，在结构或功能不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。下面根据实例来详细说明本发明。

本发明提到的半导体电路，是一种将功率开关器件和高压驱动电路等集成在一起，并在外表进行密封封装的一种电路模块，在电力电子领域应用广泛，如驱动电机的变频器、各种逆变电压、变频调速、冶金机械、电力牵引、变频家电等领域应用。这里的半导体电路还有多种其他的名称，如模块化智能功率系统(Modular Intelligent Power System，MIPS)、智能功率模块(Intelligent Power Module，IPM)，或者称为混合集成电路、功率半导体模块、功率模块等名称。

本发明提出的增大基板和密封层接触面的半导体电路，如图1至4所示，包括基板10、多个电子元件40、多个引脚20和密封层60。其中基板10包括安装面12和散热面13，安装面12设置有电路布线层(图中未示出)，电路板布线层上包含多个元件安装位和多个焊盘，安装面12还开设多个盲孔11；多个电子元件40设置于电路布线层的元件安装位；多个引脚20设置在电路基板10的至少一侧，且多个引脚20的一端和电路布线层连接；密封层60包覆电路基板10安装电子元件40的一面，且包覆多个电子元件40，电路基板10的另一面从密封层60露出，多个引脚20的另一端从密封层60露出，其中密封层60的部分填充多个盲孔11。

不同于现有技术的半导体电路的基板10为平滑的平面与密封层60接触，本发明的基板10的表面设置多个盲孔11，在形成密封层60过程中，通过将热塑性材料如树脂加热，此时液态的树脂会有一部分完全渗入到这些盲孔11中以形成伸出部61，在树脂冷却凝固后形成密封层60，使得密封层60中一部分深入到盲孔11中，从而有效的增大了基板10与密封层60的接触面积，而且密封层60一部分凸出形成伸出部61深入到基板10的盲孔11中，进一步在垂直基板10表面的纵向加强二者的结合能力，以此使得二者的结合能力得到大大增强，从而有效的克服了二者由于热膨胀系数不一致导致二者之间产生裂缝导致脱离问题，有效的增强了产品的可靠性。

在本发明的一些实施例中，为了保证开设的盲孔11的深度和大小合适，既满足与密封层60的加强结合强度的要求，又减少占用基板10的面积，且不至影响基板10的强度，如图XX所示，盲孔11的深度为基板10厚度的1/4至3/4，进一步优选为基板10厚度的2/3。如针对厚度为1.5mm的基板10，盲孔11的深度可设置为1mm。进一步地，盲孔11的孔径为1mm至3mm，可优选为2mm，以此不会过多的占用基板10的面积。

在本发明的一些实施例中，如图1至图3所示，盲孔11的底部为内凹的弧面。以此进一步增加基板10的表面与密封层60的接触面积，而且内凹的设计能进一步加强密封层60的伸出部61与基板10的结合强度。

在本发明的一些实施例中，散热基板10由金属材料制成，具体可以是由1100、52等材质的铝构成的矩形板材，绝缘层由环氧树脂等树脂材料制成，并在树脂材料内部填充氧化铝和碳化铝等填料，以提高热导率。为了提高热导率，这些填料的形状可采用角形，为了避免填料损坏设置在其表面的电子元件40的接触面的风险，填料可采用球形、角形或者角形与球形混合型。电路布线层可以是铜箔蚀刻形成，也可以是膏状导电介质印刷形成，导电介质可以是石墨烯、锡膏、银胶等导电材料。电路布线层的表面设置有多个元件安装位，以安装多个电子元件40，电子元件40包括功率器件和驱动芯片43，其中功率器件包括开关管如IGBT(Insulated Gate Bipolar Transistor，绝缘栅双极型晶体管)或者MOS管(metaloxide semiconductor，金属氧化物半导体)，在本实施例中为IGBT管41，也包括快恢复二极管42，其工作消耗的功率大发热量大，因此整个半导体电路工作过程中温度相对室温要高。电子元件40还包括无源器件如电阻、电容等阻容元件44。其中对发热量非常大的功率器件，还通过辅助散热器50将其固定安装在元件安装位。电路布线层和安装于电路布线层上的多个电子元件40构成半导体电路的整个电路。电路布线层的表面的周边还设置有多个焊盘，以固定引脚20，以此传输信号到半导体电路的内部电路。引脚20一般采用铜等金属制成，铜表面通过化学镀和电镀形成一层镍锡合金层，合金层的厚度一般为5μm，镀层可保护铜不被腐蚀氧化，并可提高可焊接性。引脚20的材质可采用C194(-1/2H)板料(化学成分：Cu(≧97.0)、Fe：2.4、P：0.03、Zn：0.12)或KFC(-1/2H)板料(化学成分：Cu(≧99.6)、Fe：0.1(0.05～0.15)、P：0.03(0.025～0.04))，通过冲压或蚀刻工艺对0.5mm的C194或KFC板料进行加工，再对表面进行先镀镍厚度0.1-0.5um，再镀锡厚度2-5um；通过特定设备将引脚20多余的连筋切除并整形成所需形状。

进一步地，在电路布线层的未设置元件安装位和焊盘的表面还设置有一层较薄的绿油层(图中未示出)，其起到防止电路布线层的走线之间发生短路，还起到防止电路布线层的表面氧化、污染，以此起到保护作用。

在本发明的一些实施例中，如图1至图4所示，半导体电路还包括多根键合线30，键合线30连接于多个电子元件40、电路布线层、多个引脚20之间。如键合线30可以连接电子元件40和电子元件40，也可以连接电子元件40和电路布线层，还可以是连接电子元件40和引脚20，以及电路布线层和引脚20。电子元件40为上述实施例提到的功率器件如IGBT52、续流二极管、以及驱动芯片43、以及其它如电阻、电容等。键合线30通常为金线、铜线、金铜混合线、38μm或者38μm以下细键合线31、100μm或100μm以上的粗键合线32。

在本发明的一些实施例中，如图2至图4所示，盲孔11设置于多个电子元件40中的发热元件周围。其中这里的发热元件具体是指功率较大的功率器件如IGBT管41和快恢复二极管42。基板10上设置的所有电子元件40中，由于功率器件功耗高，体积也是相对其他电子元件40如电阻和电容大很多，如图4所示，从图中可看出，功率器件相对电阻电容的体积是其几十倍(20-40倍)的当量，而且功率器件再通过体积相对其更大的辅助散热器50设置在电路基板10的元件安装位上。功率器件一般再通过多跟键合线30和基板10上的电路布线层连接。密封层60包覆基板10上的电子元件40、键合线30所在的空间，如果密封层60和基板10由于膨胀系数的不同导致二者的接触面之间产生缝隙时，会拉伸这些键合线30，使得键合线30容易和电路布线层剥离，从而导致整个半导体电路发生故障。因此通过优先在这些功率器件也即辅助散热器50四周设置多个盲孔11，以加强密封层60在功率器件所在位置基板10的结合力，使得这些区域的密封层60和基板10不易产生缝隙，以此保护到键合线30不易剥离基板10而产生故障。优选地，在功率器件即辅助散热器50的四角附近分别设置四个盲孔11，以起到加强密封层60和基板10的结合力的作用。

本发明还提出一种上述实施例提到的增大基板10和密封层60接触面的半导体电路的制造方法，如图5所示，该制造方法包括：

步骤S100、提供基板，基板的表面设置有电路布线层，并在基板的表面开设多个盲孔；

步骤S200、制备引脚，其中多个引脚的一端通过连接筋相互连接；

步骤S300、在电路布线层配置电子元件和引脚；

步骤S400、将电子元件和电路布线层之间连接键合线，以形成电路半成品；

步骤S500、对设置电路半成品通过封装模具进行注塑以形成密封层，其中密封层包覆玻纤基板的至少一面；

步骤S600、将引脚之间的连接筋切除以形成待测半导体电路，通过测试设备对待测半导体电路进行参数测试，并根据参数测试的结果，若测试合格，则将测试合格的待测半导体电路的各引脚基于预设引脚形状进行折弯成型，得到合格的半导体电路。

其中在步骤S100中，可根据需要的电路布局设计大小合适的电路基板10，其中电路基板10可采用铝基板10的型材，在加工铝基板10时，可使用锣刀将一定尺寸的铝材进行锣板处理的方式形成，锣刀使用高速钢作为材质，马达使用5000转/分钟的转速，锣刀与铝材平面呈直角下刀；也可以通过冲压的方式形成，接着在铝基板10的表面制备绝缘层(图中未示出)，以实现在金属的电路基板10的安装面12和金属的电路布线层之间实现电气绝缘，防止电路布线层上的走线短路。其中绝缘层可由环氧树脂等树脂材料制成，并可在树脂材料内部填充氧化铝和碳化铝等填料，以提高热导率。接着在绝缘层的表面压合金属基材如铜箔，然后对金属基材的表面进行加工，如通过蚀刻的方式铜箔进行加工，局部的取出铜箔，以分别形成电路布线层，在这些电路布线层上设置有多个元件安装位，并设置有多个焊盘。

在设置完成电路布线层后，接着通过机床类设备在基板10的表面开设多个盲孔11，其中盲孔11可优选为开设在安装功率器件对应的元件安装位的周围。值得说明的是，开设盲孔11的步骤也可以在设置电路布线层之前，即完成绝缘层的步骤之后进行。

在步骤S200中，引脚20可由铜基材制备形成，如制成长度为25mm，宽度为1.5mm，厚度为1mm的长条状，然后通过化学镀的方法在引脚20表面形成镍层：通过镍盐和次亚磷酸钠混合溶液，并添加了适当的络合剂，在已形成特定形状的铜材表面形成镍层，在金属镍具有很强的钝化能力，能迅速生成一层极薄的钝化膜，能抵抗大气、碱和某些酸的腐蚀。镀镍结晶极细小，镍层厚度一般为0.1μm；接着通过酸性硫酸盐工艺，在室温下将已形成形状和镍层的铜材浸在带有正锡离子的镀液中通电，在镍层表面形成镍锡合金层，镍层厚度一般控制在5μm，镍层的形成极大提高了保护性和可焊性。为了对各个引脚20之间的间距进行限位，通过特定的模具在引脚20的第二端会压制形成连筋以形成引线框架，进而便于多个引脚20快速安装设置在基板10上，以此完成引脚20的制备。

在步骤S300中，在电路布线层配置电子元件40和引脚20的具体步骤可以如下：

在氮气保护的环境下将做为辅助散热器50的铜质散热片加热到350℃左右，在散热片表面涂一层熔点330℃的焊料，并将电子元件40中的功率器件、整流二极管贴装到散热片上；

在贴装器件的元件安装位和焊盘涂刷熔点220℃的锡膏；

将贴装了功率器件的辅助散热器50组件、以及电容、电阻贴装到电路布线层的元件安装位；

将电子元件40中的驱动芯片43贴装到对应元件安装位；

将包含引脚20的引线框架贴装到电路布线层的对应焊盘；

将上述贴装了电子元件40的基板10通过峰值温度设置为230℃的回流炉将上述电子元件40固化到电路布线层。

以此实现在电路布线层配置电子元件40和引脚20。

进一步的，在完成上述配置电子元件40和引脚20的步骤之后，还可以包括：

采用超声波对基板10进行清洗，并在清洗完成后通过烘烤使得基板10表面干燥，从而清洁基板10表面由于安装电阻元件形成的残留焊料。

在步骤S400中，以功率器件为IGBT管41为例，安装键合线30的步骤可以如下：

在IGBT管41发射极焊点、整流二极管芯片焊点、电路布线层的焊盘间焊接直径20mil的粗铝线32以实现它们之间的电连接；

在驱动芯片43焊点与电路布线层的焊盘、IGBT管41栅极焊点与电路布线层的焊盘间焊接直径1.5mil的细铝线31实现它们之间的电连接。

通过上述步骤形成电路半成品。

在步骤S500中，该步骤为形成密封层60的步骤。首先可无氧环境中对上述步骤过程中安装了电子元件40、功率器件和引脚20的基板10进行烘烤，烘烤时间不应小于2小时，烘烤温度可选择5℃。将基板10搬送到封装模具中，封装模具包括上模和下模，此外，引脚20固定设置于上模和下模之间，通过与电路基板10焊接固定的引脚20与位于下模的固定装置接触，以进行电路基板10的定位。

然后，对放置了基板10的封装模具进行合模，并由浇口注入密封树脂。进行密封的方法可采用使用热硬性树脂的传递模模制或使用热硬性树脂的注入模模制。而且，对应自浇口注入的密封树脂模腔内部的气体通过排气口排放到外部。

最后进行脱模，具体通过设置在上模的脱膜柱抵顶密树脂的表面使得密封树脂脱离上模的内表面，

此后密封树脂经固化以形成密封层60，金属基材的底部露出于密封层60，引脚20的自由端从密封层60露出。

在步骤S600中，首先将连接多个引脚20的另一端的连接筋(图中未示出)切除以形成待测半导体电路，其中，连接筋为引脚20制备过程中产生的残留物，连接筋会导致引脚20与引脚20之间产生短路，因此在半导体电路制备过程中，需要将连接筋切除。在一个示例中，可通过特定设备将连接多个引脚20的第二端的连接筋切除，从而使得各引脚20的另一端互不相连，得到待测半导体电路，以便在下一步中对待测半导体电路进行参数测试。

其中，测试设备可用来对待测半导体电路进行参数测试，例如测试设备可向待测半导体电路发送测试信号，并接收待测半导体电路反馈回来的反馈信号；测试设备对反馈信号进行处理得到相应的反馈数据，并对反馈数据与预设阈值范围进行比对，在反馈数据满足预设阈值范围时，判定待测半导体电路测试合格，进而可对测试合格的待测半导体电路的各引脚20基于预设引脚20形状进行折弯成型，从而得到合格的半导体电路。

进一步地，在测试设备可用来对待测半导体电路进行参数测试前，还可通过激光设备进行激光打标以对半导体电路的密封层60表面进行标记，从而方便半导体电路产品的识别和管理。

在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。

在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。

在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。

在本发明中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。

尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (10)

1.一种增大基板和密封层接触面的半导体电路，其特征在于，包括：

基板，所述基板包括安装面和散热面，所述安装面设置有电路布线层，所述电路板布线层上包含多个元件安装位和多个焊盘，所述安装面还开设多个盲孔；

多个电子元件，设置于所述电路布线层的所述元件安装位；

多个引脚，所述多个引脚设置在所述电路基板的至少一侧，且所述多个引脚的一端和所述电路布线层连接；

密封层，所述密封层包覆所述电路基板安装所述电子元件的一面，且包覆多个所述电子元件，所述电路基板的另一面从所述密封层露出，所述多个引脚的另一端从所述密封层露出；

其中所述密封层的部分填充多个所述盲孔。

2.根据权利要求1所述的半导体电路，其特征在于，所述盲孔的深度为所述基板厚度的1/4至3/4。

3.根据权利要求2述的半导体电路，其特征在于，所述盲孔的孔径为1毫米至3毫米。

4.根据权利要求2述的半导体电路，其特征在于，所述盲孔的底部为内凹的弧面。

5.根据权利要求1所述的半导体电路，其特征在于，所述盲孔设置于多个所述电子元件中的发热元件周围。

6.根据权利要求5所述的半导体电路，其特征在于，所述盲孔靠近所述发热元件的四个对称角设置。

7.根据权利要求1所述的半导体电路，其特征在于，多个所述电子元件包括发热的功率器件，所述功率器件和所述电路布线层之间还设置有辅助散热器。

8.根据权利要求1所述的半导体电路，其特征在于，所述半导体电路还包括键合线，所述键合线连接多个所述电子元件、所述电路布线层和多个引脚之间。

9.根据权利要求1所述的半导体电路，其特征在于，所述电路布线层的表面中未设置元件安装位和焊盘的位置还涂覆有绿油层。

10.一种如权利要求1至7任意一项所述的半导体电路的制造方法，其特征在于，所述制造方法包括：

提供基板，所述基板的表面设置有电路布线层，并在基板的表面开设多个盲孔；

制备引脚，其中多个引脚的一端通过连接筋相互连接；

在所述电路布线层配置电子元件和引脚；

将所述电子元件和所述电路布线层之间连接键合线，以形成电路半成品；

对设置所述电路半成品通过封装模具进行注塑以形成密封层，其中所述密封层包覆所述玻纤基板的至少一面；

将所述引脚之间的所述连接筋切除以形成待测半导体电路，通过测试设备对所述待测半导体电路进行参数测试，并根据参数测试的结果，若测试合格，则将测试合格的所述待测半导体电路的各所述引脚基于预设引脚形状进行折弯成型，得到合格的半导体电路。

Images