JP3357301B2 - 半導体パッケージ、その製造方法及び搬送フレーム - Google Patents

半導体パッケージ、その製造方法及び搬送フレーム

Info

Publication number
JP3357301B2
JP3357301B2 JP30385798A JP30385798A JP3357301B2 JP 3357301 B2 JP3357301 B2 JP 3357301B2 JP 30385798 A JP30385798 A JP 30385798A JP 30385798 A JP30385798 A JP 30385798A JP 3357301 B2 JP3357301 B2 JP 3357301B2
Authority
JP
Japan
Prior art keywords
substrate
wiring board
wiring
semiconductor package
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP30385798A
Other languages
English (en)
Other versions
JP2000133748A (ja
Inventor
隆 高田
岳雄 越智
浩喜 楢岡
太 本間
健児 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP30385798A priority Critical patent/JP3357301B2/ja
Publication of JP2000133748A publication Critical patent/JP2000133748A/ja
Application granted granted Critical
Publication of JP3357301B2 publication Critical patent/JP3357301B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、配線基板と、該配
線基板の上に接合された半導体チップと、配線基板の上
面及び半導体チップを覆う樹脂パッケージとを備えた半
導体パッケージ、特に、トランスファモールド法により
形成された樹脂パッケージを備えた半導体パッケージ及
びその製造方法、並びに該半導体パッケージの製造方法
に用いられる搬送フレームに関するものである。
【０００２】
【従来の技術】半導体パッケージがプリント配線基板に
対して高密度に実装されるようになってきたので、半導
体パッケージの小型化への要望が高まっている。近年で
は、ほぼ半導体チップのサイズにまで小型化された、Ｃ
ＳＰ（Chip Size Package 又は、Chip Scale Package）
と呼ばれる半導体パッケージが開発されている。
【０００３】現在までにＣＳＰは様々な形態が提起され
且つ実用化されてきたが、その一例として、図２６
（ａ）又は（ｂ）に示すような半導体パッケージが知ら
れている。半導体パッケージが図２６（ａ）又は（ｂ）
に示すような構造を有していると、既存のワイヤボンデ
ング装置及び樹脂封止装置等を利用できるので、比較的
低コストで且つ高品質の半導体パッケージを製造するこ
とができる。
【０００４】図２６（ａ）又は（ｂ）に示す半導体パッ
ケージは、配線基板１０と、該配線基板１０の上面に接
着剤又は接着フィルム等の接着層１１を介して接合され
た半導体チップ１２とを備えている。配線基板１０の上
面における周縁部には、ニッケルめっき層の単層膜又は
ニッケルめっき層と金層若しくは半田層との積層膜から
なる接続電極（図示は省略している）が形成されてお
り、該接続電極と、半導体チップ１２の上面の周縁部に
形成されている電極パッド（図示は省略している）と
は、金又はアルミニウム等からなるボンデングワイヤ１
３によって電気的に接続されている。半導体チップ１
２、ボンデングワイヤ１３及び配線基板１０の上面は樹
脂パッケージ１４によって覆われている。
【０００５】図２６（ａ）に示す半導体パッケージは、
配線基板１０の下面にエリアアレイ状に配置された金又
は半田からなるランド状の外部接続端子１５Ａを有して
おり、ＬＧＡ（Land Grid Array ）タイプの半導体パッ
ケージと称され、図２６（ｂ）に示す半導体パッケージ
は、配線基板１０の下面にエリアアレイ状に配置された
金又は半田からなるボール状の外部接続端子１５Ｂを有
しており、ＢＧＡ（Ball Grid Array ）タイプの半導体
パッケージと称されている。
【０００６】配線基板１０の接続電極と外部接続端子１
５Ａ、１５Ｂとは配線基板１０に形成されたスルーホー
ルに充填されたコンタクトによって電気的に接続されて
おり、外部接続端子１５Ａ、１５Ｂはプリント配線基板
（図示は省略している）と電気的に接続される。
【０００７】配線基板１０は、ポリイミド等の軟質材料
からなる軟質の配線基板と、ガラスエポキシ樹脂又はセ
ラミック等の硬質材料からなる硬質の配線基板とに分類
される。
【０００８】軟質の配線基板は、通常、一層の絶縁性フ
ィルムと、該絶縁性フィルムの片面又は両面に形成され
た銅等の金属薄膜からなる金属配線層とを有しており、
１層又は２層の金属配線層を有している。
【０００９】ガラスエポキシ樹脂からなる硬質の配線基
板は、ガラス繊維シートにエポキシ樹脂を含浸させて積
層した積層体を加圧加熱することにより製造され、積層
体の表面には、銅の薄膜がエッチングされてなる配線パ
ターンが形成されている。
【００１０】セラミックからなる硬質の配線基板は、グ
リーンシートに対して配線上必要な位置に機械的加工に
より微細な孔を形成し、該孔に導電性ペーストを充填し
た後、銅等の金属薄膜からなる回路パターンを印刷し、
その後、還元性雰囲気中において焼成することによって
製造される。
【００１１】硬質の配線基板は、配線面の平坦性を確保
し易いと共に、配線層の積層が比較的に容易であるため
配線基板の内部における配線の自由度を確保できるとい
う長所を有している。特に、セラミックからなる配線基
板は、熱膨張率が半導体チップと近いため、半導体チッ
プとの接合の信頼性が高く、ガラスエポキシ樹脂からな
る硬質配線基板は、熱膨張率がプリント配線基板と近い
ため、プリント配線基板上での実装の信頼性が高いの
で、硬質の配線基板は軟質の配線基板よりも優れてい
る。
【００１２】硬質の配線基板の供給状態は、図２７に示
すように、複数の配線基板部１６ａとフレーム部１６ｂ
が一体となった基板フレーム１６として供給される場合
と、図２８（ａ）又は（ｂ）に示すように、半導体パッ
ケージ毎に分離された状態で個別に供給される（個片状
態で供給される）場合とがある。ガラスエポキシ樹脂か
らなる配線基板は、比較的に安価なためフレーム状で供
給される場合があるが、セラミックからなる配線基板は
高価であるためフレーム状態で供給すると基板価格が割
り高になると共に、大面積の基板フレーム１６では基板
の平坦性の確保が難しいので、半導体パッケージ毎に分
離された状態で個別に供給されることが多い。
【００１３】以下、第１の従来例に係る半導体パッケー
ジの製造方法について、図２９（ａ）〜（ｅ）を参照し
ながら説明する。第１の従来例に係る半導体パッケージ
の製造方法は、配線基板１０が半導体パッケージ毎に分
離された状態で個別に供給される場合である。
【００１４】まず、図２９（ａ）に示す配線基板１０の
上に、図２９（ｂ）に示すように、接着剤又は接着フィ
ルム等の接着層１１を介して半導体チップ１２を接合し
た後、図２９（ｃ）に示すように、配線基板１０の周縁
部に形成された接続電極と半導体チップ１２の電極パッ
ドとを金又はアルミニウム等からなるボンデングワイヤ
１３によって電気的に接続する。
【００１５】次に、図２９（ｄ）に示すように、半導体
チップ１２、ボンデングワイヤ１３、及び配線基板１０
の上面を樹脂パッケージ１４によって覆った後、図２９
（ｅ）に示すように、配線基板１０の下面に金又は半田
からなるボール状の外部接続端子１５Ｂをエリアアレイ
状に設ける。
【００１６】以下、第２の従来例に係る半導体パッケー
ジの製造方法について、図３０（ａ）〜（ｃ）、図３１
（ａ）、（ｂ）及び図３２（ａ）及び（ｂ）を参照しな
がら説明する。第２の従来例に係る半導体パッケージの
製造方法は、半導体パッケージ毎に分離された配線基板
１０が搬送フレームに固定された状態で供給される場合
である。
【００１７】まず、図３０（ａ）に示す搬送フレーム１
７の上に、図３０（ｂ）に示すように、配線基板１０を
所定の間隔をおいて載置して固定する。搬送フレーム１
７としては、鉄−ニッケル合金若しくは銅等からなる金
属薄板又はガラスエポキシ等からなる樹脂基板等が使わ
れ、配線基板１０を搬送フレーム１７に固定する方法と
しては、種々の方法が知られているが、その一例として
は、特開平９−２５２０６５号公報に示される方法が知
られている。
【００１８】次に、図３０（ｃ）に示すように、各配線
基板１０の上に接着剤又は接着フィルム等の接着層を介
して半導体チップ１２を接合した後、図３１（ａ）に示
すように、配線基板１０の周縁部に形成された接続電極
と半導体チップ１２の電極パッドとを金又はアルミニウ
ム等からなるボンデングワイヤ１３によって電気的に接
続する。
【００１９】次に、図３１（ｂ）に示すように、半導体
チップ１２、ボンデングワイヤ１３、及び配線基板１０
の上面を樹脂パッケージ１４によって覆った後、図３２
（ａ）に示すように、配線基板１０を搬送フレーム１７
から取り外す。配線基板１０を搬送フレーム１７から取
り外す方法としては、搬送フレーム１７を切断する場合
が通常である。
【００２０】次に、図３２（ｂ）に示すように、配線基
板１０の下面に金又は半田からなるボール状の外部接続
端子１５Ｂをエリアアレイ状に設ける。
【００２１】尚、ＬＧＡタイプの半導体パッケージであ
って外部接続端子１５Ａが予め配線基板１０に形成され
ている場合には、配線基板１０を搬送フレーム１７から
取り外した後に、配線基板１０の下面に外部接続端子１
５Ａを設ける必要がない。
【００２２】また、ＢＧＡタイプの半導体パッケージで
あって外部接続端子１５Ａが予め配線基板１０に形成さ
れていない場合には、半導体チップ１２、ボンデングワ
イヤ１３、及び配線基板１０の上面を樹脂パッケージ１
４によって覆った後に、外部接続端子１５Ａを形成して
もよい。
【００２３】ところで、従来のＱＦＰ（Quad Flat Pack
age ）等の樹脂パッケージを有する半導体パッケージの
製造装置は、半導体チップが帯状のリードフレームの上
に載置、固定された状態で供給される場合を前提として
いるため、配線基板１０としては、互いに分離された状
態で個別に供給されるよりも、搬送フレーム１７に固定
された状態で供給される方が、既存の製造装置を利用し
易くて低コストであると共に、高品質な半導体パッケー
ジを提供できるという利点を有している。
【００２４】従って、配線基板１０は、個別に供給され
るよりも、搬送フレーム１７に固定された状態で供給さ
れる方が好ましい。
【００２５】ところが、配線基板１０が搬送フレーム１
７に固定された状態で供給される場合には、樹脂封止工
程、特に、トランスファモールド法による樹脂封止工程
において、配線基板１０の下面における外部接続端子１
５Ａ、１５Ｂに封止用樹脂が付着するという問題があ
る。以下、この問題について詳しく説明する。
【００２６】樹脂封止の方法としては、ポッティング法
又はトランスファモールド法等が知られており、ポッテ
ィング法は、配線基板１０の接続電極と半導体チップ１
２の電極パッドとを電気的に接続した状態で、配線基板
１０の上に載置されている半導体チップ１２の上からエ
ポキシ系又はシリコン系の液状の樹脂を所定量滴下した
後、該液状の樹脂を加熱して硬化させることによって、
樹脂パッケージ１４を形成する方法である。この方法
は、封止用樹脂が高価であると共に、液状の樹脂が所定
の領域以外の領域に広がる恐れがあり、また、樹脂パッ
ケージ１４を所望の厚さに形成することが困難であると
いう問題を有している。
【００２７】従って、トランスファモールド法はポッテ
ィング法よりも優れている。トランスファモールド法
は、配線基板１０上に接着層１１を介して半導体チップ
１２を接合した後、配線基板１０の接続電極と半導体チ
ップ１２の電極パッドとをボンデングワイヤ１３により
電気的に接続し、次に、図３３に示すように、上金型１
８ａと下金型１８ｂとからなり加熱されている封止用金
型１８のキャビティ内に配線基板１０及び半導体チップ
１２を配置した後、加熱されて可塑化した封止用樹脂１
９を封止用金型１８のキャビティ内に圧入し、硬化させ
て樹脂パッケージ１４を形成する方法である。この場
合、封止用金型１８は配線基板１０の周縁部をクランプ
している。
【００２８】この方法は、配線基板１０が硬質であるた
め、封止用金型１８と配線基板１０との隙間から封止用
樹脂１９が漏れ出る恐れがあるので、封止用金型１８の
クランプ圧を高くしなければならない。ところが、封止
用金型１８のクランプ圧を高くすると、配線基板１０が
破損する恐れがある。
【００２９】そこで、特開平８−２３６５６０号公報に
示され、図３４に示すように、封止用金型１８の上金型
１８ａと下金型１８ｂとの間において配線基板１０の外
周部に沿って緩衝部材２０を介在させる方法が提案され
ている。
【００３０】しかしながら、特開平８−２３６５６０号
公報に示される方法は、配線基板１０が半導体パッケー
ジ毎に分離された状態で個別に供給される、第１の従来
例に係る半導体パッケージの製造方法においては採用で
きるが、第２の従来例に係る半導体パッケージの製造方
法のように、配線基板１０が搬送フレーム１７に固定さ
れた状態で供給される場合には採用し難い。
【００３１】第２の従来例に係る半導体パッケージの製
造方法のように、半導体パッケージ毎に分離された配線
基板１０が搬送フレーム１７に固定された状態で供給さ
れる場合には、図３５に示すような方法によって樹脂パ
ッケージ１４が形成される。すなわち、開口部１７ａを
有する搬送フレーム１７の下面における開口部１７ａの
周辺部に配線基板１０を接着剤等で固定した後、封止用
金型１８のキャビティ内に配線基板１０及び半導体チッ
プ１２を配置し、その後、封止用樹脂１９を封止用金型
１８のキャビティ内に圧入し、硬化させて樹脂パッケー
ジ１４を形成する方法である。
【００３２】この方法においては、封止用金型１８は搬
送フレーム１７のみをクランプしており、樹脂パッケー
ジ１４が成形された後、搬送フレーム１７を切断する。
この方法によると、配線基板１０が搬送フレーム１７に
固定された状態で、各工程の処理を行なうことができる
ため、既存の製造装置を利用できるので、低コスト化を
図ることができる。
【００３３】ところが、封止用金型１８が搬送フレーム
１７のみをクランプしているため、配線基板１０の下面
が封止用金型１８の下金型１８ｂに密着し難いので、封
止用樹脂１９が配線基板１０の下面に回り込みやすいと
いう問題がある。
【００３４】そこで、特開平９−２２９６７号公報に示
すように、配線基板１０の下面における周縁部に凹状又
は凸状のダムを設け、該ダムによって封止用樹脂が配線
基板１０の下面に回り込む事態を防止する方法が提案さ
れている。
【００３５】
【発明が解決しようとする課題】ところで、特開平９−
２２９６７号公報に示される半導体パッケージによる
と、樹脂パッケージが配線基板の側面を覆っているた
め、半導体パッケージの製造工程において又は半導体パ
ッケージがケース内に収納されて搬送される途中におい
て、半導体パッケージに側方からの衝撃力が加わって
も、配線基板の側面を覆っている樹脂パッケージが緩衝
材の働きをするので、配線基板の内部に形成されている
金属配線層が損傷を受け難くなると共に、配線基板がセ
ラミックからなり周囲にバリが形成されて寸法誤差が生
じても樹脂パッケージが寸法誤差を吸収できるという長
所を有している。
【００３６】ところが、特開平９−２２９６７号公報に
示される半導体パッケージは、樹脂パッケージが配線基
板の側面を覆っているために、樹脂パッケージの形成工
程において、封止用樹脂が配線基板の下面に回り込み易
いという問題がある。そこで、配線基板の下面の周縁部
に設けられたダムによって、封止用樹脂の配線基板の下
面への回り込みの防止を図っている。
【００３７】しかしながら、配線基板の下面におけるダ
ムよりも外側の部分に封止用樹脂が回り込む事態は防止
できない。このため、配線基板の下面におけるダムより
も外側の部分に付着した封止用樹脂によって、配線基板
の下面の平坦性が損なわれ、これにより、配線基板とプ
リント配線基板との良好な電気的接続及び機械的接続が
得られないという問題がある。
【００３８】また、特開平８−２３６５６０号公報に示
される半導体パッケージの製造方法は、配線基板が搬送
フレームに固定されることなく個別に供給される場合を
前提としており、第２の従来例のように、配線基板が固
定された搬送フレームを封止用金型の上金型と下金型と
でクランプする場合には、配線基板の下面が下金型に密
着し難いので、配線基板の下面における周縁部に封止用
樹脂が回り込み易いという問題を有している。
【００３９】前記に鑑み、本発明は、半導体パッケージ
毎に分離された配線基板を搬送フレームに固定した状態
で封止用金型に樹脂を注入して樹脂パッケージを形成す
る場合に、配線基板の下面に封止用樹脂が付着しないよ
うにして、配線基板の下面の平坦性を確実に確保するこ
とを目的とする。
【００４０】
【課題を解決するための手段】前記の目的を達成するた
め、本発明に係る半導体パッケージは、配線層を有する
硬質の配線基板と、配線基板の上面に接合され且つ配線
基板の配線層と電気的に接続された半導体チップと、配
線基板の上面及び半導体チップを覆う樹脂パッケージと
を備え、樹脂パッケージは、配線基板の側面を、該側面
の下部を露出させた状態で覆っている。
【００４１】本発明の半導体パッケージによると、樹脂
パッケージが、配線基板の側面を該側面の下部を露出さ
せた状態で覆っているため、半導体パッケージに側方か
ら衝撃力が加わっても、樹脂パッケージが緩衝材となる
ので、配線基板の内部に形成されている金属配線層が損
傷を受け難くなると共に、配線基板がセラミックからな
り寸法誤差が発生しても、樹脂パッケージが配線基板の
寸法誤差を吸収することができる。
【００４２】また、樹脂パッケージが、配線基板の側面
を該側面の下部を露出させた状態で覆っているため、つ
まり、樹脂パッケージは配線基板の下部には設けられて
いないため、樹脂パッケージの形成工程において封止用
樹脂が配線基板の下面に回り込み難い。
【００４３】本発明の半導体パッケージにおいて、配線
基板の下面における周縁部には、切欠き部が形成されて
いることが好ましい。
【００４４】本発明の半導体パッケージにおいて、配線
基板の下面における周縁部には、金めっき層が形成され
ていることが好ましい。
【００４５】本発明の半導体パッケージにおいて、配線
基板の上面における周縁部に設けられた接続電極と、半
導体チップの上面における周縁部に設けられた接続電極
とはボンデングワイヤによって電気的に接続されている
ことが好ましい。
【００４６】本発明の半導体パッケージにおいて、配線
基板の上面に設けられた接続電極と、半導体チップの下
面に設けられたバンプ電極とが電気的に接続されている
ことが好ましい。
【００４７】本発明の半導体パッケージにおいて、半導
体チップの上面には他の半導体チップが接合されてお
り、樹脂パッケージは他の半導体チップを全面的に覆っ
ていることが好ましい。
【００４８】本発明の半導体パッケージにおいて、配線
基板はセラミックからなることが好ましい。
【００４９】本発明の半導体パッケージにおいて、配線
基板はガラスエポキシ樹脂からなることが好ましい。
【００５０】本発明に係る半導体パッケージの製造方法
は、搬送フレームのフレーム基板における配線基板が固
定される領域に、外形寸法が配線基板よりも大きい接着
層を設ける接着層形成工程と、配線基板を接着層の上面
に接着層の周縁部が配線基板よりも外側に位置するよう
に接着することにより、配線基板をフレーム基板に固定
する基板固定工程と、配線基板の上に半導体チップを接
合すると共に配線基板の配線層と半導体チップとを電気
的に接続するチップ接合工程と、フレーム基板を載置支
持する載置部を有する下金型と、開口部の大きさが配線
基板よりも大きいキャビティを有する上金型とからなる
封止用金型の下金型の載置部にフレーム基板を載置する
と共に、下金型と上金型とによってフレーム基板をクラ
ンプするクランプ工程と、封止用金型のキャビティ内に
封止用樹脂を注入することにより、封止用樹脂からな
り、半導体チップ並びに配線基板の上面の全部及び側面
の少なくとも上部を覆う樹脂パッケージを形成する樹脂
パッケージ形成工程と、封止用金型の下金型と上金型と
をアンクランプした後、配線基板、半導体チップ及び樹
脂パッケージからなる半導体パッケージをフレーム基板
から脱離させるパッケージ脱離工程とを備えている。
【００５１】本発明の半導体パッケージの製造方法によ
ると、配線基板をフレーム基板に設けられた接着層の上
面に接着層の周縁部が配線基板よりも外側に位置するよ
うに接着して配線基板をフレーム基板に固定するため、
封止用金型の下金型と上金型とによってフレーム基板を
クランプすることができる。
【００５２】また、封止用金型の下金型と上金型とによ
ってフレーム基板をクランプした状態で封止用金型に封
止用樹脂を注入するため、封止用樹脂は配線基板の下面
側に回り込む事態を接着層によって阻止される。
【００５３】また、上金型は開口部の大きさが配線基板
よりも大きいキャビティを有しているため、封止用樹脂
は配線基板の側面に回り込むことができるので、配線基
板の側面に樹脂パッケージを設けることができる。
【００５４】本発明の半導体パッケージの製造方法にお
いて、クランプ工程は、下金型と上金型とによってフレ
ーム基板及び接着層をクランプする工程を含むことが好
ましい。
【００５５】本発明の半導体パッケージの製造方法にお
いて、接着層形成工程は、接着層をその中央部に開口部
を有する枠形状に形成する工程を含むことが好ましい。
【００５６】接着層がその中央部に開口部を有する枠形
状に形成される場合には、フレーム基板は、接着層の開
口部と連通する開口部を有しており、パッケージ脱離工
程は、フレーム基板の開口部及び接着層の開口部に下方
から突き上げピンを挿入して、該突き上げピンにより配
線基板を突き上げることにより、半導体パッケージをフ
レーム基板から脱離させる工程を含むことが好ましい。
【００５７】突き上げピンにより配線基板を突き上げ
て、半導体パッケージをフレーム基板から脱離させる場
合には、パッケージ脱離工程は、パッケージ押さえ部材
と突き上げピンとによって半導体パッケージを挟持した
状態で、突き上げピンにより配線基板を突き上げる工程
を含むことが好ましい。
【００５８】この場合、パッケージ脱離工程は、パッケ
ージ押さえ部材が樹脂パッケージの上面と全面に亘って
接するように、パッケージ押さえ部材と突き上げピンと
によって半導体パッケージを挟持する工程を含むことが
好ましい。
【００５９】本発明の半導体パッケージの製造方法にお
いて、基板固定工程は、配線基板が接着層に該接着層の
周縁部を残して沈み込むように、接着層の上面に配線基
板を接着する工程を含むことが好ましい。
【００６０】本発明の半導体パッケージの製造方法にお
いて、パッケージ脱離工程は、配線基板及び樹脂パッケ
ージを接着層からそれぞれ剥離することによって、半導
体パッケージをフレーム基板から脱離させる工程を含む
ことが好ましい。
【００６１】本発明に係る搬送フレームは、配線基板
と、該配線基板の上に接合される半導体チップと、半導
体チップ並びに配線基板の上面の全部及び側面の少なく
とも上部を覆う樹脂パッケージとからなる半導体パッケ
ージの製造方法に用いられる搬送フレームを対象とし、
配線基板が固定される領域に開口部を有するフレーム基
板と、フレーム基板における配線基板が固定される領域
に設けられ、外形寸法が配線基板よりも大きく且つフレ
ーム基板の開口部と連通する開口部を有する接着層とを
備えている。
【００６２】本発明の搬送フレームによると、フレーム
基板における配線基板が固定される領域に設けられ、外
形寸法が配線基板よりも大きい接着層を備えているた
め、フレーム基板及び接着層を封止用金型の下金型と上
金型とによってクランプすることができる。
【００６３】また、フレーム基板が配線基板の固定領域
に開口部を有していると共に、接着層がフレーム基板の
開口部と連通する開口部を有しているため、フレーム基
板の開口部及び接着層の開口部に突き上げピンを挿入
し、半導体パッケージを突き上げピンにより押し上げて
フレーム基板から脱離させることができる。
【００６４】本発明の搬送フレームにおいて、接着層
は、有機材フィルムからなることが好ましい。
【００６５】本発明の搬送フレームにおいて、接着層
は、基材と、基材の上側に設けられた上側接着部と、基
材の下側に設けられた下側接着部とからなる３層構造を
有していることが好ましい。
【００６６】この場合、上側接着部及び下側接着部は熱
可塑性樹脂からなることが好ましい。
【００６７】また、この場合、上側接着部の接着力は下
側接着部の接着力よりも弱いことが好ましい。
【００６８】本発明の搬送フレームにおいて、接着層
は、基材と、基材の下側に設けられた接着部とからなる
２層構造を有していることが好ましい。
【００６９】この場合、接着部は熱可塑性樹脂からなる
ことが好ましい。
【００７０】
【発明の実施の形態】（第１の実施形態）以下、本発明
の第１の実施形態に係る半導体パッケージについて、図
１（ａ）及び（ｂ）を参照しながら説明する。
【００７１】図１（ａ）及び（ｂ）に示すように、半導
体パッケージは、ガラスエポキシ樹脂又はセラミック等
からなり１層又は多層の配線構造を有する硬質の配線基
板１００Ａと、該配線基板１００Ａの上面に接着剤又は
接着フィルム等の接着層１０１により接合された半導体
チップ１０２とを備えている。配線基板１００Ａの上面
における周縁部には、ニッケルめっき層の単層膜又はニ
ッケルめっき層と金層若しくは半田層との積層膜からな
る接続電極（図示は省略している）が形成されていると
共に、半導体チップ１０２の上面における周縁部には電
極パッド（図示は省略している）が形成されており、配
線基板１００Ａの接続電極と半導体チップ１０２の電極
パッドとは、金又はアルミニウム等からなるボンデング
ワイヤ１０３によって電気的に接続されている。
【００７２】図１（ａ）は、ＬＧＡタイプの半導体パッ
ケージを示しており、配線基板１００Ａの下面には、表
面に金メッキ等が施されたランド状の外部接続端子１０
５Ａが形成されている。また、図１（ｂ）は、ＢＧＡタ
イプの半導体パッケージを示しており、配線基板１００
Ａの下面には、半田等からなるボール状の外部接続端子
１０５Ｂが形成されている。配線基板１００Ａの接続電
極と外部接続端子１０５Ａ、１０５Ｂとは、配線基板１
００Ａに形成されたスルーホールに充填されたコンタク
トによって電気的に接続されている。
【００７３】第１の実施形態の特徴として、半導体チッ
プ１０２、ボンデングワイヤ１０３並びに配線基板１０
０Ａの上面及び側面の上部は樹脂パッケージ１０４によ
って覆われているが、配線基板１００Ａの側面の下部は
樹脂パッケージ１０４によって覆われていない。つま
り、樹脂パッケージ１０４の最下面は、配線基板１００
Ａの側面の最下端よりも上側に位置している。
【００７４】このように、樹脂パッケージ１０４が、配
線基板１００Ａの側面に設けられているため、半導体パ
ッケージに側方から衝撃力が加わっても、樹脂パッケー
ジ１０４が緩衝材となるので、配線基板１００Ａの内部
に形成されている金属配線層が損傷を受け難くなると共
に、配線基板１００Ａがセラミックからなり寸法誤差が
発生しても、樹脂パッケージ１０４が配線基板１００Ａ
の寸法誤差を吸収することができる。
【００７５】また、樹脂パッケージ１０４が配線基板１
００Ａの側面の下部を覆っていないため、樹脂パッケー
ジ１０４の形成工程において封止用樹脂が配線基板１０
０Ａの下面に回り込まないので、配線基板１００Ａの下
面に封止用樹脂が付着しない。このため、配線基板１０
０Ａの下面の平坦性を確実に確保できるので、配線基板
１００Ａとプリント配線基板との良好な電気的接続及び
機械的接続を得ることができる。
【００７６】（第２の実施形態）以下、本発明の第２の
実施形態に係る半導体パッケージについて、図２を参照
しながら説明する。
【００７７】図２は、ＬＧＡタイプの半導体パッケージ
を示しており、第１の実施形態に係る半導体パッケージ
と同一の部材については、同一の符号を付すことにより
説明を省略する。
【００７８】第２の実施形態の特徴として、配線基板１
００Ｂの下面における周縁部には段差状に切欠き部１０
６が形成されている。また、第１の実施形態と同様、半
導体チップ１０２、ボンデングワイヤ１０３並びに配線
基板１００Ｂの上面及び側面の上部は樹脂パッケージ１
０４によって覆われている。
【００７９】第２の実施形態によると、第１の実施形態
と同様、樹脂パッケージ１０４が、配線基板１００Ｂの
側面に設けられているため、半導体パッケージに側方か
ら衝撃力が加わっても、樹脂パッケージ１０４が緩衝材
となるので、配線基板１００Ｂの内部に形成されている
金属配線層が損傷を受け難くなると共に、配線基板１０
０Ｂがセラミックからなり寸法誤差が発生しても、樹脂
パッケージ１０４が配線基板１００Ｂの寸法誤差を吸収
することができる。
【００８０】また、樹脂パッケージ１０４が配線基板１
００Ｂの側面の下部を覆っていないため、樹脂パッケー
ジ１０４の形成工程において、封止用樹脂が配線基板１
００Ｂの下面に回り込まないので、配線基板１００Ｂの
下面に封止用樹脂が付着しない。
【００８１】さらに、第２の実施形態の特徴として、配
線基板１００Ｂの下面における周縁部には段差状に切欠
き部１０６が形成されているため、半導体パッケージを
搬送フレームのフレーム基板から脱離させる工程におい
て、配線基板１００Ｂをフレーム基板に固定していた接
着層が配線基板１００Ｂの下面の周縁部に付着したとし
ても、付着した接着層の高さ分は配線基板１００Ｂの下
面の周縁部に形成されている切欠き部１０６の高さ分が
吸収できるので、配線基板１００Ｂの下面の平坦性を確
保することができる。
【００８２】従って、第２の実施形態によると、配線基
板１００Ｂの下面の平坦性を確実に確保できるので、配
線基板１００Ｂとプリント配線基板との良好な電気的接
続及び機械的接続を得ることができる。
【００８３】（第３の実施形態）以下、本発明の第３の
実施形態に係る半導体パッケージについて、図３（ａ）
及び（ｂ）を参照しながら説明する。
【００８４】図３（ａ）及び（ｂ）は、ＬＧＡタイプの
半導体パッケージを示しており、第１の実施形態に係る
半導体パッケージと同一の部材については、同一の符号
を付すことにより説明を省略する。
【００８５】第３の実施形態の特徴として、半導体チッ
プ１０２の下面には金又は半田等からなる２段状のバン
プ電極１０７が形成されていると共に、半導体チップ１
０２のバンプ電極１０７と配線基板１００の接続電極と
は導電性接着剤１０８により接合されている。
【００８６】図３（ａ）は、半導体チップ１０２と配線
基板１００Ａとの間の隙間が樹脂パッケージ１０４を構
成する封止用樹脂によって充填されている場合を示し、
図３（ｂ）は、半導体チップ１０２と配線基板１００Ａ
との間の隙間がアンダーフィル樹脂材１０９によって充
填されている場合を示している。
【００８７】（第４の実施形態）以下、本発明の第４の
実施形態に係る半導体パッケージについて、図４（ａ）
及び（ｂ）を参照しながら説明する。
【００８８】図４（ａ）及び（ｂ）は、ＬＧＡタイプの
半導体パッケージを示しており、第１の実施形態に係る
半導体パッケージと同一の部材については、同一の符号
を付すことにより説明を省略する。
【００８９】第４の実施形態の特徴として、配線基板１
００Ａの上には、第１の半導体チップ１１１及び第２の
半導体チップ１１２が順次設けられている。
【００９０】図４（ａ）に示す半導体パッケージにおい
ては、第１の半導体チップ１１１の接続電極と配線基板
１００Ａの第１の接続電極とは第１のボンデングワイヤ
１０３Ａによって電気的に接続されていると共に、第２
の半導体チップ１１２の接続電極と配線基板１００Ａの
第２の接続電極とは第２のボンデングワイヤ１０３Ｂに
よって電気的に接続されている。また、配線基板１００
Ａと第１の半導体チップ１１１、及び第１の半導体チッ
プ１１１と第２の半導体チップ１１２とは、接着剤又は
接着フィルム等の接着層１０１によりそれぞれ接合され
ている。
【００９１】図４（ｂ）に示す半導体パッケージにおい
ては、第１の半導体チップ１１１のバンプ電極１０７と
配線基板１００Ａの第１の接続電極とは導電性接着剤１
０８により接合されていると共に、第２の半導体チップ
１１２の接続電極と配線基板１００Ａの第２の接続電極
とはボンデングワイヤ１０３に電気的に接続されてい
る。また、第１の半導体チップ１１１と第２の半導体チ
ップ１１２とは接着剤又は接着フィルム等の接着層１０
１により接合されていると共に、第１の半導体チップ１
１１と配線基板１００Ａとの間にはアンダーフィル樹脂
材が充填されている。
【００９２】第４の実施形態のように、配線基板１００
Ａの上に第１の半導体チップ１１１及び第２の半導体チ
ップ１１２を順次配置すると、半導体パッケージの実装
面積の低減を図ることができる。
【００９３】図４（ｂ）に示す半導体パッケージは、図
４（ａ）に示す半導体パッケージに比べて、第２の半導
体チップ１１２と配線基板１００Ａとをワイヤボンデン
グする工程において、第１の半導体チップ１１１の回路
形成面がダメージを受ける事態を防止できる。
【００９４】（第５の実施形態）以下、本発明の第５の
実施形態として、第１の実施形態に係る半導体パッケー
ジの第１の製造方法について、図５〜図１７を参照しな
がら説明する。尚、図５〜図１１において、（ａ）は平
面構造を示し、（ｂ）及び（ｃ）は断面構造を示す。
【００９５】まず、図５（ａ）、（ｂ）に示すように、
銅若しくは鉄−ニッケル合金等の金属帯板又はガラスエ
ポキシ樹脂等の樹脂帯板からなり、搬送用の送り孔１２
０ａ、フレームの位置アライメントに用いられる位置規
制孔１２０ｂ、及び配線基板１００よりも小さい平面形
状を持つ半導体パッケージ取り外し用のワーク孔１２０
ｃを有する搬送フレームのフレーム基板１２０を準備し
た後、図６（ａ）、（ｂ）に示すように、フレーム基板
１２０の上面におけるワーク孔１２０ｃの周辺部に該ワ
ーク孔１２０ｃに対して所定の距離をおいて接着層１２
１を設ける。
【００９６】次に、図７（ａ）、（ｂ）に示すように、
ガラスエポキシ樹脂又はセラミック等からなり半導体パ
ッケージ毎に分離されている硬質の配線基板１００をフ
レーム基板１２０の上面の所定位置に接着層１２１を介
して固定する。
【００９７】ここで、接着層１２１について説明する。
【００９８】接着層１２１としては、液状の接着剤又は
両面接着フィルム等を用いることができるが、液状の接
着剤を用いる場合には、フレーム基板１２０に転写法又
はディスペンス法等によって塗布する。
【００９９】接着層１２１として、両面接着フィルムを
用いる場合には、１層又は３層構造のものを用いること
ができるが、打ち抜き金型等で所定の枠形状に打ち抜い
た後にフレーム基板１２０に貼付することが好ましい。
このようにすると、平面的及び立体的な寸法の制御が容
易になる。
【０１００】３層構造の両面接着フィルムを用いる場合
には、図１２（ａ）に示すように、ポリイミド樹脂等の
有機材フィルムからなる基材１２１ａと、基材１２１ａ
の上側に形成され接着力が相対的に弱い上側接着部１２
１ｂと、基材１２１ａの下側に形成され接着力が相対的
に強い下側接着部１２１ｃとからなる両面接着フィルム
を用いることが好ましい。このようにすると、後に行な
われる、配線基板１００をフレーム基板１２０から脱離
させる工程において、下側接着部１２１ｃを剥離させる
ことなく上側接着部１２１ｂのみを剥離させることがで
きるので、接着層１２１がフレーム基板１２０の付着し
た状態で配線基板１００を接着層１２１から脱離させる
ことができる。
【０１０１】上側接着部１２１ｂ及び下側接着部１２１
ｃとしては、ポリイミド等の熱可塑性樹脂層又はエポキ
シ等の熱硬化性樹脂層を用いることができる。両面接着
フィルムのフレーム基板１２０への貼付は高温圧着にて
行われるが、この際の圧着温度は、上側及び下側の接着
部１２１ｂ、１２１ｃが熱可塑性樹脂層の場合には該樹
脂層のガラス転移温度付近であり、上側及び下側の接着
部１２１ｂ、１２１ｃが熱硬化性樹脂層の場合には該樹
脂層の熱硬化開始温度付近である。
【０１０２】また、図１２（ｂ）に示すように、配線基
板１００における接着領域に金めっき層又はテフロン層
等からなる剥離層１００ａを設けておくと、配線基板１
００をフレーム基板１２０から脱離させる工程の作業が
容易になる。配線基板１００に金層からなる剥離層１０
０ａを設ける場合には、該剥離層１００ａを配線基板１
００の外部接続端子１０５Ａ（１０５Ｂ）と同時に形成
すると、剥離層１００ａを形成する工程を別途行なう必
要がないので効率的である。
【０１０３】ところで、接着層１２１をフレーム基板１
２０のワーク孔１２０ｃを囲むように枠形状に設けてお
くと、後工程において、樹脂パッケージ１０４となる封
止用樹脂を封止用金型に注入したときに該封止用樹脂が
配線基板１００の下面に付着する事態を防止できるの
で、配線基板１００の平坦性を確保できると共に、外部
接続端子１０５Ａ（１０５Ｂ）とプリント配線基板との
良好な電気的及び機械的な接続を確保でき、また、後に
配線基板１００をフレーム基板１２０から脱離させる作
業が容易になる。
【０１０４】また、配線基板１００をフレーム基板１２
０に対して押圧することにより、図７（ｂ）に示すよう
に、配線基板１００を接着層１２１に沈み込むように接
着すると、樹脂パッケージ１０４が配線基板１００の上
面及び側面の上部を覆う構造の半導体パッケージを形成
することができ、封止用樹脂が配線基板１００の下面に
付着する事態を確実に防止することができる。この場
合、接着層１２１はフレーム基板１２０のワーク孔１２
０ｃを囲むように設けられているため、配線基板１００
の接着面積が小さいので、小さい押圧力で配線基板１０
０を接着層１２１に沈み込ませることができる。
【０１０５】もっとも、配線基板１００が接着層１２１
に沈み込まないように接着層１２１に接着すると、樹脂
パッケージ１０４が配線基板１００の上面及び側面の全
部を覆う構造の半導体パッケージを形成することができ
る。この場合でも、配線基板１００が接着層１２１を介
してフレーム基板１２０に固定されているので、封止用
樹脂が配線基板１００の下面に付着する事態を防止する
ことができる。
【０１０６】ところで、接着層１２１として両面接着フ
ィルムを用いる場合には、両面接着フィルムを高温下で
フレーム基板１２０に圧着するが、両面接着フィルムを
圧着するときの温度は、上側接着部１２１ｂが十分に粘
性を保持する程度であることが好ましい。同じ押圧力で
圧着する場合でも、圧着する際の温度が高いほど、配線
基板１００を接着層１２１に多く沈み込ませることがで
きる。
【０１０７】次に、図８（ａ）、（ｂ）に示すように、
半導体チップ１０２を配線基板１００の上面に、液状の
接着剤又は両面接着フィルム等の接着層１０１を介して
接合した後、図９（ａ）、（ｂ）に示すように、半導体
チップ１０２の電極パッドと配線基板１００の接続電極
とをボンデングワイヤ１０３によって電気的に接続す
る。尚、半導体チップ１０２の電極パッドと配線基板１
００の接続電極とを、図３（ａ）、（ｂ）に示すよう
に、バンプ電極１０７及び導電性接着剤１０８により接
続してもよい。
【０１０８】次に、図１０（ａ）、（ｂ）に示すよう
に、半導体チップ１０２、ボンデングワイヤ１０３並び
に配線基板１００の上面及び側面の少なくとも一部をト
ランスファモールド法により樹脂パッケージ１０４によ
って覆う。
【０１０９】図１３（ａ）は図１０（ａ）におけるＡ−
Ａ’線と対応する封止用金型１２２の断面構造を示し、
図１３（ｂ）は図１０（ｂ）におけるＢ−Ｂ’線と対応
する封止用金型１２２の断面構造を示しており、上金型
１２２ａと下金型１２２ｂとからなる封止用金型１２２
のキャビティ内に配線基板１００及び半導体チップ１０
２を配置した後、加熱室内で可塑化された封止用樹脂１
２３を封止用金型１２２のキャビティ内に圧入した後に
硬化させて樹脂パッケージ１０４を形成する。尚、図１
３（ａ）において、１２２ｃは封止用金型１２２のゲー
ト部を示し、図１３（ｂ）において、１２２ｄは封止用
金型１２２のベント部を示している。ベント部１２２
は、封止用金型１２２のキャビティ内に封止用樹脂１２
３を圧入するときに、キャビティ内の空気を外部に排出
させるために設けられている。
【０１１０】ここで、封止用金型１２２の上金型１２２
ａのキャビティ寸法について、図１４（ａ）、（ｂ）、
図１５（ａ）、（ｂ）及び図１６を参照しながら説明す
る。
【０１１１】まず、図１４（ａ）における幅寸法Ｌ
1 （上金型１２２ａにおける配線基板１００を収納する
部分の壁面と配線基板１００の側面との間隔）が、図１
４（ｂ）における幅寸法Ｌ2 （接着層１２１における配
線基板１００が接着されていない周縁部の幅寸法）より
も小さくなるように、上金型１２２ａのキャビティ寸法
を設定する。すなわち、上金型１２２ａにおける配線基
板１００を収納する部分の平面的な大きさを、配線基板
１００の平面的な大きさよりも大きくする一方、接着層
１２１の平面的な大きさよりも小さくする。
【０１１２】図１５（ａ）に示すように、上金型１２２
ａにおける配線基板１００を収納する部分の平面的な大
きさが接着層１２１の平面的な大きさよりも大きい場合
には、上金型１２２ａにおける配線基板１００を収納す
る部分の壁面と接着層１２１との間に隙間ができるの
で、図１５（ｂ）に示すように、樹脂パッケージ１０４
の周縁部１０４ａの下端が配線基板１００の下面よりも
下側に位置することになるので、半導体パッケージとプ
リント配線基板との電気的接続及び機械的接続を確保す
ることができなくなる。
【０１１３】一方、図１６に示すように、上金型１２２
ａにおける配線基板１００を収納する部分の平面的な大
きさが配線基板１００の平面的な大きさよりも小さい場
合には、配線基板１００が上金型１２２ａ及び下金型１
２２ｂによりクランプされてしまうので、配線基板１０
０が破損する恐れがあると共に、樹脂パッケージ１０４
が配線基板１００の側面を覆うことができなくなる。
【０１１４】以上説明した理由によって、上金型１２２
ａにおける配線基板１００を収納する部分の平面的な大
きさと、接着層１２１の平面的な大きさと、配線基板１
００の平面的な大きさとの間の相対関係は重要である。
【０１１５】次に、図１４（ａ）における高さ寸法ｔ1
（上金型１２２ａにおける接着層１２１を収納する部分
の高さ寸法）が、図１４（ｂ）における高さ寸法ｔ
2 （接着層１２２の高さ寸法）以下になるように、上金
型１２２ａのキャビティ寸法を設定する。このようにす
ると、フレーム基板１２０及び接着層１２１の両方を上
金型１２２ａと下金型１２２ｂとによって同時にクラン
プできるため、封止用樹脂１２３が接着層１２１に阻止
されて、接着層１２１の外側に漏れ出なくなるので、半
導体パッケージの周辺に樹脂バリができなくなる。
【０１１６】尚、接着層１２１は、樹脂封止工程におけ
る封止用金型１２２の温度（通常は約１８０℃である）
の付近において十分に軟化する材質であることが好まし
い。このようにすると、接着層１２１を上金型１２２ａ
と下金型１２２ｂとによって確実にクランプすることが
できる。
【０１１７】次に、図１１（ａ）、（ｂ）に示すよう
に、配線基板１００、半導体チップ１０２及び樹脂パッ
ケージ１０４からなる半導体パッケージをフレーム基板
１２０から脱離させた後、ベント部１２２ｄに充填され
樹脂パッケージ１０４に付着している封止用樹脂１２３
を除去する。
【０１１８】半導体パッケージのフレーム基板１２０か
らの脱離は、接着層１２１と配線基板１００との界面及
び接着層１２１と樹脂パッケージ１０４との界面で両者
を剥離することにより行なうが、図１２（ａ）に示すよ
うに、配線基板１００における接着領域に剥離層１００
ａを設けておくか、又は、図１２（ｂ）に示すように、
接着層１２１として、基材１２１ａと接着力が相対的に
弱い上側接着部１２１ｂと接着力が相対的に強い下側接
着部１２１ｃとからなる両面接着フィルムを用いると、
配線基板１００及び樹脂パッケージ１０４のフレーム基
板１２０からの脱離作業が容易になる。
【０１１９】図１７は、配線基板１００及び樹脂パッケ
ージ１０４をフレーム基板１２０から脱離させる工程を
示している。
【０１２０】まず、上下動する突き上げピン１２４を有
するダイ１２５の上にフレーム基板１２０を、ワーク孔
１２０ｃと突き上げピン１２４とが対向するように載置
した後、ダイ１２５と押さえ爪１２６とによって接着層
１２１及びフレーム基板１２０をクランプする。
【０１２１】次に、上下動するパッケージ押さえ部材１
２７と突き上げピン１２４とによって樹脂パッケージ１
０４及び配線基板１００を挟持した状態で、突き上げピ
ン１２４を上方に押し上げる。このようにすると、接着
層１２１と配線基板１００との界面及び接着層１２１と
樹脂パッケージ１０４との界面がそれぞれ剥離するの
で、配線基板１００及び樹脂パッケージ１０４はフレー
ム基板１２０から脱離する。この場合、パッケージ押さ
え部材１２７と突き上げピン１２４とによって樹脂パッ
ケージ１０４及び配線基板１００を挟持しているため、
半導体パッケージが跳ね上がらないので、半導体パッケ
ージの破損を防止できる。
【０１２２】また、パッケージ押さえ部材１２７におけ
る樹脂パッケージ１０４の押圧面を樹脂パッケージ１０
４の上面よりも大きくすることにより、半導体パッケー
ジの脱離時に樹脂パッケージ１０４の上面が損傷する事
態を防止できるので、損傷の無い高品質な半導体パッケ
ージを得ることができる。
【０１２３】さらに、突き上げピン１２４を上方に移動
する際に、ダイ１２５又は押さえ爪１２６を加熱又は冷
却することにより、接着層１２１が配線基板１００及び
樹脂パッケージ１０４から剥離し易くしておくことが好
ましい。
【０１２４】次に、ＢＧＡ型の半導体パッケージの場合
には、図１１（ｃ）に示すように、配線基板１００の下
面にボール状の外部接続端子１０５Ａを形成する。尚、
外部接続端子１０５Ａの形成工程は、樹脂パッケージ１
０４を形成する工程と半導体パッケージをフレーム基板
１２０から脱離する工程との間に行なってもよい。ま
た、ＬＧＡ型の半導体パッケージの場合には、配線基板
１００の下面にランド状の外部接続端子１０５Ａが予め
形成されているので、半導体パッケージをフレーム基板
１２０から脱離させた後に、外部接続端子１０５Ａを形
成する必要はない。
【０１２５】（第６の実施形態）以下、本発明の第６の
実施形態として、第１の実施形態に係る半導体パッケー
ジの第２の製造方法について、図１８〜図２５を参照し
ながら説明する。尚、図１８〜図２４において、（ａ）
は平面構造を示し、（ｂ）及び（ｃ）は断面構造を示
す。
【０１２６】まず、図１８（ａ）、（ｂ）に示すよう
に、金属帯板又は樹脂帯板からなり、搬送用の送り孔２
２０ａ、フレームの位置アライメントに用いられる位置
規制孔２２０ｂ、及び配線基板１００よりも大きい平面
形状を持つ半導体パッケージ取り外し用のワーク孔２２
０ｃを有するフレーム基板２２０を準備した後、図１９
（ａ）、（ｂ）に示すように、フレーム基板２２０の下
面におけるワーク孔２２０ｃの周辺部に、内側部分がワ
ーク孔２２０ｃに突出するように、液状の接着剤又は接
着フィルム等の接着層２２１を設ける。
【０１２７】接着層２２１として接着フィルムを用いる
場合には、第５の実施形態で用いた図１２（ａ）に示す
３層構造の接着フィルムに代えて、図２５（ｂ）に示す
ような基材２２１ａと基材２２１ａの上側に形成された
接着部２２１ｂとからなる片面接着フィルムを用いるこ
とができる。
【０１２８】次に、図２０（ａ）、（ｂ）に示すよう
に、ガラスエポキシ樹脂又はセラミック等からなり半導
体パッケージ毎に分離されている硬質の配線基板１００
を、フレーム基板１２０のワーク孔２２０ｃの内部にお
いて接着層２２１に固定する。この場合、配線基板１０
０を接着層２２１に沈み込むように接着すると、封止用
樹脂が配線基板１００の下面に付着する事態を確実に防
止することができる。
【０１２９】次に、図２１（ａ）、（ｂ）に示すよう
に、半導体チップ１０２を配線基板１００の上面に、液
状の接着剤又は両面接着フィルム等の接着層１０１を介
して接合した後、図２２（ａ）、（ｂ）に示すように、
半導体チップ１０２の電極パッドと配線基板１００の接
続電極とをボンデングワイヤ１０３によって電気的に接
続する。尚、半導体チップ１０２の電極パッドと配線基
板１００の接続電極とを、図３（ａ）、（ｂ）に示すよ
うに、バンプ電極１０７及び導電性接着剤１０８により
接続してもよい。
【０１３０】次に、図２３（ａ）、（ｂ）に示すよう
に、半導体チップ１０２、ボンデングワイヤ１０３並び
に配線基板１００の上面及び側面の少なくとも一部をト
ランスファモールド法により樹脂パッケージ１０４によ
って覆う。
【０１３１】図２５（ａ）は、封止用金型２２２の断面
構造を示しており、封止用金型２２２を構成する上金型
２２２ａ及び下金型２２２ｂはフレーム基板２２０をク
ランプしている。封止用金型１２２のキャビティ内に配
線基板１００及び半導体チップ１０２を配置した後、加
熱室内で可塑化された封止用樹脂を封止用金型２２２の
キャビティ内に圧入した後に硬化させて樹脂パッケージ
１０４を形成する。
【０１３２】次に、図２４（ａ）、（ｂ）に示すよう
に、配線基板１００、半導体チップ１０１及び樹脂パッ
ケージ１０４からなる半導体パッケージをフレーム基板
２２０から脱離させる。半導体パッケージをフレーム基
板２２０から脱離させる方法は第５の実施形態と同様で
ある。
【０１３３】次に、ＢＧＡ型の半導体パッケージの場合
には、図２４（ｃ）に示すように、配線基板１００の下
面にボール状の外部接続端子１０５Ａを形成する。尚、
外部接続端子１０５Ａの形成工程は、樹脂パッケージ１
０４を形成する工程と半導体パッケージをフレーム基板
１２０から脱離する工程との間に行なってもよい。ま
た、ＬＧＡ型の半導体パッケージの場合には、配線基板
１００の下面にランド状の外部接続端子１０５Ａが予め
形成されているので、半導体パッケージをフレーム基板
２２０から脱離させた後に、外部接続端子１０５Ａを形
成する必要はない。
【０１３４】
【発明の効果】本発明の半導体パッケージによると、樹
脂パッケージが、配線基板の側面を該側面の下部を露出
させた状態で覆っているため、半導体パッケージに側方
から衝撃力が加わっても、配線基板の内部に形成されて
いる金属配線層が損傷を受け難くなると共に、配線基板
に寸法誤差が発生しても、樹脂パッケージが配線基板の
寸法誤差を吸収することができる。
【０１３５】また、樹脂パッケージが配線基板の下部に
は設けられていないため、樹脂パッケージの形成工程に
おいて、封止用樹脂が配線基板の下面に回り込まないの
で、配線基板の下面には封止用樹脂が付着しない。この
ため、配線基板の下面の平坦性を確実に確保できるの
で、配線基板とプリント配線基板との良好な電気的接続
及び機械的接続を得ることができる。
【０１３６】本発明の半導体パッケージにおいて、配線
基板の下面の周縁部に切欠き部が形成されていると、半
導体パッケージを搬送フレームのフレーム基板から脱離
させる工程において、配線基板をフレーム基板に固定し
ている接着層が配線基板の下面の周縁部に付着したとし
ても、付着した接着層の高さ分は配線基板の下面の周縁
部に形成されている切欠き部が吸収できるので、配線基
板の下面の平坦性を確保することができる。
【０１３７】本発明の半導体パッケージにおいて、配線
基板の下面の周縁部に金めっき層が形成されていると、
半導体パッケージを搬送フレームのフレーム基板から脱
離させる工程において、配線基板がフレーム基板に設け
られている接着層から容易に剥離し、接着層が配線基板
の下面の周縁部に付着し難くなるので、配線基板の下面
の平坦性を確保することができる。
【０１３８】本発明の半導体パッケージにおいて、配線
基板がセラミックからなると、配線基板の熱膨張率が半
導体チップの熱膨張率に近くなるため、半導体チップと
配線基板との接合の信頼性が高くなる。
【０１３９】本発明の半導体パッケージにおいて、配線
基板がガラスエポキシ樹脂からなると、配線基板の熱膨
張率がプリント配線基板の熱膨張率に近くなるため、半
導体パッケージのプリント配線基板上への実装の信頼性
が高くなる。
【０１４０】本発明の半導体パッケージの製造方法によ
ると、配線基板をフレーム基板に設けられた接着層の上
面に、接着層の周縁部が配線基板よりも外側に位置する
ように接着して配線基板をフレーム基板に固定すると共
に、下金型と開口部の大きさが配線基板よりも大きいキ
ャビティを有する上金型とによってフレーム基板をクラ
ンプした状態で、封止用金型のキャビティ内に封止用樹
脂を注入するため、封止用樹脂を配線基板の下面側に回
り込ませることなく、半導体チップ並びに配線基板の上
面の全部及び側面の少なくとも上部を覆う樹脂パッケー
ジを形成することができる。
【０１４１】このため、半導体パッケージに側方から加
わる衝撃力を樹脂パッケージにより緩和できると共に、
配線基板に生じる寸法誤差を樹脂パッケージにより吸収
でき、また、配線基板の下面に封止用樹脂が付着しない
ため、配線基板の下面の平坦性を確実に確保できるの
で、配線基板とプリント配線基板との良好な電気的接続
及び機械的接続を得ることができる半導体パッケージを
確実に製造することができる。
【０１４２】本発明の半導体パッケージの製造方法にお
いて、クランプ工程が、下金型と上金型とによってフレ
ーム基板及び接着層をクランプする工程を含むと、封止
用樹脂が配線基板の下面側に回り込む事態をより確実に
防止することができる。
【０１４３】本発明の半導体パッケージの製造方法にお
いて、接着層がその中央部に開口部を有する枠形状に形
成されると、配線基板の下面の中央部に接着層が付着し
ないので、配線基板の下面の平坦性を確保することがで
きる。
【０１４４】本発明の半導体パッケージの製造方法にお
いて、フレーム基板の開口部及び接着層の開口部に下方
から突き上げピンを挿入して、該突き上げピンにより配
線基板を突き上げることにより、半導体パッケージをフ
レーム基板から脱離させると、半導体パッケージのフレ
ーム基板からの脱離作業が容易になる。
【０１４５】パッケージ押さえ部材と突き上げピンとに
よって半導体パッケージを挟持した状態で、突き上げピ
ンにより配線基板を突き上げると、半導体パッケージが
フレーム基板から跳ね上がらないので、半導体パッケー
ジの破損を防止できる。
【０１４６】この場合、パッケージ押さえ部材が樹脂パ
ッケージの上面と全面に亘って接するようにすると、半
導体パッケージをフレーム基板から脱離させる際に、半
導体パッケージが破損し難くなる。
【０１４７】本発明の半導体パッケージの製造方法にお
いて、配線基板を接着層の上面に、配線基板が接着層の
周縁部を残して沈み込むように接着すると、封止用樹脂
が配線基板の下面に付着する事態を確実に防止すること
ができる。
【０１４８】本発明の半導体パッケージの製造方法にお
いて、配線基板及び樹脂パッケージを接着層から剥離す
ることによって、半導体パッケージをフレーム基板から
脱離させると、半導体パッケージのフレーム基板からの
脱離作業が容易になる。
【０１４９】本発明の搬送フレームによると、フレーム
基板及び接着層を封止用金型の下金型と上金型とによっ
てクランプした状態で、封止用金型に封止用樹脂を注入
できるので、封止用金型の内部において封止用樹脂が配
線基板の下面に回り込み、封止用樹脂が配線基板の下面
に付着する事態を防止できる。
【０１５０】また、フレーム基板の開口部及び接着層の
開口部に突き上げピンを挿入し、該突き上げピンによっ
て半導体パッケージをフレーム基板から脱離させること
ができるので、半導体パッケージの脱離作業が容易にな
る。
【０１５１】本発明の搬送フレームにおいて、接着層
が、基材と、基材の上側の上側接着部と、基材の下側の
下側接着部とからなる３層構造を有していると、接着層
をフレーム基板の上面に設けると共に、接着層の上に配
線基板を固定することが容易になる。
【０１５２】この場合、上側接着部の接着力が下側接着
部の接着力よりも弱いと、接着層をフレーム基板に残し
たまま、半導体パッケージをフレーム基板から脱離させ
ることができる。
【０１５３】本発明の搬送フレームにおいて、接着層
が、基材と、基材の下側に設けられた接着部とからなる
２層構造を有していると、接着層をフレーム基板の下面
に設けると共に、接着層の上に配線基板を固定すること
が容易になる。
【図面の簡単な説明】
【図１】（ａ）及び（ｂ）は本発明の第１の実施形態に
係る半導体パッケージの断面図である。
【図２】本発明の第２の第２の実施形態に係る半導体パ
ッケージの断面図である。
【図３】（ａ）及び（ｂ）は本発明の第３の実施形態に
係る半導体パッケージの断面図である。
【図４】（ａ）及び（ｂ）は本発明の第４の実施形態に
係る半導体パッケージの断面図である。
【図５】（ａ）及び（ｂ）は本発明の第５の実施形態に
係る半導体パッケージの製造方法の工程を示し、（ａ）
は平面図であり、（ｂ）は断面図である。
【図６】（ａ）及び（ｂ）は本発明の第５の実施形態に
係る半導体パッケージの製造方法の工程を示し、（ａ）
は平面図であり、（ｂ）は断面図である。
【図７】（ａ）及び（ｂ）は本発明の第５の実施形態に
係る半導体パッケージの製造方法の工程を示し、（ａ）
は平面図であり、（ｂ）は断面図である。
【図８】（ａ）及び（ｂ）は本発明の第５の実施形態に
係る半導体パッケージの製造方法の工程を示し、（ａ）
は平面図であり、（ｂ）は断面図である。
【図９】（ａ）及び（ｂ）は本発明の第５の実施形態に
係る半導体パッケージの製造方法の工程を示し、（ａ）
は平面図であり、（ｂ）は断面図である。
【図１０】（ａ）及び（ｂ）は本発明の第５の実施形態
に係る半導体パッケージの製造方法の工程を示し、
（ａ）は平面図であり、（ｂ）は断面図である。
【図１１】（ａ）〜（ｃ）は本発明の第５の実施形態に
係る半導体パッケージの製造方法の工程を示し、（ａ）
は平面図であり、（ｂ）及び（ｃ）は断面図である。
【図１２】（ａ）は本発明の第５の実施形態に係る半導
体パッケージの製造方法に用いる接着層の断面図であ
り、（ｂ）は本発明の第５の実施形態に係る半導体パッ
ケージの製造方法に用いる配線基板の底面図である。
【図１３】（ａ）及び（ｂ）は本発明の第５の実施形態
に係る半導体パッケージの製造方法に用いる封止用金型
を示し、（ａ）は図１０（ａ）におけるＡ−Ａ’線と対
応する断面図であり、（ｂ）は図１０（ａ）におけるＢ
−Ｂ’線と対応する断面図である。
【図１４】（ａ）及び（ｂ）は本発明の第５の実施形態
に係る半導体パッケージの製造方法に用いる封止用金型
の上金型のキャビティの大きさと、配線基板及び接着層
との関係を説明する断面図である。
【図１５】（ａ）及び（ｂ）は本発明の第５の実施形態
に係る半導体パッケージの製造方法に用いる封止用金型
の上金型のキャビティの大きさと、配線基板及び接着層
との関係を説明する断面図である。
【図１６】本発明の第５の実施形態に係る半導体パッケ
ージの製造方法に用いる封止用金型の上金型のキャビテ
ィの大きさと、配線基板及び接着層との関係を説明する
断面図である。
【図１７】本発明の第５の実施形態に係る半導体パッケ
ージの製造方法の工程を示す断面図である。
【図１８】（ａ）及び（ｂ）は本発明の第６の実施形態
に係る半導体パッケージの製造方法の工程を示し、
（ａ）は平面図であり、（ｂ）は断面図である。
【図１９】（ａ）及び（ｂ）は本発明の第６の実施形態
に係る半導体パッケージの製造方法の工程を示し、
（ａ）は平面図であり、（ｂ）は断面図である。
【図２０】（ａ）及び（ｂ）は本発明の第６の実施形態
に係る半導体パッケージの製造方法の工程を示し、
（ａ）は平面図であり、（ｂ）は断面図である。
【図２１】（ａ）及び（ｂ）は本発明の第６の実施形態
に係る半導体パッケージの製造方法の工程を示し、
（ａ）は平面図であり、（ｂ）は断面図である。
【図２２】（ａ）及び（ｂ）は本発明の第６の実施形態
に係る半導体パッケージの製造方法の工程を示し、
（ａ）は平面図であり、（ｂ）は断面図である。
【図２３】（ａ）及び（ｂ）は本発明の第６の実施形態
に係る半導体パッケージの製造方法の工程を示し、
（ａ）は平面図であり、（ｂ）は断面図である。
【図２４】（ａ）〜（ｃ）は本発明の第６の実施形態に
係る半導体パッケージの製造方法の工程を示し、（ａ）
は平面図であり、（ｂ）及び（ｃ）は断面図である。
【図２５】（ａ）は本発明の第６の実施形態に係る半導
体パッケージの製造方法に用いる封止用金型の断面図で
あり、（ｂ）は本発明の第６の実施形態に係る半導体パ
ッケージの製造方法に用いる接着層の断面図である。
【図２６】（ａ）及び（ｂ）は従来の半導体パッケージ
の断面図である。
【図２７】従来の半導体パッケージの製造方法に用いる
基板フレームの平面図である。
【図２８】（ａ）及び（ｂ）は従来の半導体パッケージ
の製造方法に用いる配線基板の底面図である。
【図２９】（ａ）〜（ｅ）は第１の従来例に係る半導体
パッケージの製造方法の工程を示す断面図である。
【図３０】（ａ）〜（ｃ）は第２の従来例に係る半導体
パッケージの製造方法の工程を示す断面図である。
【図３１】（ａ）及び（ｂ）は第２の従来例に係る半導
体パッケージの製造方法の工程を示す断面図である。
【図３２】（ａ）及び（ｂ）は第２の従来例に係る半導
体パッケージの製造方法の工程を示す断面図である。
【図３３】第１の従来例に係る半導体パッケージの製造
方法に用いる封止用金型の断面図である。
【図３４】第１の従来例に係る半導体パッケージの製造
方法に用いる封止用金型の断面図である。
【図３５】第２の従来例に係る半導体パッケージの製造
方法に用いる封止用金型の断面図である。
【符号の説明】
１００ 、１００Ａ、１００Ｂ 配線基板 １００ａ 剥離層 １０１ 接着層 １０２ 半導体チップ １０３ ボンデングワイヤ １０３Ａ 第１のボンデングワイヤ １０３Ｂ 第２のボンデングワイヤ １０４ 樹脂パッケージ １０５Ａ、１０５Ｂ 外部接続端子 １０６ 切欠き部 １０７ バンプ電極 １０８ 導電性接着剤 １０９ アンダーフィル樹脂材 １１１ 第１の半導体チップ １１２ 第２の半導体チップ １２０ フレーム基板 １２０ａ 送り孔 １２０ｂ 位置規制孔 １２０ｃ ワーク孔 １２１ 接着層 １２１ａ 基材 １２１ｂ 上側接着部 １２１ｃ 下側接着部 １２２ 封止用金型 １２２ａ 上金型 １２２ｂ 下金型 １２２ｃ ゲート部 １２２ｄ ベント部 １２３ 封止用樹脂 １２４ 突き上げピン １２５ ダイ １２６ 押さえ爪 １２７ パッケージ押さえ部材 ２２０ フレーム基板 ２２０ａ 送り孔 ２２０ｂ 位置規制孔 ２２０ｃ ワーク孔 ２２１ 接着剤 ２２１ａ 基材 ２２１ｂ 接着部 ２２２ 封止用金型 ２２２ａ 上金型 ２２２ｂ 下金型 ２２３ 封止用樹脂
───────────────────────────────────────────────────── フロントページの続き (72)発明者 本間 太 大阪府高槻市幸町１番１号 松下電子工 業株式会社内 (72)発明者 前田 健児 大阪府高槻市幸町１番１号 松下電子工 業株式会社内 (56)参考文献 特開 平10−65064（ＪＰ，Ａ) 特開 平９−22967（ＪＰ，Ａ) 特開 平６−283660（ＪＰ，Ａ) 特開 平８−250529（ＪＰ，Ａ) 特開 平９−64244（ＪＰ，Ａ) 特開 平９−260436（ＪＰ，Ａ) 特開 平10−116928（ＪＰ，Ａ) 特開 平５−129473（ＪＰ，Ａ) 特開 平10−163369（ＪＰ，Ａ) 特開 平10−247715（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/28 - 23/31 H01L 21/56 H01L 23/00 - 23/10 H01L 23/16 - 23/26 H01L 23/12

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】 配線層を有する硬質の配線基板と、前記
    配線基板の上面に接合され且つ前記配線基板の配線層と
    電気的に接続された半導体チップと、前記配線基板の上
    面及び前記半導体チップを覆う樹脂パッケージとを備え
    た半導体パッケージにおいて、 前記樹脂パッケージは、前記配線基板の側面を、該側面
    の下部を露出させた状態で覆っており、 前記配線基板の下面における周縁部には、金めっき層が
    形成されている ことを特徴とする半導体パッケージ。
  2. 【請求項２】 搬送フレームのフレーム基板における配
    線基板が固定される領域に、外形寸法が前記配線基板よ
    りも大きい接着層を設ける接着層形成工程と、 前記配線基板を前記接着層の上面に前記接着層の周縁部
    が前記配線基板よりも外側に位置するように接着するこ
    とにより、前記配線基板を前記フレーム基板に固定する
    基板固定工程と、 前記配線基板の上に半導体チップを接合すると共に前記
    配線基板の配線層と前記半導体チップとを電気的に接続
    するチップ接合工程と、 前記フレーム基板を載置支持する載置部を有する下金型
    と、開口部の大きさが前記配線基板よりも大きいキャビ
    ティを有する上金型とからなる封止用金型の前記下金型
    の載置部に前記フレーム基板を載置すると共に、前記下
    金型と前記上金型とによって前記フレーム基板及び前記
    接着層をクランプするクランプ工程と、 前記封止用金型のキャビティ内に封止用樹脂を注入する
    ことにより、前記封止用樹脂からなり、前記半導体チッ
    プ並びに前記配線基板の上面の全部及び側面の少なくと
    も上部を覆う樹脂パッケージを形成する樹脂パッケージ
    形成工程と、 前記封止用金型の下金型と上金型とをアンクランプした
    後、前記配線基板、半導体チップ及び樹脂パッケージか
    らなる半導体パッケージを前記フレーム基板から脱離さ
    せるパッケージ脱離工程とを備えていることを特徴とす
    る半導体パッケージの製造方法。
  3. 【請求項３】 配線基板と、該配線基板の上に接合され
    る半導体チップと、前記半導体チップ並びに前記配線基
    板の上面の全部及び側面の少なくとも上部を覆う樹脂パ
    ッケージとからなる半導体パッケージの製造方法に用い
    られる搬送フレームであって、 前記配線基板が固定される領域に開口部を有するフレー
    ム基板と、 前記フレーム基板における前記配線基板が固定される領
    域に設けられ、外形寸法が前記配線基板よりも大きく且
    つ前記フレーム基板の開口部と連通する開口部を有する
    接着層とを備えていることを特徴とする搬送フレーム。
JP30385798A 1998-10-26 1998-10-26 半導体パッケージ、その製造方法及び搬送フレーム Expired - Lifetime JP3357301B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30385798A JP3357301B2 (ja) 1998-10-26 1998-10-26 半導体パッケージ、その製造方法及び搬送フレーム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30385798A JP3357301B2 (ja) 1998-10-26 1998-10-26 半導体パッケージ、その製造方法及び搬送フレーム

Publications (2)

Publication Number Publication Date
JP2000133748A JP2000133748A (ja) 2000-05-12
JP3357301B2 true JP3357301B2 (ja) 2002-12-16

Family

ID=17926139

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30385798A Expired - Lifetime JP3357301B2 (ja) 1998-10-26 1998-10-26 半導体パッケージ、その製造方法及び搬送フレーム

Country Status (1)

Country Link
JP (1) JP3357301B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7371607B2 (en) 2003-05-02 2008-05-13 Seiko Epson Corporation Method of manufacturing semiconductor device and method of manufacturing electronic device
JP5949667B2 (ja) * 2013-06-03 2016-07-13 株式会社デンソー モールドパッケージおよびその製造方法
CN112768413B (zh) * 2019-10-21 2022-08-16 珠海格力电器股份有限公司 一种封装基板及半导体芯片封装结构

Also Published As

Publication number Publication date
JP2000133748A (ja) 2000-05-12

Similar Documents

Publication Publication Date Title
KR100537972B1 (ko) 집적 회로 패키지용 칩 스케일 볼 그리드 어레이
EP0948814B1 (en) Chip scale ball grid array for integrated circuit package
KR100551641B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
JP2916915B2 (ja) ボールグリッドアレイ半導体パッケージの製造方法
KR100908759B1 (ko) 범프레스 적층식 상호 연결 층을 갖는 초소형 전자 패키지
KR100522223B1 (ko) 반도체장치및그제조방법
US6548328B1 (en) Circuit device and manufacturing method of circuit device
US6388340B2 (en) Compliant semiconductor chip package with fan-out leads and method of making same
US7520052B2 (en) Method of manufacturing a semiconductor device
US6838315B2 (en) Semiconductor device manufacturing method wherein electrode members are exposed from a mounting surface of a resin encapsulator
JP2003522401A (ja) 積層型集積回路パッケージ
JPH10178145A (ja) 半導体装置及びその製造方法並びに半導体装置用絶縁基板
JPH09252065A (ja) 半導体装置及びその製造方法及び基板フレーム
JP2004119728A (ja) 回路装置の製造方法
JP4070470B2 (ja) 半導体装置用多層回路基板及びその製造方法並びに半導体装置
JP2004119726A (ja) 回路装置の製造方法
KR19980063532A (ko) 반도체 장치와 그의 제조방법 및 필름 캐리어 테이프와 그의 제조방법
JP2958692B2 (ja) ボールグリッドアレイ半導体パッケージ用部材、その製造方法、及びボールグリッドアレイ半導体パッケージの製造方法
JP2004119727A (ja) 回路装置の製造方法
JP3357301B2 (ja) 半導体パッケージ、その製造方法及び搬送フレーム
JP3915226B2 (ja) 半導体パッケ−ジ用チップ支持基板及び半導体パッケ−ジ
US20070114672A1 (en) Semiconductor device and method of manufacturing the same
TW201036113A (en) Substrateless chip package and fabricating method
JP3398580B2 (ja) 半導体装置の製造方法及び基板フレーム
US20090309208A1 (en) Semiconductor device and method of manufacturing the same

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081004

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091004

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091004

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101004

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111004

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121004

Year of fee payment: 10