JP2012069744A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2012069744A JP2012069744A JP2010213363A JP2010213363A JP2012069744A JP 2012069744 A JP2012069744 A JP 2012069744A JP 2010213363 A JP2010213363 A JP 2010213363A JP 2010213363 A JP2010213363 A JP 2010213363A JP 2012069744 A JP2012069744 A JP 2012069744A
- Authority
- JP
- Japan
- Prior art keywords
- flexible wiring
- wiring board
- support
- semiconductor device
- supports
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
Abstract
【課題】フレキシブル配線基板を折り曲げることで裏面電極を形成する半導体装置のコプラナリティを高くして、電極の相対的位置精度を向上させることができる、接続信頼性の高い半導体装置及びその製造方法を提供する。
【解決手段】複数のＬＳＩチップＣ１〜Ｃ３が搭載されたフレキシブル配線基板１０と、該フレキシブル配線基板１０上の複数のＬＳＩチップＣ１〜Ｃ３を覆うように設けられた複数の支持体２０〜２２と、該支持体支持体２０〜２２の周囲で該支持体２０〜２２を包むように前記フレキシブル配線基板１０が折り曲げられた状態で、前記フレキシブル配線基板１０の上面及び下面に配置された外部端子１３と、を有し、前記支持体２０〜２２は、前記フレキシブル配線基板１０を折り曲げた際に、裏面２０Ａ〜２２Ａ同士が互いに接触した状態で、接着層１１により結合されることを特徴とする。
【選択図】図１
Description
本発明は、ＬＳＩを実装したフレキシブル配線基板を曲げることで小型化することができる半導体装置及びその製造方法に関する。
近年の小型、薄型などの高密度実装技術の発展に伴い、３次元実装を可能とする半導体装置の開発が進められている。
特に、ＬＳＩを実装したフレキシブル配線基板を曲げ、折りたたむことで裏面に電極を形成する半導体装置は、ベアチップを使用した３次元実装を除き、ＬＳＩチップを保護することができ、最も小型化ができる構造である。
そして、小型化が進むとフレキシブル配線基板を折り曲げた位置により面積が決定し、小型化はＬＳＩチップサイズとほぼ等しくなるが、外部端子数は面積の大きさに対応することから、端子ピッチを小さくすることができなければ端子数を増やすことはできない。
特に、ＬＳＩを実装したフレキシブル配線基板を曲げ、折りたたむことで裏面に電極を形成する半導体装置は、ベアチップを使用した３次元実装を除き、ＬＳＩチップを保護することができ、最も小型化ができる構造である。
そして、小型化が進むとフレキシブル配線基板を折り曲げた位置により面積が決定し、小型化はＬＳＩチップサイズとほぼ等しくなるが、外部端子数は面積の大きさに対応することから、端子ピッチを小さくすることができなければ端子数を増やすことはできない。
このような半導体装置の一例として、例えば図９に示される構造のものが知られている。この半導体装置は、ＬＳＩチップＣが実装されたフレキシブル配線基板１を、該ＬＳＩチップＣを覆うように折り曲げた構造であって、折り曲げたフレキシブル配線基板１と、ＬＳＩチップＣとの間には、これらを接着する接着層２が設けられている。そして、このようなフレキシブル配線基板１と、接着層２による接着により、半導体装置は全体として正面視、四角形状を形成している。
また、半導体装置を最も小型にするためにはＬＳＩチップＣはフリップチップ実装されており、信頼性を確保するために、ＬＳＩチップＣの下面とフレキシブル配線基板１との間にはアンダーフィル樹脂３が充填されている。また、フレキシブル配線基板１の外側上面及び下面には、外部に接続するための外部端子４が設けられている。
また、半導体装置を最も小型にするためにはＬＳＩチップＣはフリップチップ実装されており、信頼性を確保するために、ＬＳＩチップＣの下面とフレキシブル配線基板１との間にはアンダーフィル樹脂３が充填されている。また、フレキシブル配線基板１の外側上面及び下面には、外部に接続するための外部端子４が設けられている。
そして、この半導体装置に関連した技術として、以下のような特許文献１〜６が提供されている。
例えば、特許文献１の特開平８−３３５６６３号公報に示される半導体装置では、ＬＳＩチップの側方に配置されたシリコンゴムを中心として、導体パターンを有するフィルムを折り曲げる構成となっている。
例えば、特許文献１の特開平８−３３５６６３号公報に示される半導体装置では、ＬＳＩチップの側方に配置されたシリコンゴムを中心として、導体パターンを有するフィルムを折り曲げる構成となっている。
そして、このような構成の半導体装置では、全体形状がＬＳＩチップの外形形状に依存することになり、これを解決するために、特許文献２に示される特開２００７−２５１２２５号公報が提供されている。
この特許文献２に示される半導体パッケージでは、支持体となる挿入基板をフレキシブル配線基板上に貼付け、該フレキシブル配線基板を、前記挿入基板の周囲で折り曲げることでＬＳＩチップの面積より大きな面積に外部端子を配置することが可能となり、端子数を増加することができる構成とされている。
この特許文献２に示される半導体パッケージでは、支持体となる挿入基板をフレキシブル配線基板上に貼付け、該フレキシブル配線基板を、前記挿入基板の周囲で折り曲げることでＬＳＩチップの面積より大きな面積に外部端子を配置することが可能となり、端子数を増加することができる構成とされている。
この半導体装置（半導体パッケージ）について図１０を参照して説明する。この半導体装置が、図９のものと構成を異にするのは、フレキシブル配線基板１におけるＬＳＩチップＣの実装位置の側部に、支持体となる挿入基板５を設けた点である。
この挿入基板５は、折り曲げられたフレキシブル配線基板１の内部空間に、ＬＳＩチップＣとともに設けられるものであって、折り曲げられたフレキシブル配線基板１の上面及び下面の面積を増大させ、外部端子４の設置数を増大させる役割がある。
なお、図１１及び図１２は図１０の変形例であって、図１１はＬＳＩチップＣが２つ配置された例、また、図１２は挿入基板５として下部に凹状のチップ収納部が形成された断面視、コ字状の部材が使用された例である。
この挿入基板５は、折り曲げられたフレキシブル配線基板１の内部空間に、ＬＳＩチップＣとともに設けられるものであって、折り曲げられたフレキシブル配線基板１の上面及び下面の面積を増大させ、外部端子４の設置数を増大させる役割がある。
なお、図１１及び図１２は図１０の変形例であって、図１１はＬＳＩチップＣが２つ配置された例、また、図１２は挿入基板５として下部に凹状のチップ収納部が形成された断面視、コ字状の部材が使用された例である。
ところで、上述したようなＬＳＩチップを実装したフレキシブル配線基板を曲げることで小型化することができる半導体装置において、複数のＬＳＩチップが実装されることがある。
例えば、特許文献３に示される半導体モジュールでは、可撓性基板基材上に実装された２つの半導体チップ（ＬＳＩチップ）の反対面同士が、金属材料等の放熱性基板を挟んで対向するよう接着剤層で固着した構造が示されている。
例えば、特許文献３に示される半導体モジュールでは、可撓性基板基材上に実装された２つの半導体チップ（ＬＳＩチップ）の反対面同士が、金属材料等の放熱性基板を挟んで対向するよう接着剤層で固着した構造が示されている。
また、特許文献４に示される半導体装置では、フレキシブル回路基板上の電子部品（ＬＳＩチップ）を、該フレキシブル回路基板を折り畳むことにより積層した構成が示されている。
また、特許文献５に示される半導体デバイスでは、半導体パッケージ（ＬＳＩチップ）が実装された可撓性配線基板を、該半導体パッケージを覆うように折り曲げることで実装構造体とするとともに、該実装構造体を複数積み重ねた構成が示されている。
また、特許文献６に示される半導体ユニットでは、可撓性配線基板上の半導体デバイス（ＬＳＩチップ）に支持体を接着固定した上で、該半導体デバイスを可撓性配線基板で支持体を包み込むようにした構成が示されている。
また、特許文献５に示される半導体デバイスでは、半導体パッケージ（ＬＳＩチップ）が実装された可撓性配線基板を、該半導体パッケージを覆うように折り曲げることで実装構造体とするとともに、該実装構造体を複数積み重ねた構成が示されている。
また、特許文献６に示される半導体ユニットでは、可撓性配線基板上の半導体デバイス（ＬＳＩチップ）に支持体を接着固定した上で、該半導体デバイスを可撓性配線基板で支持体を包み込むようにした構成が示されている。
ところで、上記特許文献３〜６に示されるような、複数のＬＳＩチップを実装したフレキシブル配線基板を曲げることで小型化することができる半導体装置においては、複数のＬＳＩチップを効率良く配置する必要性とともに、以下のような問題がある。
第１の問題点は、フレキシブル配線基板の外側に配置される外部端子の特性で、最も重要視されるのがコプラナリティ（平坦性）である。すなわち、フレキシブル配線基板上に搭載されたＬＳＩチップの裏面の高さを均一にしなければならないが、その精度を十分に確保することができないという問題があった。例えば、ここで、内部応力により、反り、ねじれなどが発生すると、フレキシブル配線基板の外側の平坦性を確保することが困難となる。
第１の問題点は、フレキシブル配線基板の外側に配置される外部端子の特性で、最も重要視されるのがコプラナリティ（平坦性）である。すなわち、フレキシブル配線基板上に搭載されたＬＳＩチップの裏面の高さを均一にしなければならないが、その精度を十分に確保することができないという問題があった。例えば、ここで、内部応力により、反り、ねじれなどが発生すると、フレキシブル配線基板の外側の平坦性を確保することが困難となる。
第２の問題点は、内部応力により、反り、ねじれなどが発生した場合には、裏面に位置する外部端子の電極にズレが生じ、実装するパッケージ、基板から位置ズレを起こす可能性があることである。大きく位置がずれてオープン不良になる場合もあるが、ずれ量が小さい場合においても接続部の形状が正規の形状と異なることや、接続面積が減少するために信頼性が低下する。
折り曲げ時に電極を相対的に正しい位置にするための画像認識はフレキシブル配線基板を折り曲げて接着するので回転軸を必要とし、通常の上下に配置したカメラによる認識機能を持った搭載装置で位置を決めることができない。従って電極の位置精度は折り曲げ位置の精度によることになるが、支持体の搭載精度、支持体の外形精度を含むことになり高精度化が困難である。高精度にするためには、精度の高い搭載装置、位置ズレのない確実な接着プロセス、支持体の外形公差の向上など図る必要があり、コストが高くなる。
折り曲げ時に電極を相対的に正しい位置にするための画像認識はフレキシブル配線基板を折り曲げて接着するので回転軸を必要とし、通常の上下に配置したカメラによる認識機能を持った搭載装置で位置を決めることができない。従って電極の位置精度は折り曲げ位置の精度によることになるが、支持体の搭載精度、支持体の外形精度を含むことになり高精度化が困難である。高精度にするためには、精度の高い搭載装置、位置ズレのない確実な接着プロセス、支持体の外形公差の向上など図る必要があり、コストが高くなる。
本発明は、上述した事情に鑑みてなされたものであって、パッケージの両面に電極（外部端子）を有する半導体装置において、特にフレキシブル配線基板を折り曲げることで裏面電極を形成する半導体装置のコプラナリティ（平坦性）を高くして、電極の相対的位置精度を向上させることができる、接続信頼性の高い半導体装置及びその製造方法を提供する。
上記課題を解決するために、この発明は以下の手段を提案している。本発明の半導体装置では、複数のＬＳＩチップが搭載されたフレキシブル配線基板と、該フレキシブル配線基板上の複数のＬＳＩチップを覆うように設けられた複数の支持体と、該支持体の周囲で該支持体を包むように前記フレキシブル配線基板が折り曲げられた状態で、前記フレキシブル配線基板の上面及び下面に配置された外部端子と、を有し、前記支持体は、前記フレキシブル配線基板を折り曲げた際に、裏面同士が互いに接触した状態で、接着層により結合される構造であることを特徴とする。
また、本発明の半導体装置の製造方法では、複数のＬＳＩチップが搭載されたフレキシブル配線基板上のＬＳＩチップを覆うように複数の支持体を設ける段階と、該支持体の周囲で該支持体を包むようにかつ該支持体の裏面同士を互いに接触させた状態で、前記フレキシブル配線基板を折り曲げるとともに、該支持体の裏面を、接着層を介在させることで互いに結合する段階と、前記フレキシブル配線基板の上面及び下面に電極を配置する段階と、を有することを特徴とする。
本発明によれば、フレキシブル配線基板上の複数のＬＳＩチップを覆うように複数の支持体を配置し、フレキシブル配線基板が折り曲げられた際に、これら支持体をそれらの裏面同士が互いに接触した状態で、接着層により結合される構成とすることで、該支持体全体を強固な構造体とすることができる。これにより、当該支持体に反り、撓み、ねじれなどの変形を発生させず、裏面全体の高さを均一にすることができ、その結果、外部端子を形成する半導体装置のコプラナリティ（平坦性）を高くして、電極の相対的位置精度を向上させることができる、接続信頼性の高い半導体装置を得ることができる。
また、前記支持体は、フレキシブル配線基板上の複数のＬＳＩチップを覆うようにそれぞれ配置し、フレキシブル配線基板が折り曲げられた際に、これら支持体をそれらの裏面同士が互いに接触した状態で、接着層により結合される構造体であるので、折り曲げられたフレキシブル配線基板内に複数のＬＳＩチップが効率良く配置することができるとともに、該支持体によってＬＳＩチップの裏面高さを均一にすることができる。
また、支持体をモールド成型により形成することで複数の支持体を同時に形成することが可能となり、支持体の加工及び取付けに係るコストを低減させることも可能となる。
また、前記支持体は、フレキシブル配線基板上の複数のＬＳＩチップを覆うようにそれぞれ配置し、フレキシブル配線基板が折り曲げられた際に、これら支持体をそれらの裏面同士が互いに接触した状態で、接着層により結合される構造体であるので、折り曲げられたフレキシブル配線基板内に複数のＬＳＩチップが効率良く配置することができるとともに、該支持体によってＬＳＩチップの裏面高さを均一にすることができる。
また、支持体をモールド成型により形成することで複数の支持体を同時に形成することが可能となり、支持体の加工及び取付けに係るコストを低減させることも可能となる。
本発明の第１実施形態について、図１を参照して説明する。
図１は本発明の第１実施形態として示した半導体装置の断面図である。
この半導体装置は、複数のＬＳＩチップＣ１〜Ｃ３が実装されたフレキシブル配線基板１０を、該ＬＳＩチップＣ１〜Ｃ３を覆うように折り曲げた構造であって、折り曲げたフレキシブル配線基板１０内には、ＬＳＩチップＣ１〜Ｃ３と、該ＬＳＩチップＣ１〜Ｃ３をそれぞれ支持する支持体２０〜２２〜２２（後述する）が設けられている。
ここで、本例では、フレキシブル配線基板１０を折り曲げる場合には、中央に位置するＬＳＩチップＣ２が下方に位置し、かつ両側に位置するＬＳＩチップＣ１・Ｃ３が、該ＬＳＩチップＣ２の上方でかつ該ＬＳＩチップＣ２に積載されるように配置されている。これにより半導体装置が全体として正面視、四角形状を形成する。
図１は本発明の第１実施形態として示した半導体装置の断面図である。
この半導体装置は、複数のＬＳＩチップＣ１〜Ｃ３が実装されたフレキシブル配線基板１０を、該ＬＳＩチップＣ１〜Ｃ３を覆うように折り曲げた構造であって、折り曲げたフレキシブル配線基板１０内には、ＬＳＩチップＣ１〜Ｃ３と、該ＬＳＩチップＣ１〜Ｃ３をそれぞれ支持する支持体２０〜２２〜２２（後述する）が設けられている。
ここで、本例では、フレキシブル配線基板１０を折り曲げる場合には、中央に位置するＬＳＩチップＣ２が下方に位置し、かつ両側に位置するＬＳＩチップＣ１・Ｃ３が、該ＬＳＩチップＣ２の上方でかつ該ＬＳＩチップＣ２に積載されるように配置されている。これにより半導体装置が全体として正面視、四角形状を形成する。
また、フレキシブル配線基板１０を折り曲げた状態で、支持体２０〜２２の裏面２０Ａ〜２２Ａ間には、これらを接着する接着層１１が設けられている。
また、半導体装置を最も小型にするためにはＬＳＩチップＣ１〜Ｃ３はフリップチップ実装されており、信頼性を確保するために、ＬＳＩチップＣ１〜Ｃ３の下面とフレキシブル配線基板１０との間にはアンダーフィル樹脂１２が充填されている。また、フレキシブル配線基板１０の外側上面及び下面の両面には、外部電極となる外部端子１３が設けられている。
また、半導体装置を最も小型にするためにはＬＳＩチップＣ１〜Ｃ３はフリップチップ実装されており、信頼性を確保するために、ＬＳＩチップＣ１〜Ｃ３の下面とフレキシブル配線基板１０との間にはアンダーフィル樹脂１２が充填されている。また、フレキシブル配線基板１０の外側上面及び下面の両面には、外部電極となる外部端子１３が設けられている。
また、前記ＬＳＩチップＣ１〜Ｃ３の各上部に設けられた支持体２０〜２２は、折り曲げられたフレキシブル配線基板１０の内部空間に、ＬＳＩチップＣ１〜Ｃ３とともに設けられるものであって、折り曲げられたフレキシブル配線基板１０を支持して該フレキシブル配線基板１０の上面及び下面の面積を増大させ、ファンアウト構造の電極とする構造にしている。
また、これら支持体２０〜２２は、内部応力による変形を発生させない高い剛性を有する金属板により構成されており、該金属板により、フレキシブル配線基板１０上に搭載されたＬＳＩチップＣ１〜Ｃ３の高さを均一にしている。
また、これら支持体２０〜２２は、その下部に凹部２０Ｂ〜２２Ｂを有し、この凹部２０Ｂ内にＬＳＩチップＣ１〜Ｃ３を収容するともに、該ＬＳＩチップＣ１〜Ｃ３の裏面を覆うように、フレキシブル配線基板１０上に配置されている。
また、これら支持体２０〜２２は、その下部に凹部２０Ｂ〜２２Ｂを有し、この凹部２０Ｂ内にＬＳＩチップＣ１〜Ｃ３を収容するともに、該ＬＳＩチップＣ１〜Ｃ３の裏面を覆うように、フレキシブル配線基板１０上に配置されている。
また、これら支持体２０〜２２では、フレキシブル配線基板１０を折り曲げた場合に、中央に位置するＬＳＩチップＣ２上の支持体２１が下方に位置し、かつ両側に位置するＬＳＩチップＣ１・Ｃ３上の支持体２０・２２が反転して、支持体２１の上方でかつ該支持体２１に積載されるように配置されている。そして、この状態で、支持体２０〜２２の裏面２０Ａ〜２２Ａが、接着層１１により接着されることで、該支持体２０〜２２全体を強固な構造体とすることができる。
さらに、前記支持体２０〜２２の裏面は平坦に形成されているが、該支持体２０〜２２の外形、裏面の平坦性は必要に応じ精密に加工されている。そして、このような支持体２０〜２２の裏面２０Ａ〜２２Ａの高い平坦性により、接着層１１を介して該支持体２０〜２２同士を強固に密着させることができる。
また、前記フレキシブル配線基板１０上に支持体２０〜２２を取り付ける工程は、ＬＳＩチップＣ１〜Ｃ３を実装する場合と同じく、フレキシブル配線基板１０の位置決めマークを認識する認識機能を用いて、精密に実装される。
また、前記フレキシブル配線基板１０上に支持体２０〜２２を取り付ける工程は、ＬＳＩチップＣ１〜Ｃ３を実装する場合と同じく、フレキシブル配線基板１０の位置決めマークを認識する認識機能を用いて、精密に実装される。
以上詳細に説明したように本発明の第１実施形態によれば、フレキシブル配線基板１０上の複数のＬＳＩチップを覆うように複数の支持体２０〜２２を配置し、フレキシブル配線基板１０が折り曲げられた際に、これら支持体２０〜２２をそれらの裏面２０Ａ〜２２Ａ同士が互いに接触した状態で、接着層１１により結合される構成とすることで、該支持体２０〜２２全体を強固な構造体とすることができる。これにより支持体２０〜２２からなる構造体に反り、撓み、ねじれなどの変形を発生させず、裏面２０Ａ〜２２Ａ全体の高さを均一にすることができ、その結果、外部端子１３を形成する半導体装置のコプラナリティ（平坦性）を高くして、外部電極となる外部端子１３の相対的位置精度を向上させることができる、接続信頼性の高い半導体装置を得ることができる。
また、前記支持体２０〜２２は、フレキシブル配線基板１０上の複数のＬＳＩチップを覆うようにそれぞれ位置し、フレキシブル配線基板１０が折り曲げられた際に、これら支持体２０〜２２をそれらの裏面２０Ａ〜２２Ａ同士が互いに接触した状態で、接着層１１により結合される構成であるので、折り曲げられたフレキシブル配線基板１０内に複数のＬＳＩチップが効率良く配置されるとともに、該支持体２０〜２２によってＬＳＩチップの裏面２０Ａ〜２２Ａの高さを均一にすることができる。
また、前記支持体２０〜２２は、フレキシブル配線基板１０上の複数のＬＳＩチップを覆うようにそれぞれ位置し、フレキシブル配線基板１０が折り曲げられた際に、これら支持体２０〜２２をそれらの裏面２０Ａ〜２２Ａ同士が互いに接触した状態で、接着層１１により結合される構成であるので、折り曲げられたフレキシブル配線基板１０内に複数のＬＳＩチップが効率良く配置されるとともに、該支持体２０〜２２によってＬＳＩチップの裏面２０Ａ〜２２Ａの高さを均一にすることができる。
なお、ＬＳＩチップＣ１〜Ｃ３はさらに小型化を図るためにベアチップをフリップチップ実装した構造でも良く、コストを重視する場合は、フェイスアップの実装を行ない、ワイヤボンディングによる接続を用いても良い。
また、支持体２０〜２２は凹形状に加工した金属板を用いるが、切削加工により製作すると精密に加工が可能であるがコストが増加するため、単純なプレス加工や薄板を切り抜いた枠形状の部品と平板をスポット溶接などにより接合することで製作しても良い。
また、支持体２０〜２２は凹形状に加工した金属板を用いるが、切削加工により製作すると精密に加工が可能であるがコストが増加するため、単純なプレス加工や薄板を切り抜いた枠形状の部品と平板をスポット溶接などにより接合することで製作しても良い。
本発明の第２実施形態について、図２を参照して説明する。
この第２実施形態に示される半導体装置が、第１実施形態と異なるのは、前記支持体２０〜２２がモールド樹脂Ｒにより形成されている点である。なお、第２実施形態は、第１実施形態と構成を共通にする箇所に同一符号を付して、重複した説明を省略する。
この第２実施形態に示される半導体装置が、第１実施形態と異なるのは、前記支持体２０〜２２がモールド樹脂Ｒにより形成されている点である。なお、第２実施形態は、第１実施形態と構成を共通にする箇所に同一符号を付して、重複した説明を省略する。
このモールド樹脂Ｒからなる支持体２０〜２２は、ＬＳＩチップＣ１〜Ｃ３が配置されてなるフレキシブル配線基板１０を折り曲げる前に、該ＬＳＩチップＣ１〜Ｃ３を跨ぐようにモールド成型の金型を配置し、この金型のキャビティ内に樹脂を注入することによりそれぞれ形成される（製造工程については第３実施形態で後述する）。
そして、このようなモールド樹脂Ｒからなる支持体２０〜２２では、フレキシブル配線基板１０上に搭載されたＬＳＩチップＣ１〜Ｃ３の裏面高さを均一にするとともに、ＬＳＩチップＣ１〜Ｃ３がモールド成型の金型内に収まるのであれば、該ＬＳＩチップＣ１〜Ｃ３がどのような形状であっても、一定高さの支持体２０〜２２を形成することができ、同じ形状の半導体装置を形成することができる利点がある。なお、この支持体２０〜２２を形成するモールド樹脂Ｒとして、内部応力による反り、撓み、ねじれなどの変形を発生させない剛性を有する材料が使用されている。
そして、このようなモールド樹脂Ｒからなる支持体２０〜２２では、フレキシブル配線基板１０上に搭載されたＬＳＩチップＣ１〜Ｃ３の裏面高さを均一にするとともに、ＬＳＩチップＣ１〜Ｃ３がモールド成型の金型内に収まるのであれば、該ＬＳＩチップＣ１〜Ｃ３がどのような形状であっても、一定高さの支持体２０〜２２を形成することができ、同じ形状の半導体装置を形成することができる利点がある。なお、この支持体２０〜２２を形成するモールド樹脂Ｒとして、内部応力による反り、撓み、ねじれなどの変形を発生させない剛性を有する材料が使用されている。
以上詳細に説明したように本発明の第２実施形態によれば、第１実施形態と同様、支持体２０〜２２をそれらの裏面２０Ａ〜２２Ａ同士が互いに接触した状態で、接着層１１により結合される構成とすることで、該支持体２０〜２２全体を強固な構造体とすることができる。これにより支持体２０〜２２からなる構造体に反り、撓み、ねじれなどの変形を発生させず、裏面２０Ａ〜２２Ａ全体の高さを均一にすることができ、その結果、外部端子１３を形成する半導体装置のコプラナリティ（平坦性）を高くして、外部電極となる外部端子１３の相対的位置精度を向上させることができる、接続信頼性の高い半導体装置を得ることができる。
また、前記支持体２０〜２２は、フレキシブル配線基板１０上の複数のＬＳＩチップを覆うようにそれぞれ位置し、フレキシブル配線基板１０が折り曲げられた際に、これら支持体２０〜２２をそれらの裏面２０Ａ〜２２Ａ同士が互いに接触した状態で、接着層１１により結合される構成であるので、折り曲げられたフレキシブル配線基板１０内に複数のＬＳＩチップが効率良く配置されるとともに、該支持体２０〜２２によってＬＳＩチップの裏面２０Ａ〜２２Ａの高さを均一にすることができる。
また、支持体２０〜２２をモールド成型により形成することで、これら複数の支持体２０〜２２を同時に形成することが可能となり、支持体２０〜２２の加工及び取付けに係るコストを低減させることも可能となる。
また、支持体２０〜２２をモールド成型により形成することで、これら複数の支持体２０〜２２を同時に形成することが可能となり、支持体２０〜２２の加工及び取付けに係るコストを低減させることも可能となる。
（変形例１）
第２実施形態では、ＬＳＩチップＣ１〜Ｃ３の接合部の保護を、該ＬＳＩチップＣ１〜Ｃ３の下面とフレキシブル配線基板１０との間にアンダーフィル樹脂１２を充填することで行ったが、これに限定されず、図３に示すように、支持体２０〜２２の形成と同時に、フレキシブル配線基板１０とＬＳＩチップＣ１〜Ｃ３の接合部の保護をモールド樹脂Ｒにより行ない、これにより材料コストを低減させても良い。
第２実施形態では、ＬＳＩチップＣ１〜Ｃ３の接合部の保護を、該ＬＳＩチップＣ１〜Ｃ３の下面とフレキシブル配線基板１０との間にアンダーフィル樹脂１２を充填することで行ったが、これに限定されず、図３に示すように、支持体２０〜２２の形成と同時に、フレキシブル配線基板１０とＬＳＩチップＣ１〜Ｃ３の接合部の保護をモールド樹脂Ｒにより行ない、これにより材料コストを低減させても良い。
（変形例２）
上記第１及び第２実施形態では、中央部に位置する支持体２１の裏面２１Ａを平面状に形成したが、これに限定されず、図４に示すように、該支持体２１の裏面２１Ａに複数の突起２３を設けても良い。該突起２３は、フレキシブル配線基板１０を折り曲げた際、これらの各間に両側の支持体２０・２２を嵌め込むことで、支持体２１の裏面２１Ａに対して、支持体２０・２２の裏面２０Ａ・２２Ａを重ね合わせる際の基準としても良い。
なお、上記突起２３は凸状に形成したが、円柱形状のピンなどで成型しても良く、ピンに合わせて、フレキシブル配線基板１０の所定位置に孔加工をすることでピンと孔とを結合させることも可能である。
上記第１及び第２実施形態では、中央部に位置する支持体２１の裏面２１Ａを平面状に形成したが、これに限定されず、図４に示すように、該支持体２１の裏面２１Ａに複数の突起２３を設けても良い。該突起２３は、フレキシブル配線基板１０を折り曲げた際、これらの各間に両側の支持体２０・２２を嵌め込むことで、支持体２１の裏面２１Ａに対して、支持体２０・２２の裏面２０Ａ・２２Ａを重ね合わせる際の基準としても良い。
なお、上記突起２３は凸状に形成したが、円柱形状のピンなどで成型しても良く、ピンに合わせて、フレキシブル配線基板１０の所定位置に孔加工をすることでピンと孔とを結合させることも可能である。
（変形例３）
上記第１及び第２実施形態では、フレキシブル配線基板１０を断面視、直角に折り曲げたが、これに限定されず、図５に示すように湾曲形状を形成するように折り曲げても良い。すなわち、図５に示すように、フレキシブル基板１０を折り曲げる場合の折り曲げシロ部分を湾曲形状にしても良い。これは支持体２０〜２２を基準に折り曲げる場合、フレキシブル配線基板１０内の配線が曲げ加工により断線することがあり、これを回避するために、折り曲げ部分にたるみを持たせた状態で、支持体２０〜２２の裏面２０Ａ〜２２Ａを接着することで、フレキシブル配線基板１０に掛かる負荷を低減することができる。
また、この形状にすることで支持体２０〜２２とフレキシブル配線基板１０の界面での剥離を防ぐことができる。
上記第１及び第２実施形態では、フレキシブル配線基板１０を断面視、直角に折り曲げたが、これに限定されず、図５に示すように湾曲形状を形成するように折り曲げても良い。すなわち、図５に示すように、フレキシブル基板１０を折り曲げる場合の折り曲げシロ部分を湾曲形状にしても良い。これは支持体２０〜２２を基準に折り曲げる場合、フレキシブル配線基板１０内の配線が曲げ加工により断線することがあり、これを回避するために、折り曲げ部分にたるみを持たせた状態で、支持体２０〜２２の裏面２０Ａ〜２２Ａを接着することで、フレキシブル配線基板１０に掛かる負荷を低減することができる。
また、この形状にすることで支持体２０〜２２とフレキシブル配線基板１０の界面での剥離を防ぐことができる。
本発明の第３実施形態について、図６を参照して半導体パッケージの製造方法について説明する。なお、この半導体パッケージの製造方法は、前述した第１実施形態に示されるように、ＬＳＩチップＣ１〜Ｃ３上に予め加工された支持体２０〜２２を実装する場合の例に対応している。
（第１段階）
まず、図６（ａ）〜図６（ｂ）に示すように、フレキシブル配線基板１０上にＬＳＩチップＣ１〜Ｃ３を直列するように実装し、これらＬＳＩチップＣ１〜Ｃ３の下面とフレキシブル配線基板１０との間にアンダーフィル樹脂１２を充填することで、該ＬＳＩチップＣ１〜Ｃ３の接合部を保護する。
まず、図６（ａ）〜図６（ｂ）に示すように、フレキシブル配線基板１０上にＬＳＩチップＣ１〜Ｃ３を直列するように実装し、これらＬＳＩチップＣ１〜Ｃ３の下面とフレキシブル配線基板１０との間にアンダーフィル樹脂１２を充填することで、該ＬＳＩチップＣ１〜Ｃ３の接合部を保護する。
次に、図６（ｃ）に示すように、各支持体２０〜２２をフレキシブル配線基板１０の所定位置に実装し、ＬＳＩチップＣ１〜Ｃ３の外形より大きな領域の平坦性を確保するようにそれぞれの裏面を覆う。このとき、ＬＳＩチップＣ１〜Ｃ３の裏面と支持体２０〜２２の凹部２０Ｂ〜２２Ｂ内面は接着剤又は導電性材料（図示略）で接続することにより放熱性を高める効果を有する。
なお、ここで使用する支持体２０〜２２は、金属板により構成され、フレキシブル配線基板上に搭載されたＬＳＩチップＣ１〜Ｃ３の裏面高さを均一にし、かつ内部応力による変形を発生させない剛性を有する材料が選択される。
なお、ここで使用する支持体２０〜２２は、金属板により構成され、フレキシブル配線基板上に搭載されたＬＳＩチップＣ１〜Ｃ３の裏面高さを均一にし、かつ内部応力による変形を発生させない剛性を有する材料が選択される。
（第２段階）
次に、図６（ｃ）〜図６（ｄ）に示すように、支持体２０〜２２の裏面２０Ａに接着層１１を設け、中央の支持体２１の外形に沿うように該支持体２１の両側でフレキシブル配線基板１０を折り曲げる。
このとき、支持体２１の両側位置にてフレキシブル配線基板１０が折り曲げられた場合に、中央に位置するＬＳＩチップＣ２上の支持体２１が下方に位置し、かつ両側に位置するＬＳＩチップＣ１・Ｃ３上の支持体２０・２２が反転して、支持体２１の上方でかつ該支持体２１を覆うように配置されている。そして、この状態で、支持体２０〜２２の裏面２０Ａ〜２２Ａ同士を、接着層１１により接着する。
次に、図６（ｃ）〜図６（ｄ）に示すように、支持体２０〜２２の裏面２０Ａに接着層１１を設け、中央の支持体２１の外形に沿うように該支持体２１の両側でフレキシブル配線基板１０を折り曲げる。
このとき、支持体２１の両側位置にてフレキシブル配線基板１０が折り曲げられた場合に、中央に位置するＬＳＩチップＣ２上の支持体２１が下方に位置し、かつ両側に位置するＬＳＩチップＣ１・Ｃ３上の支持体２０・２２が反転して、支持体２１の上方でかつ該支持体２１を覆うように配置されている。そして、この状態で、支持体２０〜２２の裏面２０Ａ〜２２Ａ同士を、接着層１１により接着する。
（第３段階）
最後に、図６（ｄ）に示すように、全体として四角形状に形成されたフレキシブル配線基板１０の上面及び下面に外部電極となる外部端子１３を形成する。ここで外部端子１３はフレキシブル配線基板１０の上下面に図示しているが、これら上下面のどちらか一方又は両方が電極のままであり、又はこれら上下面に、搭載する基板又はパッケージに接続用のハンダバンプなどが形成されていても良い。
最後に、図６（ｄ）に示すように、全体として四角形状に形成されたフレキシブル配線基板１０の上面及び下面に外部電極となる外部端子１３を形成する。ここで外部端子１３はフレキシブル配線基板１０の上下面に図示しているが、これら上下面のどちらか一方又は両方が電極のままであり、又はこれら上下面に、搭載する基板又はパッケージに接続用のハンダバンプなどが形成されていても良い。
以上詳細に説明したように本発明の第３実施形態によれば、上述した実施形態と同様、支持体２０〜２２をそれらの裏面２０Ａ〜２２Ａ同士が互いに接触した状態で、接着層１１により結合される構成とすることで、該支持体２０〜２２全体を強固な構造体とすることができる。これにより支持体２０〜２２からなる構造体に反り、撓み、ねじれなどの変形を発生させず、裏面２０Ａ〜２２Ａ全体の高さを均一にすることができ、その結果、外部端子１３を形成する半導体装置のコプラナリティ（平坦性）を高くして、外部電極となる外部端子１３の相対的位置精度を向上させることができる、接続信頼性の高い半導体装置を得ることができる。
また、前記支持体２０〜２２は、フレキシブル配線基板１０上の複数のＬＳＩチップを覆うようにそれぞれ位置し、フレキシブル配線基板１０が折り曲げられた際に、これら支持体２０〜２２をそれらの裏面２０Ａ〜２２Ａ同士が互いに接触した状態で、接着層１１により結合される構成であるので、折り曲げられたフレキシブル配線基板１０内に複数のＬＳＩチップが効率良く配置されるとともに、該支持体２０〜２２によってＬＳＩチップの裏面２０Ａ〜２２Ａの高さを均一にすることができる。
本発明の第４実施形態について、図７を参照して半導体パッケージの製造方法について説明する。なお、この半導体パッケージの製造方法は、前述した第２実施形態に示されるように、ＬＳＩチップＣ１〜Ｃ３上にモールド樹脂Ｒからなる支持体２０〜２２を実装する場合の例に対応している。
第４実施形態が第３実施形態と構成を異にするのは、支持体２０〜２２を設ける第１段階の工程である。
すなわち、第４実施形態の第１段階では、図７（ａ）及び（ｂ）に示すようにフレキシブル配線基板１０上にＬＳＩチップＣ１〜Ｃ３を実装した後、モールド成型の金型３０を配置する。次いで、モールド樹脂Ｒを金型３０の各ゲート３０Ａより充填し、ＬＳＩチップＣ１〜Ｃ３の接合部を含め、各ＬＳＩチップＣ１〜Ｃ３全体をそれぞれ覆うように支持体２０〜２２を形成する。
なお、ここではアンダーフィル樹脂１２を使用していないが、モールド樹脂Ｒの流動性が低い場合、接合の狭い間隙に充填することができない場合はアンダーフィル樹脂１２により接合部を保護しても良い。モールド樹脂Ｒにより形成される支持体２０〜２２は、内部応力による変形を発生させない剛性を有する材料が選択され、これによりフレキシブル配線基板上に搭載されたＬＳＩチップＣ１〜Ｃ３の裏面高さを均一にする。
すなわち、第４実施形態の第１段階では、図７（ａ）及び（ｂ）に示すようにフレキシブル配線基板１０上にＬＳＩチップＣ１〜Ｃ３を実装した後、モールド成型の金型３０を配置する。次いで、モールド樹脂Ｒを金型３０の各ゲート３０Ａより充填し、ＬＳＩチップＣ１〜Ｃ３の接合部を含め、各ＬＳＩチップＣ１〜Ｃ３全体をそれぞれ覆うように支持体２０〜２２を形成する。
なお、ここではアンダーフィル樹脂１２を使用していないが、モールド樹脂Ｒの流動性が低い場合、接合の狭い間隙に充填することができない場合はアンダーフィル樹脂１２により接合部を保護しても良い。モールド樹脂Ｒにより形成される支持体２０〜２２は、内部応力による変形を発生させない剛性を有する材料が選択され、これによりフレキシブル配線基板上に搭載されたＬＳＩチップＣ１〜Ｃ３の裏面高さを均一にする。
以上詳細に説明したように本発明の第４実施形態によれば、第３実施形態と同様の効果に加えて、支持体２０〜２２をモールド成型により形成することで複数の支持体２０〜２２を同時に形成することが可能となり、支持体２０〜２２の加工及び取付けに係るコストを低減させることも可能となる。
（変形例）
上記第３及び第４実施形態では、支持体２０〜２２の裏面２０Ａ〜２２Ａを平面状に形成したが、これに限定されず、図８（ａ）〜図８（ｅ）に示すように、中央に位置する支持体２１の裏面２１Ａに複数の突起２３を設けても良い。該突起２３は、フレキシブル配線基板１０を折り曲げた際、これらの各間に両側の支持体２０・２２を嵌め込むことで、支持体２１の裏面２１Ａに対して、支持体２０・２２の裏面２０Ａ・２２Ａを重ね合わせる際の基準としても良い。
なお、上記突起２３は凸状に形成したが、円柱形状のピンなどで成型しても良く、ピンに合わせて、フレキシブル配線基板１０の所定位置に孔加工をすることでピンと孔とを結合させることも可能である。
上記第３及び第４実施形態では、支持体２０〜２２の裏面２０Ａ〜２２Ａを平面状に形成したが、これに限定されず、図８（ａ）〜図８（ｅ）に示すように、中央に位置する支持体２１の裏面２１Ａに複数の突起２３を設けても良い。該突起２３は、フレキシブル配線基板１０を折り曲げた際、これらの各間に両側の支持体２０・２２を嵌め込むことで、支持体２１の裏面２１Ａに対して、支持体２０・２２の裏面２０Ａ・２２Ａを重ね合わせる際の基準としても良い。
なお、上記突起２３は凸状に形成したが、円柱形状のピンなどで成型しても良く、ピンに合わせて、フレキシブル配線基板１０の所定位置に孔加工をすることでピンと孔とを結合させることも可能である。
以上のように本発明の半導体装置及びその製造方法について実施形態を示して説明したが、本願発明はこの実施形態に限定されるものではなく、その技術思想を逸脱しない範囲で種々変更して実施することが可能であることは言うまでもない。
本発明は、携帯端末などの小型、高機能が求められる機器に対して３次元実装することで、実装密度を高くするために使用される半導体装置及びその製造方法に関する。
１０ フレキシブル配線基板
１１ 接着層
１３ 外部端子
２０ 支持体
２０Ａ 裏面
２０Ｂ 凹部
２１ 支持体
２１Ａ 裏面
２１Ｂ 凹部
２２ 支持体
２２Ａ 裏面
２２Ｂ 凹部
２３ 突起（位置決め手段）
Ｒ モールド樹脂
Ｃ１ ＬＳＩチップ
Ｃ２ ＬＳＩチップ
Ｃ３ ＬＳＩチップ
１１ 接着層
１３ 外部端子
２０ 支持体
２０Ａ 裏面
２０Ｂ 凹部
２１ 支持体
２１Ａ 裏面
２１Ｂ 凹部
２２ 支持体
２２Ａ 裏面
２２Ｂ 凹部
２３ 突起（位置決め手段）
Ｒ モールド樹脂
Ｃ１ ＬＳＩチップ
Ｃ２ ＬＳＩチップ
Ｃ３ ＬＳＩチップ
Claims (10)
- 複数のＬＳＩチップが搭載されたフレキシブル配線基板と、
該フレキシブル配線基板上の複数のＬＳＩチップを覆うように設けられた複数の支持体と、
該支持体の周囲で該支持体を包むように前記フレキシブル配線基板が折り曲げられた状態で、前記フレキシブル配線基板の上面及び下面に配置された外部端子と、を有し、
前記支持体は、前記フレキシブル配線基板を折り曲げた際に、裏面同士が互いに接触した状態で、接着層により結合される構造であることを特徴とする半導体装置。 - 前記支持体は、フレキシブル配線基板上に搭載されたＬＳＩチップの裏面高さを均一にする構造体からなることを特徴とする請求項１に記載の半導体装置。
- 前記支持体は凹部を有するキャップ構造であることを特徴とする請求項１又は２のいずれか１項に記載の半導体装置。
- 前記支持体は樹脂により成型されていることを特徴とする請求項１に記載の半導体装置。
- 複数のＬＳＩチップが搭載されたフレキシブル配線基板上のＬＳＩチップを覆うように複数の支持体を設ける段階と、
該支持体の周囲で該支持体を包むようにかつ該支持体の裏面同士を互いに接触させた状態で、前記フレキシブル配線基板を折り曲げるとともに、該支持体の裏面を、接着層を介在させることで互いに結合する段階と、
前記フレキシブル配線基板の上面及び下面に電極を配置する段階と、を有することを特徴とする半導体装置の製造方法。 - 前記支持体は、フレキシブル配線基板上に搭載されたＬＳＩチップの裏面高さを均一にする構造体からなることを特徴とする請求項５に記載の半導体装置の製造方法。
- 前記支持体は凹部を有するキャップ構造であることを特徴とする請求項５又は６のいずれか１項に記載の半導体装置の製造方法。
- 前記支持体を設ける段階は、予め所定の形状に加工した支持体を実装することを特徴とする請求項５〜７のいずれか１項に記載の半導体装置の製造方法。
- 前記支持体を設ける段階は、ＬＳＩチップを実装したフレキシブル配線基板に金型に配置して、樹脂を流し込むモールド樹脂成型により形成されることを特徴とする請求項５又は６のいずれか１項に記載の半導体装置の製造方法。
- 前記支持体の裏面には、前記支持体を互いに結合する際の位置決めに使用される位置決め手段が設けられることを特徴とする請求項５〜９のいずれか１項に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010213363A JP5549501B2 (ja) | 2010-09-24 | 2010-09-24 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010213363A JP5549501B2 (ja) | 2010-09-24 | 2010-09-24 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012069744A true JP2012069744A (ja) | 2012-04-05 |
| JP5549501B2 JP5549501B2 (ja) | 2014-07-16 |
Family
ID=46166645
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010213363A Expired - Fee Related JP5549501B2 (ja) | 2010-09-24 | 2010-09-24 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5549501B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150112769A (ko) * | 2014-03-27 | 2015-10-07 | 인텔 아이피 코포레이션 | 적층된 전자 컴포넌트를 포함하는 전자 어셈블리 |
| KR101765461B1 (ko) * | 2015-09-08 | 2017-08-07 | (주)플렉스컴 | 스트립 타입 양방향성 연성 패키지 |
| CN111256057A (zh) * | 2020-01-21 | 2020-06-09 | 重庆慧库科技有限公司 | 一种灯带 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002237568A (ja) * | 2000-12-28 | 2002-08-23 | Texas Instr Inc <Ti> | 基板上垂直組立体用の折り曲げた相互接続体上にスタックしたチップスケールパッケージ |
| JP2004335709A (ja) * | 2003-05-07 | 2004-11-25 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
| WO2007102358A1 (ja) * | 2006-03-07 | 2007-09-13 | Nec Corporation | 電子デバイスパッケージ、モジュール、および電子機器 |
| JP2008177502A (ja) * | 2007-01-22 | 2008-07-31 | Toyobo Co Ltd | フォールデッド型半導体装置 |
-
2010
- 2010-09-24 JP JP2010213363A patent/JP5549501B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002237568A (ja) * | 2000-12-28 | 2002-08-23 | Texas Instr Inc <Ti> | 基板上垂直組立体用の折り曲げた相互接続体上にスタックしたチップスケールパッケージ |
| JP2004335709A (ja) * | 2003-05-07 | 2004-11-25 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
| WO2007102358A1 (ja) * | 2006-03-07 | 2007-09-13 | Nec Corporation | 電子デバイスパッケージ、モジュール、および電子機器 |
| JP2008177502A (ja) * | 2007-01-22 | 2008-07-31 | Toyobo Co Ltd | フォールデッド型半導体装置 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150112769A (ko) * | 2014-03-27 | 2015-10-07 | 인텔 아이피 코포레이션 | 적층된 전자 컴포넌트를 포함하는 전자 어셈블리 |
| KR101723003B1 (ko) * | 2014-03-27 | 2017-04-04 | 인텔 아이피 코포레이션 | 적층된 전자 컴포넌트를 포함하는 전자 어셈블리 |
| KR101765461B1 (ko) * | 2015-09-08 | 2017-08-07 | (주)플렉스컴 | 스트립 타입 양방향성 연성 패키지 |
| CN111256057A (zh) * | 2020-01-21 | 2020-06-09 | 重庆慧库科技有限公司 | 一种灯带 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5549501B2 (ja) | 2014-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10431556B2 (en) | Semiconductor device including semiconductor chips mounted over both surfaces of substrate | |
| US8786102B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP5337110B2 (ja) | 半導体記憶装置 | |
| US9583455B2 (en) | Semiconductor device | |
| JP2013162128A (ja) | パッケージ−オン−パッケージタイプの半導体パッケージ及びその製造方法 | |
| JP2010245384A (ja) | 切断前支持基板、半導体装置および半導体装置の製造方法 | |
| US10825774B2 (en) | Semiconductor package | |
| JP2003133518A (ja) | 半導体モジュール | |
| JPWO2008152774A1 (ja) | メモリカードおよびその製造方法 | |
| JP5012612B2 (ja) | 半導体デバイスの実装構造体及び実装構造体を用いた電子機器 | |
| JP5549501B2 (ja) | 半導体装置及びその製造方法 | |
| CN103985675A (zh) | 半导体装置 | |
| JP2009238855A (ja) | 半導体デバイスの実装構造体及び実装構造体を用いた電子機器 | |
| TW201508895A (zh) | 具有偏向堆疊元件的封裝模組 | |
| JP4577686B2 (ja) | 半導体装置及びその製造方法 | |
| JP5614203B2 (ja) | 半導体装置及びその製造方法 | |
| JP2005167072A (ja) | 半導体装置およびその製造方法 | |
| JP2012227320A (ja) | 半導体装置 | |
| JPH10223683A (ja) | 半導体モジュール | |
| CN108288608B (zh) | 芯片封装体及其制备方法 | |
| JP2009218390A (ja) | 半導体装置およびその製造方法 | |
| KR20080074654A (ko) | 적층 반도체 패키지 | |
| JP4543316B2 (ja) | 電子回路モジュール部品及びその製造方法 | |
| KR20110016017A (ko) | 반도체 칩 모듈 및 이를 포함하는 반도체 패키지 | |
| KR20080114034A (ko) | 적층 반도체 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130808 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131205 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140128 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140214 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140422 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140505 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5549501 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |