KR101765461B1 - 스트립 타입 양방향성 연성 패키지 - Google Patents

스트립 타입 양방향성 연성 패키지 Download PDF

Info

Publication number
KR101765461B1
KR101765461B1 KR1020150127097A KR20150127097A KR101765461B1 KR 101765461 B1 KR101765461 B1 KR 101765461B1 KR 1020150127097 A KR1020150127097 A KR 1020150127097A KR 20150127097 A KR20150127097 A KR 20150127097A KR 101765461 B1 KR101765461 B1 KR 101765461B1
Authority
KR
South Korea
Prior art keywords
flexible
package
mold
strip substrate
flexible strip
Prior art date
Application number
KR1020150127097A
Other languages
English (en)
Other versions
KR20170029922A (ko
Inventor
이혁
정준희
류민구
김태원
송기홍
Original Assignee
(주)플렉스컴
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)플렉스컴 filed Critical (주)플렉스컴
Priority to KR1020150127097A priority Critical patent/KR101765461B1/ko
Publication of KR20170029922A publication Critical patent/KR20170029922A/ko
Application granted granted Critical
Publication of KR101765461B1 publication Critical patent/KR101765461B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5388—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates for flat cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

본 발명의 연성 패키지는 양방향으로 휘어지는 연성 스트립 기판, 상기 연성 스트립 기판 상에 단위 패키징 되는 제1패키지, 및 상기 제1패키지 일측에 일정한 거리를 두고 상기 연성 스트립 기판 상에 단위 패키징 되는 제2패키지를 포함한다. 이와 같은 본 발명의 구성에 의하면, 곡률반경이 제어되고, 지나치게 휘어지는 것을 방지할 수 있다.

Description

스트립 타입 양방향성 연성 패키지 {Bi-directionally flexible semiconductor package of strip type}
본 발명은, 스트립 타입 양방향성 연성 패키지에 관한 것으로, 더 자세하게는 밴드에 유연 패키지를 탑재하고 양방향으로 휘어져 팔목 등에 휴대가 가능한 웨어러블 스마트 기기에 있어서, 스트립 형태의 기판 상에 패키지가 형성되는 연성 패키지에서 양방향 자유자재로 휘어질 수 있도록 몰드 영역과 버퍼 영역을 규칙적으로 반복하고, 과도하게 휘어지면 오히려 스트레스 원인이 되기 때문에 과도한 휘어짐을 방지하기 위하여 몰드 구조를 변경하여 몰드 측면에 스토퍼 면을 제공하고 곡률반경을 제어하는 연성 패키지에 관한 것이다.
현재 반도체 산업은 그 응용 범위를 다양하게 넓혀가고 있다. 이에, 반도체 메모리 등과 같은 집적회로 소자에 대한 패키징 기술도 점점 고용량화, 박형화, 소형화 등에 대한 요구가 높아지고 있고, 이를 해결하기 위한 다양한 솔루션이 개발되고 있다.
특히, 최근에는 휘어짐이 가능한 유연한 집적회로 소자가 개발되고, 나아가 언급한 집적회로 소자를 구비하는 휘어짐이 가능한 유연한 집적회로 패키지가 개발되고 있다.
그러나 종래 유연한 집적회로 패키지는 다음과 같은 두 가지 문제점이 있다.
첫째, 지금까지 유연 집적회로 패키지에 필수적으로 포함되는 연성 PCB는 곡률반경을 강화하고, 양방향에서 조절할 수 있는 적절한 수단이 없다.
가령, 밴드에 유연 집적회로 패키지를 장착할 때, 밴드는 자유자재로 굽어질 수 있어야 하고, 특히 방향에 관계없이 양쪽으로 휘어질 수 있어야 한다.
둘째, 일부 유연 집적회로 패키지를 자유자재로 휘어지도록 구성하는 경우에도 유연 집적회로 패키지의 곡률반경이 지나치게 크면 해당 영역에 응력이 집중되고, 집적회로와 기판에 스트레스를 초래한다.
가령, 유연 집적회로 패키지가 제한 없이 휘어지면, 기판 상에 접합되어 있는 반도체 다이에 스트레스를 주거나 혹은 기판과 반도체 다이를 연결하는 솔더 볼 등에 데미지를 주게 된다.
KR 공개번호 10-2015-0010209
따라서 본 발명은 상기한 바와 같은 종래 기술의 문제점을 해결하기 위하여 안출된 것으로, 본 발명의 목적은 양방향으로 휘어질 수 있도록 곡률반경이 강화되는 스트립 타입 양방향성 연성 패키지를 제공하는 것이다.
본 발명의 다른 목적은 특히 몰드 방향으로 휘어질 때 과도한 휘어짐을 제한하기 위하여 곡률반경이 조절되는 스트립 타입 양방향성 연성 패키지를 제공하는 것이다.
전술한 바와 같은 목적을 달성하기 위한 본 발명의 특징에 따르면, 본 발명의 연성 패키지는 연성 스트립 기판 상에 연성 몰드 처리되는 복수 몰드 영역, 및 상기 복수 몰드 영역 사이에 형성되고, 상기 연성 스트립 기판이 노출되는 복수 버퍼 영역을 포함하고, 상기 버퍼 영역이 확장될수록 상기 연성 스트립 기판의 곡률반경이 높아진다.
본 발명의 다른 특징에 의하면, 본 발명의 연성 패키지는 양방향으로 휘어지는 연성 스트립 기판, 상기 연성 스트립 기판 상에 단위 패키징 되는 제1패키지, 및 상기 제1패키지 일측에 일정한 거리를 두고 상기 연성 스트립 기판 상에 단위 패키징 되는 제2패키지를 포함한다.
위에서 설명한 바와 같이, 본 발명의 구성에 의하면 다음과 같은 효과를 기대할 수 있다.
첫째, 연성 스트립 기판 상에 몰드 영역과 버퍼 영역을 반복적으로 배치함으로써 버퍼 영역을 통하여 연성 패키지의 곡률반경을 조절하고, 특히 연성 패키지가 양방향으로 휘어질 수 있도록 할 수 있다.
둘째, 몰드 높이를 조절하거나 기판에 홈을 형성하여 곡률반경을 쉽게 강화할 수 있다.
셋째, 몰드 구조를 변경하여 상호 접촉하는 이웃 몰드 측면에 테이퍼 지는 스토퍼를 형성하고 과도한 휘어짐을 방지하고, 곡률반경을 쉽게 제한할 수 있다.
도 1a 및 도 1b는 본 발명에 의한 몰드 영역과 버퍼 영역이 규칙적으로 반복되는 연성 패키지의 구성을 나타내는 측단면도들.
도 2a 및 도 2b는 본 발명에 의한 곡률반경을 확장하기 위해 몰드 높이가 최소화되는 연성 패키지의 구성을 나타내는 측단면도들.
도 3a 및 도 3b는 본 발명에 의한 연성 스트립 기판 상에 버퍼 홈이 구비되는 연성 패키지의 구성을 나타내는 측단면도들.
도 4a 및 도 4b는 본 발명에 의한 몰드 측면에 스토퍼 면이 구비되는 연성 패키지의 구성을 나타내는 측단면도들.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해 질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려 주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 층 및 영역들의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 개략도인 평면도 및 단면도를 참고하여 설명될 것이다. 따라서 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서 본 발명의 실시예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 따라서 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 반도체 소자 혹은 반도체 패키지의 영역의 특정 형태를 예시하기 위한 것이고, 발명의 범주를 제한하기 위한 것은 아니다.
이하, 상기한 바와 같은 구성을 가지는 본 발명에 의한 스트립 타입 양방향성 연성 패키지의 바람직한 실시예를 첨부된 도면을 참고하여 상세하게 설명한다.
도 1a에는 본 발명에 의한 몰드 영역과 버퍼 영역이 규칙적으로 반복되는 연성 패키지의 구성이 도시되어 있고, 도 1b에는 이러한 연성 패키지가 기판 방향으로 휘어지는 구성이 도시되어 있다.
도 1a 및 도 1b를 참조하면, 스트립 타입 양방향성 연성 패키지(100)는 상하로 휘어지는 연성 스트립 기판(110), 연성 스트립 기판(110) 상에 각각 단위 패키징(packaging) 되는 제1패키지(120), 및 제2패키지(130)를 포함한다. 제2패키지(130)는 제1패키지(120) 일측에 형성되고, 제1패키지(120)와 소정 거리(d)를 두고 형성된다.
제1 및 제2패키지(120, 130)는 일정한 간격(d)으로 이격됨으로써, 연성 패키지(100)는 몰드 처리되는 몰드 영역(M)과 몰드 처리되지 않은 버퍼 영역(B)으로 구분될 수 있다.
버퍼 영역(B)은, 스페이스(space) 그 자체로서 몰드 처리가 되어 있지 않기 때문에, 전체 연성 패키지(100)의 유연성을 보장하는 부분이기도 하다. 따라서 그 간격(d)이 넓을수록 곡률반경은 증가하게 된다. 곡률반경을 무한정 높이자고 버퍼 영역(B)을 지나치게 확장하면 실제 반도체 다이가 집적되는 실장면적이 좁아져서 비경제적이다. 이로써 최적의 곡률반경을 확보하면서도 연성 반도체 다이(D)의 실장면적을 확장할 수 있는 스트립 타입 양방향성 연성 패키지(100) 설계가 필요하다.
가령, 일정한 거리(d)는 제1 및 제2패키지(120, 130)의 폭(w)보다 1/5 이상 1/2 이하인 것이 바람직하다.
이와 같은 버퍼 영역(B)은 제1패키지(120)에 실장되는 연성 반도체 다이(D)와 제2패키지(130)에 실장되는 연성 반도체 다이(D) 사이에 상호 스트레스를 주지 않도록 하는 완충 구역이기도 하다. 버퍼 영역(B)이 존재하지 않게 되면, 몰드를 통해서 양측 반도체 다이가 직접 충격을 전달받는 구조가 되기 때문에 충격 전달 경로를 차단할 필요가 있다.
몰드 영역(M)은, 소정의 두께(t1)로 인하여 연성 패키지(100)에서 곡률반경을 증진하는데 마이너스 요인이 될 수 있다.
도 2a에는 본 발명에 의한 연성 패키지의 곡률반경을 키우기 위하여 몰드 높이를 최소화하는 구성이 도시되어 있고, 도 2b에는 이러한 연성 패키지가 기판 방향으로 휘어지는 구성이 도시되어 있다.
도 2a 및 도 2b를 참조하면, 본 발명은 몰드 처리되는 제1 및 제2패키지(120, 130)의 높이를 최소화하여 곡률반경을 증진한다. 유연 기판(110) 상에 실장되는 연성 반도체 다이(D)의 두께는 이미 박막화 되어 더 이상 제한할 수 없지만, 연성 반도체 다이(D) 상에 커버되는 연성 몰드(C)의 두께는 조절 가능하다.
연성 몰드(C)의 두께(t1)를 최소화하여 전체 양 패키지(120, 130)의 높이가 실질적으로 연성 반도체 다이(D)의 두께(t2)와 가까워지도록 설계하면 유연 패키지(100)의 곡률반경은 최대화될 수 있다.
가령, 연성 몰드(C)의 두께(t1)와 연성 반도체 다이(D)의 두께(t2)의 차이는 연성 반도체 다이(D)의 두께(t2)보다 1/3을 넘지 않는 것으로 한다.
또한, 연성 몰드(C)의 두께를 최소화함으로써, 버퍼 영역(B)의 폭 즉, 제1 및 제2패키지(120, 130) 사이의 거리(d)는 몰드 영역(M)의 두께(t1)보다 큰 것이 바람직하다.
도 3a에는 본 발명에 의한 연성 스트립 기판 상에 버퍼 홈이 구비되는 연성 패키지의 구성이 도시되어 있고, 도 3b에는 이러한 연성 패키지가 몰드 방향으로 휘어지는 구성이 도시되어 있다.
도 3a 및 도 3b를 참조하면, 본 발명은 연성 스트립 기판(110)에 버퍼 홈(112)을 형성하여 기판(110)에 가해지는 스트레스를 더욱 완화한다. 전술한 바와 같이, 버퍼 영역(B)은 몰드 처리가 되지 않아 그 자체로서 스트레스를 완화하는 완충 구역의 기능을 수행하지만, 버퍼 영역(B)에서 집중적으로 휘어지기 때문에 아무리 연질의 유연 기판(110)을 사용하더라도 여전히 스트레스의 원인이 된다.
특히 본 발명은 연속적인 연성 스트립 기판(110) 상에 몰드 영역(M)과 버퍼 영역(B)이 규칙적으로 반복되기 때문에, 몰드 영역(M)은 몰드에 의하여 휘어지기 어렵고, 버퍼 영역(B)은 스페이스(space)를 통하여 휘어지기 때문에 아무래도 버퍼 영역(B)에서 스트레스가 집중될 수밖에 없다.
이에 기판(110) 상면의 일부를 제거하여 버퍼 홈(112)을 둠으로써 유연 패키지(100)가 휘어질 때 곡률반경을 증가시켜 스트레스를 완화하는 기능을 수행한다. 다만, 연성 스트립 기판(110)이 노출되는 상면 면적(a1) 중 버퍼 홈(112)이 형성되는 면적(a2) 비중이 1/2를 넘지 않는 것으로 한다.
도 4a에는 본 발명에 의한 스토퍼 면을 구비하는 연성 패키지의 구성이 도시되어 있고, 도 4b에는 이러한 연성 패키지가 몰드 방향으로 휘어지는 구성이 도시되어 있다.
도 4a 및 도 4b를 참조하면, 몰드 영역(M)은, 일부 구간에서 상부 폭이 하부 폭보다 작아지도록 연성 스트립 기판(110)으로부터 멀어질수록 측면이 테이퍼 지는 구조를 가질 수 있다. 이에 버퍼 영역(B)에서는 연성 스트립 기판(110)에서 멀어질수록 스페이스(space)가 넓어져 전술한 테이퍼 지는 스토퍼 면(114)이 형성된다.
유연 패키지(100)는 양방향성을 가지기 때문에, 기판(110) 측으로 휘어질 수 있고 혹은 기판(110)의 반대 측 즉 몰드(C) 측으로 휘어질 수 있다.
몰드 방향으로 휘어질 때 제1 및 제2패키지(120, 130) 사이에 버퍼 영역(B)을 설정하더라도 일정 각도에서는 제1패키지(120)와 제2패키지(130)가 상호 접촉할 수 있다. 접촉 부위에서 전달되는 충격은 연성 몰드(C)를 통하여 내부에 실장되는 연성 반도체 다이(D)에 전달된다. 특히 접촉 부위가 날카로운 경우 그 충격은 직접 반도체 다이(D)로 전달된다.
이에 몰드의 테이퍼 영역을 통하여 제1패키지(120)와 제2패키지(130)가 상호 접촉하더라도 제1패키지(120)와 제2패키지(130) 사이의 거리를 통하여 접촉 확률을 현저하게 작아지고, 접촉 시 점 접촉이 아니고 면 접촉을 하기 때문에 스토퍼 면(114)에 의하여 접촉 충격이 작아지는 효과가 있다.
한편, 도 1a, 도 2a, 도 3a, 및 도 4a를 참조하면, 연성 스트립 기판(110)은, 절연 기재, 그리고 상기 절연 기재 상하면에 형성되는 접속패드나 배선 패턴, 접속패드 등을 전기적으로 연결하기 위하여 기재 내에 형성되는 관통 전극이나 재배선 패턴을 포함할 수 있다.
상기 절연 기재는 유연성을 가지는 FPCB를 포함할 수 있다. 가령, 자유자재로 휘어지는 유연 반도체 기판 및 유연 반도체 다이가 제공되고, 나아가 전술한 기판 및 반도체 다이를 포함하는 위아래로 굽어지는 유연 반도체 패키지가 개발됨에 따라, 기재는 유연 FPCB를 이용하여 구성될 수 있다. 즉, 연성 스트립 기판(110), 연성 반도체 다이(D), 및 연성 보호부재(C)를 통하여 연성 패키지(100)의 구현이 가능하다.
가령, 기재는 휘어지거나 구부러질 수 있는 폴리머 재질로 형성될 수 있다. 기재는 대표적으로 폴리이미드(PI), 폴리에스터(polyester), 폴리에틸렌 나프탈레이트(PEN), 테플론(Teflon), 폴리에틸렌 테레프탈레이트(PET) 또는 기타 중합체(polymeric)로 형성될 수 있다.
제1패키지(120)는, 연성 스트립 기판(110) 상에 수직으로 적층되는 하나 이상의 제1연성 반도체 다이(D), 및 제1연성 반도체 다이(D)를 커버하는 제1연성 몰드(C)를 포함한다.
제2패키지(130) 역시, 제2연성 반도체 다이(D), 및 이를 커버하는 제2연성 몰드(C)를 포함한다. 본 발명의 실시예에서는 편의상 제1 및 제2패키지(120, 130)를 예로 들어 설명하고 있지만, 제2패키지(130)에 제한되지 않고, 그 이상의 패키지를 포함할 수 있다.
제1 및 제2연성 반도체 다이(D)는 연성 스트립 기판(110) 상에 집적되되, 휘어질 수 있도록 그 두께는 수십 마이크로미터를 넘지 않는 것으로 한다. 가령, 수 나노미터에서 수십 마이크로미터의 두께를 가질 수 있다.
제1 및 제2연성 몰드(C)는, 휘어지거나 구부려지는 재질로 형성될 수 있다. 가령, 몰드(C)는, 응력을 제공할 수 있는 물질을 포함하며, 폴리머 재질(polymer)이나 고무 재질(rubber)을 포함할 수 있다. 특히 폴리이미드(poly imide)를 포함할 수 있다.
따라서 연성 패키지(100)를 임의로 휘거나 구부리더라도 유연하고 신축 가능하고, 신축에 따른 응력이 발생하더라도 응력에 따른 손상이 방지되고, 특히 연성 스트립 기판(110)을 구부리거나 잡아 늘렸을 때, 연성 스트립 기판(110) 상에 형성되는 접속패드가 절단되거나 솔더 볼 등이 연성 스트립 기판(110)으로부터 박리되지 않아, 콘택 패일(contact fail)이 방지된다.
한편, 본 발명은 연성 패키지(100)는 스트립 타입으로 위아래 자유롭게 휘어지는 양방향성을 가지고 있기 때문에, 일 방향으로 과도하게 휘어지면 반대편으로 접착되는 반도체 다이(D)에 스트레스를 주게 된다. 따라서 과도한 휘어짐을 제어할 필요가 있다.
이에 본 발명에서 몰드(C)의 두께와 구조는 연성 패키지(100)가 기판(110) 반대 방향으로 휘어질 때 휘어짐을 제어하는 스토퍼 기능을 수행한다. 가령, 스토퍼 면(114)은 양 패키지(120, 130)가 더 이상 접근할 수 없도록 물리적으로 경계면을 제공함으로써, 과도한 휘어짐을 방지하고, 스트레스를 완화할 수 있다.
이상에서 살펴본 바와 같이, 본 발명은 양방향으로 휘어지는 스트립 타입 연성 패키지에서 특히 몰드 방향으로 패키지가 휘어질 때, 버퍼 영역을 통하여 곡률반경을 강화하면서도 과도한 휘어짐을 방지하기 위하여 몰드 구조를 변경하여 스토퍼 면을 제공하는 구성을 기술적 사상으로 하고 있음을 알 수 있다. 이와 같은 본 발명의 기본적인 기술적 사상의 범주 내에서, 당업계의 통상의 지식을 가진 자에게 있어서는 다른 많은 변형이 가능할 것이다.
100: 연성 패키지 110: 연성 스트립 기판
112: 버퍼 홈 114: 스토퍼 면
120: 제1패키지 130: 제2패키지

Claims (10)

  1. 웨어러블 스마트 기기에 탑재되고 양방향으로 휘어져 휴대가 가능한 스트립 타입 양방향성 연성 패키지에 있어서,
    연성 스트립 기판 상에 연성 몰드 처리되는 복수 몰드 영역; 및
    상기 복수 몰드 영역 사이에 형성되고, 상기 연성 스트립 기판이 노출되는 복수 버퍼 영역을 포함하고,
    상기 버퍼 영역이 확장될수록 상기 연성 스트립 기판의 곡률반경이 높아지며,
    상기 몰드 영역은 상부 폭이 하부 폭보다 작아지도록 측면이 상기 연성 스트립 기판으로부터 멀어질수록 테이퍼 지는 스토퍼 면을 포함함으로써, 상기 연성 스트립 기판이 상기 몰드 영역 방향으로 휘어질 때, 이웃하는 상기 스토퍼 면이 면대면 접촉하여 상기 곡률반경을 제어하고, 과도한 휨을 방지하고,
    상기 버퍼 영역은 그 자체로서 상기 복수 몰드 영역을 포함하는 상기 연성 스트립 기판에 유연성을 보장하지만, 상기 몰드 영역은 상기 곡률반경이 무한정 넓어지면 실장 면적이 좁아지기 때문에, 상기 버퍼 영역의 폭은 상기 몰드 영역의 폭보다 1/5 이상 1/2 이하인 것을 특징으로 하는 스트립 타입 양방향성 연성 패키지.
  2. 제 1 항에 있어서,
    상기 버퍼 영역의 폭은 상기 몰드 영역의 높이보다 큰 것을 특징으로 하는 스트립 타입 양방향성 연성 패키지.
  3. 삭제
  4. 삭제
  5. 웨어러블 스마트 기기에 탑재되고 양방향으로 휘어져 휴대가 가능한 스트립 타입 양방향성 연성 패키지에 있어서,
    상기 양방향으로 휘어지는 연성 스트립 기판;
    상기 연성 스트립 기판 상에 단위 패키징 되는 제1패키지; 및
    상기 제1패키지 일측에 일정한 거리를 두고 상기 연성 스트립 기판 상에 단위 패키징 되는 제2패키지를 포함하고,
    상기 연성 스트립 기판이 노출되는 상면에 버퍼 홈이 더 형성되고,
    상기 연성 스트립 기판이 노출되는 상면 면적 중 상기 버퍼 홈이 형성되는 면적 비중이 1/2를 넘지 않음으로써 일정한 곡률반경을 유지하고,
    상기 제1 및 제2패키지는,
    상기 연성 스트립 기판 상에 수직으로 적층되는 연성 반도체 다이; 및
    상기 연성 반도체 다이 상부의 연성 몰드를 포함하고,
    상기 연성 몰드의 두께와 상기 연성 반도체 다이의 두께의 차이는 상기 연성 반도체 다이의 두께보다 1/3을 넘지 않는 것을 특징으로 하는 스트립 타입 양방향성 연성 패키지.
  6. 제 5 항에 있어서,
    상기 일정한 거리는 상기 제1 및 제2패키지의 폭보다 1/5 이상 1/2 이하인 것을 특징으로 하는 스트립 타입 양방향성 연성 패키지.
  7. 삭제
  8. 삭제
  9. 삭제
  10. 제 5 항에 있어서,
    상기 연성 스트립 기판은, 폴리머 재질의 FPCB이고,
    상기 연성 반도체 다이는 수십 마이크로미터를 넘지 않으며,
    상기 연성 몰드는 폴리머 혹은 고무 재질인 것을 특징으로 하는 스트립 타입 양방향성 연성 패키지.
KR1020150127097A 2015-09-08 2015-09-08 스트립 타입 양방향성 연성 패키지 KR101765461B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150127097A KR101765461B1 (ko) 2015-09-08 2015-09-08 스트립 타입 양방향성 연성 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150127097A KR101765461B1 (ko) 2015-09-08 2015-09-08 스트립 타입 양방향성 연성 패키지

Publications (2)

Publication Number Publication Date
KR20170029922A KR20170029922A (ko) 2017-03-16
KR101765461B1 true KR101765461B1 (ko) 2017-08-07

Family

ID=58497789

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150127097A KR101765461B1 (ko) 2015-09-08 2015-09-08 스트립 타입 양방향성 연성 패키지

Country Status (1)

Country Link
KR (1) KR101765461B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102333985B1 (ko) * 2021-01-12 2021-12-02 배현진 웨어러블 스마트 기기

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004172323A (ja) * 2002-11-20 2004-06-17 Nec Corp 半導体パッケージ及び積層型半導体パッケージ
JP2012069744A (ja) * 2010-09-24 2012-04-05 Nec Corp 半導体装置及びその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150010209A (ko) 2013-07-18 2015-01-28 하나 마이크론(주) 유연 집적회로 소자 패키지의 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004172323A (ja) * 2002-11-20 2004-06-17 Nec Corp 半導体パッケージ及び積層型半導体パッケージ
JP2012069744A (ja) * 2010-09-24 2012-04-05 Nec Corp 半導体装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102333985B1 (ko) * 2021-01-12 2021-12-02 배현진 웨어러블 스마트 기기

Also Published As

Publication number Publication date
KR20170029922A (ko) 2017-03-16

Similar Documents

Publication Publication Date Title
US8552546B2 (en) Semiconductor package, semiconductor package structure including the semiconductor package, and mobile phone including the semiconductor package structure
US9570400B2 (en) Semiconductor package
KR102450575B1 (ko) 뒤틀림의 제어를 위한 채널을 포함하는 반도체 칩 모듈 및 이의 제조 방법
US9105503B2 (en) Package-on-package device
US9947644B2 (en) Semiconductor package
TWI653913B (zh) Resin structure and method of manufacturing same
US9935046B1 (en) Package device and manufacturing method thereof
US9806060B2 (en) Flexible packages including chips
KR101765461B1 (ko) 스트립 타입 양방향성 연성 패키지
KR101846853B1 (ko) 더미를 이용하여 강성 조절되는 연성 반도체 기판
US10622326B2 (en) Chip package structure
US10367165B2 (en) Flexible display device
KR101765266B1 (ko) 스프링을 이용하여 두 개 이상의 몰드가 탄성 연결되는 연성 패키지
US9318356B2 (en) Substrate strip
KR101672967B1 (ko) 에지에 사이드 패드를 포함하는 반도체 스택 패키지, 및 이를 포함하는 고밀도 메모리 모듈, 전자 회로 기기
US20220359364A1 (en) Package substrate, chip package and integrated circuit chip
KR101837043B1 (ko) 이중 몰드를 이용하여 곡률반경을 제어하는 연성 패키지
US9853015B1 (en) Semiconductor device with stacking chips
US11600572B2 (en) Routing structure between dies and method for arranging routing between dies
CN108962881A (zh) 堆叠封装结构
KR101716882B1 (ko) 접속 영역의 스트레스가 분산되는 연성 패키지, 및 그 제조 방법
KR101794178B1 (ko) 몰드의 성질을 조절하여 곡률반경을 제어하는 하이브리드 패키지
KR20180130620A (ko) 반도체 다이의 형상 변화를 이용하여 응력을 감소시킨 유연전자소자 및 그 제조방법
CN107492527B (zh) 具有顺应性角的堆叠半导体封装体
US11362045B2 (en) Chip package structure

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant