JP2007329498A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2007329498A JP2007329498A JP2007207664A JP2007207664A JP2007329498A JP 2007329498 A JP2007329498 A JP 2007329498A JP 2007207664 A JP2007207664 A JP 2007207664A JP 2007207664 A JP2007207664 A JP 2007207664A JP 2007329498 A JP2007329498 A JP 2007329498A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- conductive region
- conductive
- exposed
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
【解決手段】第1導電型の半導体基板表面から裏面に亘って設けた第2導電型第1導電領域81と、半導体基板表面に、第1導電領域を挟んだ一方の位置の第2導電型第2導電領域2と、半導体基板裏面に、第1導電領域を挟んだ他方の位置の第2導電型第3導電領域3と、該領域の露出面上で電極端子を接続する第3導電材22と、半導体基板裏面において、第2導電領域に対向する一方の位置で露出する面上の電極端子を接続する第2導電材21と、半導体基板表面で、第2導電領域の露出面上及び第1導電領域を挟んだ他方の位置で露出する面上に、第1導電領域と絶縁された状態で延在する第1導電材142と、絶縁状態を保つべく第1導電領域の露出面を覆う絶縁性の第1支持体103とを備える。
【選択図】図10
Description
更に、前記第2導電領域の露出面上及び前記第1導電領域を挟んだ他方の位置において露出している面上で突出する第2支持体を備えることを特徴とする。
2 P型導電領域
3 P型導電領域
4 P型導電領域
5 N型導電領域
6 N型導電領域
7 P型導電領域
8 P型導電領域
11 絶縁膜
12 絶縁膜
13 絶縁膜
14 絶縁膜
21 ハンダ
22 ハンダ
23 ハンダ
31 電極端子
32 電極端子
41 支持体
42 支持体
43 支持体
44 支持体
45 支持体
46 支持体
51 金属板
52 金属板
61 ハンダ
62 ハンダ
71 絶縁体
72 絶縁体
73 絶縁体
81 P型導電領域
82 P型導電領域
91 支持体
92 支持体
93 支持体
94 支持体
95 支持体
96 支持体
100 半導体基板
101 支持体
102 支持体
103 支持体
104 支持体
105 支持体
106 支持体
111 支持体
112 支持体
113 支持体
114 支持体
115 支持体
116 支持体
121 N型導電領域
122 P型導電領域
123 P型導電領域
128 N型導電領域
131 ハンダ
132 ハンダ
141 ハンダ
142 ハンダ
151 支持体
152 支持体
153 支持体
154 支持体
155 支持体
200 樹脂モールド部
201 支持体
202 支持体
203 支持体
204 支持体
205 支持体
206 支持体
207 支持体
208 支持体
209 支持体
210 支持体
211 支持体
212 支持体
221 N型導電領域
222 N型導電領域
231 P型導電領域
232 P型導電領域
241 絶縁膜
242 絶縁膜
243 絶縁膜
244 絶縁膜
300 半導体基板
400 半導体基板
Claims (3)
- 第1導電型の半導体基板の表面から裏面に亘って設けられた第1導電型と反対の第2導電型の第1導電領域と、
前記半導体基板の表面において、前記第1導電領域を挟んだ一方の位置に設けられた第2導電型の第2導電領域と、
前記半導体基板の裏面において、前記第1導電領域を挟んだ他方の位置に設けられた第2導電型の第3導電領域と、
前記第3導電領域の露出面上で電極端子を接続するための第3導電材と、
前記半導体基板の裏面において、前記第2導電領域に対向する一方の位置において露出する面上で電極端子を接続するための第2導電材と、
前記半導体基板の表面において、前記第2導電領域の露出面上及び前記第1導電領域を挟んだ他方の位置において露出する面上に、前記第1導電領域と絶縁された状態で延在する第1導電材と、
前記絶縁状態を保つべく、前記第1導電領域の露出面を覆う絶縁性の第1支持体とを備えることを特徴とする半導体装置。 - 更に、前記第2導電領域の露出面上及び前記第1導電領域を挟んだ他方の位置において露出している面上で突出する第2支持体を備えることを特徴とする請求項1に記載の半導体装置。
- 第1導電型の半導体基板と、
該半導体基板の表面から裏面に亘って設けられた第1導電型と反対の第2導電型の第1導電領域と、
前記半導体基板の表面において、前記第1導電領域を挟んだ一方の位置に設けられた第2導電型の第2導電領域と、
前記半導体基板の表面において、前記第1導電領域を挟んだ他方の位置において露出した第1露出領域と、
前記半導体基板の裏面において、前記第1導電領域を挟んだ他方の位置に設けられた第2導電型の第3導電領域と、
前記半導体基板の裏面において、前記第1導電領域を挟んだ一方の位置において露出した第2露出領域と、から成る構成をそれぞれ有する第1半導体基板構成および第2半導体基板構成と、
第1半導体基板構成上に第2半導体基板構成が搭載されるべく、前記第1半導体基板構成における前記第2導電領域の露出面上と前記第2半導体基板構成における前記第2露出面上との対向する間に設けられた第4導電材と、
前記第1半導体基板構成における前記第1露出面上と前記第2半導体基板構成における前記第3導電領域の露出面上との対向する間に設けられた第5導電材と、
前記第1半導体基板構成における前記第2露出面上に設けられた電極端子を接続するための第2導電材と、
前記第1半導体基板構成における前記第3導電領域の露出面上に設けられた電極端子を接続するための第3導電材と、
前記第2半導体基板構成における前記第2導電領域の露出面上及び前記第1露出領域の露出する面上に、前記第1導電領域と絶縁された状態で延在する第1導電材と、
前記第1半導体基板構成における前記第2導電領域の露出面上及び前記第1露出領域の露出する面上で突出する第2支持体と、
前記第2半導体基板構成における前記第3導電領域の露出面上及び前記第2露出領域
の露出している面上で突出する第3支持体と、
前記第2半導体基板構成における前記絶縁状態を保つべく、前記第1の導電領域の露出面を覆う絶縁性の第1支持体とを備えることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007207664A JP4744491B2 (ja) | 2007-08-09 | 2007-08-09 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007207664A JP4744491B2 (ja) | 2007-08-09 | 2007-08-09 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002336958A Division JP4010930B2 (ja) | 2002-11-20 | 2002-11-20 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007329498A true JP2007329498A (ja) | 2007-12-20 |
JP4744491B2 JP4744491B2 (ja) | 2011-08-10 |
Family
ID=38929713
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007207664A Expired - Lifetime JP4744491B2 (ja) | 2007-08-09 | 2007-08-09 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4744491B2 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02121356A (ja) * | 1988-09-09 | 1990-05-09 | Motorola Inc | 半導体デバイス |
JPH05304190A (ja) * | 1992-04-28 | 1993-11-16 | Rohm Co Ltd | 半導体装置 |
JPH06302607A (ja) * | 1993-04-13 | 1994-10-28 | Hitachi Ltd | バンプ電極の形成方法およびそれを用いた半導体製造装置 |
JPH07254620A (ja) * | 1994-03-16 | 1995-10-03 | Origin Electric Co Ltd | 面実装型半導体装置 |
-
2007
- 2007-08-09 JP JP2007207664A patent/JP4744491B2/ja not_active Expired - Lifetime
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02121356A (ja) * | 1988-09-09 | 1990-05-09 | Motorola Inc | 半導体デバイス |
JPH05304190A (ja) * | 1992-04-28 | 1993-11-16 | Rohm Co Ltd | 半導体装置 |
JPH06302607A (ja) * | 1993-04-13 | 1994-10-28 | Hitachi Ltd | バンプ電極の形成方法およびそれを用いた半導体製造装置 |
JPH07254620A (ja) * | 1994-03-16 | 1995-10-03 | Origin Electric Co Ltd | 面実装型半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4744491B2 (ja) | 2011-08-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10727163B2 (en) | Semiconductor device | |
US11908957B2 (en) | Solar cell module | |
US10861833B2 (en) | Semiconductor device | |
JP6711001B2 (ja) | 半導体装置及び製造方法 | |
EP2498289A2 (en) | IGBT power semiconductor package having an electrically conductive clip | |
EP2717310A1 (en) | Semiconductor device and wiring substrate | |
JP6444537B2 (ja) | 半導体装置及びその製造方法 | |
US20180323120A1 (en) | Power module | |
US20130104961A1 (en) | Solar cell module and solar cell | |
US20130269744A1 (en) | Thermoelectric conversion module | |
EP2571053A1 (en) | Power semiconductor arrangement and method of forming thereof | |
KR20090125274A (ko) | 연성평면리드를 구비한 집적회로 | |
TWI416549B (zh) | Ptc裝置及具有該裝置之電氣設備 | |
JP2018093152A (ja) | 熱発電デバイス | |
JP4010930B2 (ja) | 半導体装置 | |
JP2008294219A (ja) | 半導体装置及びその製造方法 | |
JP4744491B2 (ja) | 半導体装置 | |
US10236430B2 (en) | Thermoelectric module | |
US9153516B2 (en) | Voidlessly encapsulated semiconductor die package | |
JP6445109B2 (ja) | 光電素子パッケージ構造及び光電チップをパッケージ化する方法 | |
JP2013187494A (ja) | 半導体装置 | |
JP7192334B2 (ja) | 半導体装置 | |
JP7095641B2 (ja) | 半導体装置 | |
JP2018174280A (ja) | 積層部材の製造方法 | |
JP2012054513A (ja) | 半導体パッケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100622 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100806 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110105 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110328 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20110411 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110510 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110510 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140520 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4744491 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |