CN102254889A - 一种大功率半导体器件及其封装方法 - Google Patents

一种大功率半导体器件及其封装方法 Download PDF

Info

Publication number
CN102254889A
CN102254889A CN2011101861184A CN201110186118A CN102254889A CN 102254889 A CN102254889 A CN 102254889A CN 2011101861184 A CN2011101861184 A CN 2011101861184A CN 201110186118 A CN201110186118 A CN 201110186118A CN 102254889 A CN102254889 A CN 102254889A
Authority
CN
China
Prior art keywords
lead frame
chip
copper sheet
pin
sintering
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011101861184A
Other languages
English (en)
Inventor
徐洋
王琳
吴家健
严巧成
徐晓峰
黄健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
QIDONG JIEJIE MICRO-ELECTRONIC Co Ltd
Original Assignee
QIDONG JIEJIE MICRO-ELECTRONIC Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by QIDONG JIEJIE MICRO-ELECTRONIC Co Ltd filed Critical QIDONG JIEJIE MICRO-ELECTRONIC Co Ltd
Priority to CN2011101861184A priority Critical patent/CN102254889A/zh
Publication of CN102254889A publication Critical patent/CN102254889A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/77—Apparatus for connecting with strap connectors
    • H01L2224/7725—Means for applying energy, e.g. heating means
    • H01L2224/77272—Oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/8438—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/84385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

本发明公开了一种大功率半导体器件，依次包括引线框架、底板、陶瓷片、小底板、半导体芯片，引线框架上设有管脚，其特征是：半导体芯片的电极与引线框架的管脚通过铜片连接，铜片呈3-6夹角的V字形结构，夹角中烧结填充有焊锡膏。上述大功率半导体器件的封装方法，包括如下步骤：a、将引线框架放入裁片机的上料机构，芯片安装位置、管脚V沟上点入焊锡膏；b、在裁片机上装入芯片；c、分别在芯片的K区、G区位置点上焊锡膏；d、在芯片及引线框架管脚上贴上铜片；e、将装好铜片的引线框架装入石墨治具放入烧结炉烧结，f、将烧结完成的工件去除助焊剂残留后再包封完成产品的封装过程。本发明的优点是：使用寿命久、工作效率高。

Description

一种大功率半导体器件及其封装方法
技术领域
本发明涉及一种大功率半导体器件。
本发明还涉及上述大功率半导体器件的封装方法。
背景技术
目前，大功率半导体器件的封装都是采用粗铝线超声键压的方法实现芯片电极引出到引线框架的管脚上，器件的设计电流比较大时，需要使用的粗铝线线径须设计到φ500um，数量达到3根或3根以上，生产效率低下，且多根粗铝线的超声键压过程中，因较大的超声功率和压力很容易导致芯片的损伤，从而给大功率器件封装造成成品率很低且留下使用后患的弱点和弊端。因此，应该提供一种新的技术方案解决上述问题。
发明内容
本发明的一个目的是提供一种用铜片代替铝线电极的大功率半导体器件。
本发明的另一个目的是：提供上述大功率半导体器件的封装方法。
为实现上述目的，本发明采用的技术方案是：
一种大功率半导体器件，依次包括引线框架、底板、设置在底板上的陶瓷片、设置在陶瓷片上的小底板、固定在小底板上的半导体芯片，所述引线框架上设有管脚，所述半导体芯片的电极与引线框架的管脚通过铜片相连接，所述铜片呈3-6夹角的V字形结构，所述夹角中烧结填充有焊锡膏。
所述引线框架的管脚上设有V沟，所述V沟内烧结填充有焊锡膏。
  进一步的铜片的材料采用0.2mm厚度KFC电解铜，焊锡膏成分为：Pb92.5重量份、Sn5重量份、Ag2.5重量份。
一种大功率半导体器件的封装方法，包括如下步骤：
a、将已经焊接组立的引线框架放入自动上芯裁片机的上料机构，芯片安装位置、管脚V沟上点入适量的焊锡膏；
b、采用自动上芯裁片机在引线框架上装入半导体芯片，分别在芯片的K区、G区位置点上适量的焊锡膏；
c、在芯片及引线框架管脚上贴上铜片，铜片采用卷带式设计，在自动上芯裁片机上根据卷带两侧的定位孔定位，冲裁后真空吸嘴将其吸到已经点好焊锡膏的芯片及引线框架上，卷带两侧设置保护脚保护铜片；
  d、将装好铜片并经预烘的引线框架装入石墨治具放入烧结炉烧结，工艺条件如下： 
工艺设备：10温区隧道烧结炉，
工艺条件：10温区隧道烧结炉炉温分别为：350±20℃、350±20℃、300±20℃、300±20℃、400±20℃、400±20℃、450±20℃、450±20℃、360±20℃、360±20℃，气体流量：氮气: 655NL/MIN，氢气：82NL/MIN，
冷却水流量：82L/MIN，温度：152℃，工件步进时间：12秒，
工艺方法：将装好工件的石墨治具放入具有保护和还原气体即氮气和氢气的炉膛内完成焊料中助焊剂的挥发、焊料的熔化、工件的冷却等过程，从而完成芯片与铜片的焊接烧结；
e、 将烧结完成的工件经清洗去除助焊剂残留后再经环氧树脂包封及其他工序后完成产品的封装过程。
本发明大功率半导体器件，将铜片设计成3-6°角度V字形结构，减小铜片与芯片的直接接触的面积，在V字形夹角中烧结填充焊锡膏，因焊锡为软焊料，能够充分吸收铜片热膨胀时的应力，从而大大减小了芯片受到的横向剪切力。在放置铜片时，铜片采用卷带式进入自动上芯裁片机，卷带两侧设置保护脚，能够有效的防止K、G区铜片受外力影响产生变形，同时，机械自动化生产也大大提高了生产效率（粗铝线键压的生产效率：600只/小时/台，自动上芯裁片机的生产效率：3000只/小时/台）。为了保证在焊接烧结过程中，铜片与芯片、框架底板保持准确的位置，引线框架底板的管脚部位采取了V沟设计，对应铜片位置也配合设计了V沟结构，以保证铜片焊接烧结的位置准确度。铜片的材料采用0.2mm厚度KFC电解铜，膨胀系数为1.7×10-5/℃，热导率394W/(m*k)，铜的热导率远大于铝，这样可以有效的保证芯片的散热能够顺利的通过铜片传出，从而提高大功率器件的电流能力。
本发明的优点是：
1、 可以使用导电、导热性能更加优良的铜代替铝来传导芯片与引线框架的连接；
2、 减小铜片与芯片的直接接触面积后，防止铜片因膨胀系数大而使芯片受横向剪切力而损坏的可能；
3、 铜片采用卷带式设计，采用机械自动化冲裁装片，大大提高了工作效率，便于批量生产。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细叙述。
图1为本发明结构示意图。
图2为图1侧视图。
图3为进入自动上芯裁片机时铜片的结构示意图。
图4为铜片冲裁结构示意图。
其中：1、引线框架，2、底板，3、陶瓷片，4、小底板，5、半导体芯片，6、管脚，7、铜片，8、焊锡膏，9、保护脚，10、V沟。
具体实施方式
实施例1
    如图1—4所示，本发明大功率半导体器件，依次包括引线框架1、底板2、设置在底板2上的陶瓷片3、设置在陶瓷片3上的小底板4、固定在小底板4上的半导体芯片5，所述引线框架1上设有管脚6，所述半导体芯片5的电极与引线框架1的管脚6通过铜片7相连接，所述铜片7呈3-6夹角的V字形结构，所述夹角中烧结填充有焊锡膏8，所述引线框架1的管脚上设有V沟10，所述V沟10内烧结填充有焊锡膏8，铜片7的材料采用0.2mm厚度KFC电解铜，焊锡膏8成分为：Pb92.5重量份、Sn5重量份、Ag2.5重量份。
上述大功率半导体器件的封装方法，包括如下步骤：
a、将已经焊接组立的引线框架1放入自动上芯裁片机的上料机构，芯片安装位置、管脚V沟10上点入适量的焊锡膏8；
b、采用自动上芯裁片机在引线框架1上装入半导体芯片5，分别在芯片的K区、G区位置点上适量的焊锡膏8；
c、在芯片5及引线框架管脚6上贴上铜片7，铜片7采用卷带式设计，在自动上芯裁片机上根据卷带两侧的定位孔定位，冲裁后真空吸嘴将其吸到已经点好焊锡膏8的芯片5及引线框架1上，卷带两侧设置保护脚9保护铜片7；
  d、将装好铜片7并经预烘的引线框架1装入石墨治具放入烧结炉烧结，工艺条件如下： 
工艺设备：10温区隧道烧结炉
工艺条件：10温区隧道烧结炉炉温分别为：330℃、350℃、280℃、300℃、400℃、380℃、430℃、450℃、340℃、360℃，气体流量：氮气: 60NL/MIN，氢气：6NL/MIN
冷却水流量：6L/MIN，温度：13℃，工件步进时间：12秒
工艺方法：将装好工件的石墨治具放入具有保护和还原气体即氮气和氢气的炉膛内完成焊料中助焊剂的挥发、焊料的熔化、工件的冷却等过程，从而完成芯片与铜片的焊接烧结；
e、 将烧结完成的工件经清洗去除助焊剂残留后再经环氧树脂包封及其他工序后完成产品的封装过程。
实施例2
    如图1—4所示，本发明大功率半导体器件，依次包括引线框架1、底板2、设置在底板2上的陶瓷片3、设置在陶瓷片3上的小底板4、固定在小底板4上的半导体芯片5，所述引线框架1上设有管脚6，所述半导体芯片5的电极与引线框架1的管脚6通过铜片7相连接，所述铜片7呈3-6夹角的V字形结构，所述夹角中烧结填充有焊锡膏8，所述引线框架1的管脚上设有V沟10，所述V沟10内烧结填充有焊锡膏8，铜片7的材料采用0.2mm厚度KFC电解铜，焊锡膏8成分为：Pb92.5重量份、Sn5重量份、Ag2.5重量份。
上述大功率半导体器件的封装方法，包括如下步骤：
a、将已经焊接组立的引线框架1放入自动上芯裁片机的上料机构，芯片安装位置、管脚V沟10上点入适量的焊锡膏8；
b、采用自动上芯裁片机在引线框架1上装入半导体芯片5，分别在芯片的K区、G区位置点上适量的焊锡膏8；
c、在芯片5及引线框架管脚6上贴上铜片7，铜片7采用卷带式设计，在自动上芯裁片机上根据卷带两侧的定位孔定位，冲裁后真空吸嘴将其吸到已经点好焊锡膏的芯片5及引线框架1上，卷带两侧设置保护脚9保护铜片7；
  d、将装好铜片7并经预烘的引线框架1装入石墨治具放入烧结炉烧结，工艺条件如下： 
工艺设备：10温区隧道烧结炉
工艺条件：10温区隧道烧结炉炉温分别为：350℃、370℃、280℃、300℃、420℃、400℃、430℃、450℃、380℃、360℃，气体流量：氮气: 65NL/MIN，氢气：8NL/MIN
冷却水流量：8L/MIN，温度：15℃，工件步进时间：12秒
工艺方法：将装好工件的石墨治具放入具有保护和还原气体即氮气和氢气的炉膛内完成焊料中助焊剂的挥发、焊料的熔化、工件的冷却等过程，从而完成芯片与铜片的焊接烧结；
e、 将烧结完成的工件经清洗去除助焊剂残留后再经环氧树脂包封及其他工序后完成产品的封装过程。
实施例3
   如图1—4所示，本发明大功率半导体器件，依次包括引线框架1、底板2、设置在底板2上的陶瓷片3、设置在陶瓷片3上的小底板4、固定在小底板4上的半导体芯片5，所述引线框架1上设有管脚6，所述半导体芯片5的电极与引线框架1的管脚6通过铜片7相连接，所述铜片7呈3-6夹角的V字形结构，所述夹角中烧结填充有焊锡膏8，所述引线框架1的管脚上设有V沟10，所述V沟10内烧结填充有焊锡膏8，铜片7的材料采用0.2mm厚度KFC电解铜，焊锡膏8成分为：Pb92.5重量份、Sn5重量份、Ag2.5重量份。
上述大功率半导体器件的封装方法，包括如下步骤：
a、将已经焊接组立的引线框架1放入自动上芯裁片机的上料机构，芯片安装位置、管脚V沟10上点入适量的焊锡膏8；
b、采用自动上芯裁片机在引线框架1上装入半导体芯片5，分别在芯片的K区、G区位置点上适量的焊锡膏8；
c、在芯片5及引线框架管脚6上贴上铜片7，铜片7采用卷带式设计，在自动上芯裁片机上根据卷带两侧的定位孔定位，冲裁后真空吸嘴将其吸到已经点好焊锡膏8的芯片5及引线框架1上，卷带两侧设置保护脚9保护铜片7；
  d、将装好铜片7并经预烘的引线框架1装入石墨治具放入烧结炉烧结，工艺条件如下： 
工艺设备：10温区隧道烧结炉
工艺条件：10温区隧道烧结炉炉温分别为：350℃、370℃、320℃、300℃、420℃、400℃、430℃、470℃、380℃、360℃，气体流量：氮气: 70NL/MIN，氢气：8NL/MIN
冷却水流量：10L/MIN，温度：17℃，工件步进时间：12秒
工艺方法：将装好工件的石墨治具放入具有保护和还原气体即氮气和氢气的炉膛内完成焊料中助焊剂的挥发、焊料的熔化、工件的冷却等过程，从而完成芯片与铜片的焊接烧结；
e、 将烧结完成的工件经清洗去除助焊剂残留后再经环氧树脂包封及其他工序后完成产品的封装过程。

Claims (5)

1.一种大功率半导体器件，依次包括引线框架、底板、设置在底板上的陶瓷片、设置在陶瓷片上的小底板、固定在小底板上的半导体芯片，所述引线框架上设有管脚，其特征是：所述半导体芯片的电极与引线框架的管脚通过铜片相连接，所述铜片呈3-6夹角的V字形结构，所述夹角中烧结填充有焊锡膏。
2.根据权利要求1所述的一种大功率半导体器件，其特征是：所述引线框架的管脚上设有V沟，所述V沟内烧结填充有焊锡膏。
3.根据权利要求1所述的一种大功率半导体器件，其特征是：铜片的材料采用0.2mm厚度KFC电解铜。
4.根据权利要求1所述的一种大功率半导体器件，其特征是：所述焊锡膏成分为：Pb92.5重量份、Sn5重量份、Ag2.5重量份。
5.一种大功率半导体器件的封装方法，其特征是包括如下步骤：
a、将已经焊接组立的引线框架放入自动上芯裁片机的上料机构，芯片安装位置、管脚V沟上点入适量的焊锡膏；
b、采用自动上芯裁片机在引线框架上装入半导体芯片，分别在芯片的K区、G区位置点上适量的焊锡膏；
c、在芯片及引线框架管脚上贴上铜片，铜片采用卷带式设计，在自动上芯裁片机上根据卷带两侧的定位孔定位，冲裁后真空吸嘴将其吸到已经点好焊锡膏的芯片及引线框架上，卷带两侧设置保护脚保护铜片；
 d、将装好铜片并经预烘的引线框架装入石墨治具放入烧结炉烧结，工艺条件如下： 
工艺设备：10温区隧道烧结炉，
工艺条件：10温区隧道烧结炉炉温分别为：350±20℃、350±20℃、300±20℃、300±20℃、400±20℃、400±20℃、450±20℃、450±20℃、360±20℃、360±20℃，气体流量：氮气: 655NL/MIN，氢气：82NL/MIN，
冷却水流量：82L/MIN，温度：152℃，工件步进时间：12秒，
工艺方法：将装好工件的石墨治具放入具有保护和还原气体即氮气和氢气的炉膛内完成焊料中助焊剂的挥发、焊料的熔化、工件的冷却等过程，从而完成芯片与铜片的焊接烧结；
e、 将烧结完成的工件经清洗去除助焊剂残留后再经环氧树脂包封及其他工序后完成产品的封装过程。
CN2011101861184A 2011-07-05 2011-07-05 一种大功率半导体器件及其封装方法 Pending CN102254889A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2011101861184A CN102254889A (zh) 2011-07-05 2011-07-05 一种大功率半导体器件及其封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011101861184A CN102254889A (zh) 2011-07-05 2011-07-05 一种大功率半导体器件及其封装方法

Publications (1)

Publication Number Publication Date
CN102254889A true CN102254889A (zh) 2011-11-23

Family

ID=44982039

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011101861184A Pending CN102254889A (zh) 2011-07-05 2011-07-05 一种大功率半导体器件及其封装方法

Country Status (1)

Country Link
CN (1) CN102254889A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104037148B (zh) * 2014-05-23 2017-02-01 南通皋鑫科技开发有限公司 一种低废品率轴向二极管引线及其焊接方法
CN106783762A (zh) * 2017-02-22 2017-05-31 捷捷半导体有限公司 一种双芯片垂直并联方式的二极体封装结构和制造方法
CN107316843A (zh) * 2017-06-23 2017-11-03 青岛佳恩半导体有限公司 一种电力电子器件的绝缘结构的制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1041065A (zh) * 1988-09-09 1990-04-04 莫托罗拉公司 功率器件的自对准电报
US20040056362A1 (en) * 2002-09-19 2004-03-25 Kabushiki Kaisha Toshiba Semiconductor device
CN101179055A (zh) * 2007-12-14 2008-05-14 江苏宏微科技有限公司 半导体功率模块及其散热方法
US20090194859A1 (en) * 2008-02-04 2009-08-06 Fairchild Korea Semiconductor, Ltd. Semiconductor package and methods of fabricating the same
CN101901789A (zh) * 2010-06-28 2010-12-01 启东市捷捷微电子有限公司 内绝缘型塑封半导体器件及其制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1041065A (zh) * 1988-09-09 1990-04-04 莫托罗拉公司 功率器件的自对准电报
US20040056362A1 (en) * 2002-09-19 2004-03-25 Kabushiki Kaisha Toshiba Semiconductor device
CN101179055A (zh) * 2007-12-14 2008-05-14 江苏宏微科技有限公司 半导体功率模块及其散热方法
US20090194859A1 (en) * 2008-02-04 2009-08-06 Fairchild Korea Semiconductor, Ltd. Semiconductor package and methods of fabricating the same
CN101901789A (zh) * 2010-06-28 2010-12-01 启东市捷捷微电子有限公司 内绝缘型塑封半导体器件及其制造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104037148B (zh) * 2014-05-23 2017-02-01 南通皋鑫科技开发有限公司 一种低废品率轴向二极管引线及其焊接方法
CN106783762A (zh) * 2017-02-22 2017-05-31 捷捷半导体有限公司 一种双芯片垂直并联方式的二极体封装结构和制造方法
CN106783762B (zh) * 2017-02-22 2024-01-02 捷捷半导体有限公司 一种双芯片垂直并联方式的二极体封装结构和制造方法
CN107316843A (zh) * 2017-06-23 2017-11-03 青岛佳恩半导体有限公司 一种电力电子器件的绝缘结构的制造方法

Similar Documents

Publication Publication Date Title
CN106134330B (zh) 一种基于等离子清洗的高钎焊率真空焊接方法
CN103934534B (zh) 一种厚膜基板与功率外壳的真空焊接方法
CN104551381A (zh) 钨靶材组件的焊接方法
CN101431207A (zh) 激光晶体板条与热沉焊接的方法
CN104002003B (zh) 一种无需负载低空洞率的真空钎焊装片工艺方法
Ishizaki et al. Reliability of Cu nanoparticle joint for high temperature power electronics
CN205406943U (zh) 一种全自动ld芯片共晶装置
CN102601477A (zh) 一种led晶片微焊共晶方法
CN102254889A (zh) 一种大功率半导体器件及其封装方法
JP2015185559A (ja) 半導体モジュールの製造方法および半導体モジュール
CN109256337A (zh) 一种周长毫米级元件共晶焊接装置及焊接方法
CN108381017B (zh) 一种形变量可控的石墨电极中频电阻扩散焊方法
CN105226030A (zh) 高压大功率碳化硅二极管封装结构及封装工艺
CN102485698B (zh) 黄铜与碳化硅陶瓷的连接方法及其连接件
CN115815773A (zh) 铍铜和工具钢的扩散焊接方法
CN106098649B (zh) 大功率贴片元件及其加工工装、制作方法
CN106624310A (zh) 电阻焊水下焊接装置及电阻焊水下焊接方法
EP2765597A2 (en) System for sintering using a pressurized gas or liquid
CN103633550B (zh) 一种半导体激光器bar条垂直阵列的封装方法
CN102581410B (zh) 一种二极管芯片的焊接工艺
TW202137858A (zh) 結合散熱器的碳化矽模組
CN206059374U (zh) 大功率贴片元件及其加工工装
CN202205733U (zh) 一种大功率半导体器件
CN111739808B (zh) 一种环保螺栓型电力电子整流芯片成型工艺
CN103594458A (zh) 一种衬板结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C53 Correction of patent of invention or patent application
CB02 Change of applicant information

Address after: 226200, No. 8, Xinglong Road, Chengbei Industrial Zone, Qidong Economic Development Zone, Jiangsu, Nantong

Applicant after: Jiangsu Jiejie Microelectronics Co., Ltd.

Address before: 226200, No. 8, Xinglong Road, Chengbei Industrial Zone, Qidong Economic Development Zone, Jiangsu, Nantong

Applicant before: Qidong Jiejie Micro-electronic Co., Ltd.

COR Change of bibliographic data

Free format text: CORRECT: APPLICANT; FROM: QIDONG JIEJIE MICRO-ELECTRONIC CO., LTD. TO: JIANGSU JIEJIE MICROELECTRONICS CO., LTD.

C53 Correction of patent of invention or patent application
CB02 Change of applicant information

Address after: 226200, 8, Xinglong Road, Qidong science and Technology Pioneer Park, Jiangsu

Applicant after: Jiangsu Jiejie Microelectronics Co., Ltd.

Address before: 226200, No. 8, Xinglong Road, Chengbei Industrial Zone, Qidong Economic Development Zone, Jiangsu, Nantong

Applicant before: Jiangsu Jiejie Microelectronics Co., Ltd.

C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20111123