CN101901789A - 内绝缘型塑封半导体器件及其制造方法 - Google Patents

内绝缘型塑封半导体器件及其制造方法 Download PDF

Info

Publication number
CN101901789A
CN101901789A CN2010102116659A CN201010211665A CN101901789A CN 101901789 A CN101901789 A CN 101901789A CN 2010102116659 A CN2010102116659 A CN 2010102116659A CN 201010211665 A CN201010211665 A CN 201010211665A CN 101901789 A CN101901789 A CN 101901789A
Authority
CN
China
Prior art keywords
lead
semiconductor element
chip
copper
framework
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010102116659A
Other languages
English (en)
Other versions
CN101901789B (zh
Inventor
徐洋
吴家健
黄健
王琳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Jiejie Microelectronics Co., Ltd.
Original Assignee
QIDONG JIEJIE MICRO-ELECTRONIC Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by QIDONG JIEJIE MICRO-ELECTRONIC Co Ltd filed Critical QIDONG JIEJIE MICRO-ELECTRONIC Co Ltd
Priority to CN2010102116659A priority Critical patent/CN101901789B/zh
Publication of CN101901789A publication Critical patent/CN101901789A/zh
Application granted granted Critical
Publication of CN101901789B publication Critical patent/CN101901789B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明涉及内绝缘型塑封半导体器件，包括框架、大底板、小底板、可控硅芯片、门极内引线、K极内引线和电极引出端，可控硅芯片与电极引出端之间连接门极内引线和K极内引线，电极引出端与小底板连接，其特征是大底板与小底板之间设有三氧化二铝陶瓷片，小底板上设有凸台，可控硅芯片置于凸台上，框架、大底板和小底板均为铜质材料制成，门极内引线和K极内引线均为铜引线片。还涉及制造方法，包括铜底板点胶、上瓷片、瓷片点胶、装配引脚框架、框架烧结、框架上料、框架点胶、上芯片、芯片点胶、引脚点胶、上内引线片、芯片烧结、清洗、包封、固化、去毛刺和电镀锡步骤。本发明优点：绝缘耐压、有利散热、气密性高、可靠性高、安全性高。

Description

内绝缘型塑封半导体器件及其制造方法
技术领域
本发明涉及一种半导体器件，尤其涉及一种内绝缘型塑封半导体器件及其制造方法。
背景技术
目前半导体器件的封装结构是硅芯片直接烧结到引线框架的金属底板上，即器件的某个电极直接与框架的金属底板连接，而有些器件(如可控硅)的使用特点又是绝大多数直接接到AC220V或AC380V电源上，用户在使用时，会使散热片直接连接较高电压的交流电，给使用带来诸多不便，几只可控硅同时在一个电路中使用时，不能共用一个散热片，还会造成不安全的因素。
发明内容
本发明的一个目的是提供一种绝缘耐压、有利散热、气密性高、可靠性高、安全性高的一种内绝缘型塑封半导体器件。
本发明的另一个目的是提供上述半导体器件的制造方法。
为实现上述目的，本发明提供如下技术方案：
内绝缘型塑封半导体器件，包括框架、大底板、小底板、可控硅芯片、门极内引线、K极内引线和电极引出端，所述可控硅芯片与电极引出端之间连接门极内引线和K极内引线，所述电极引出端与小底板连接，所述大底板与小底板之间设有三氧化二铝陶瓷片，所述小底板上设有凸台，所述可控硅芯片置于凸台上，所述框架、大底板和小底板均为铜质材料制成，所述门极内引线和K极内引线均为铜引线片。
所述可控硅芯片表面蒸镀有Ag层，在可控硅芯片表面与电极引出端之间的铜引线片由铅锡焊料进行焊接固定。
一种内绝缘型塑封半导体器件的制造方法，包括铜底板点胶、装配引脚框架、框架烧结、框架上料、框架点胶、上芯片、芯片点胶、引脚点胶、上内引线片、芯片烧结、清洗、包封、固化、去毛刺和电镀锡步骤，所述铜底板点胶与装配引脚框架步骤之间增加了上瓷片、瓷片点胶步骤，
所述上瓷片和瓷片点胶步骤为：将三氧化二铝陶瓷片准确放置到经铜底板点胶后的铜底板的焊料上，用摇盘对瓷片预定位，然后用点胶机将铅锡焊膏点到三氧化二铝陶瓷片上；
所述三氧化二铝陶瓷片在上瓷片前需经下述预处理步骤：所述三氧化二铝陶瓷片的两面首先要刮印钼锰浆料后在800℃温度下烧渗至钼锰厚度≥2微米，然后在进行表面电镀镍、镀镍厚度≥2.5微米，再进行高温600℃下氢气氛退火步骤，最后进行表面二次镀镍、镀镍厚度≥2.5微米；经过上述处理后的三氧化二铝陶瓷片的金属电极不印到边。
所述可控硅芯片表面蒸镀有Ag层，在可控硅芯片表面与电极引出端之间的铜引线片由铅锡焊料焊接固定而成。
所述产品铜引线片的形状必须与对应硅芯片的形状相适应，并且方便于生产现场在线冲切与装配。
所述清洗步骤采用三氯乙烯作为清洗溶剂，多槽超声波清洗机作为清洗设备，控制一槽超声温度25±20℃，二槽超声温度25±20℃，三槽超声温度75±10℃，清洗时间3-8分钟。
所述框架烧结和芯片烧结是对炉膛中通入了高纯氮氢混合气，氮气和氢气的体积比为10∶(2-2.5)。
本发明的优点：
1、大底板与带电极引出端的小底板之间隔有三氧化二铝陶瓷片，确保了产品的底板和电极引出端之间耐压高于交流2500V。
2、由于三氧化二铝陶瓷片的应用，大底板与电源绝缘后，可以将几个半导体器件共用一个散热片，给器件的使用和安装带来了很大的方便。
3、产品由于使用了铜引线片代替了原来的铝丝引线，因为铜材的电阻率更小且截面的增加，减少了内引线本身在通过电流时的发热，同时还改善了器件芯片工作中的散热状态，可以增加该器件产品抗电流冲击的能力。
4、凸台结构的小底板，在产品包封成型后，凸台的边缘可以有效的抵制环氧包封料在固化回缩时给硅芯片造成的压缩应力，从而提高了硅器件产品的稳定可靠性。
5、采用裸铜框架，增加了包封塑料与框架表面的粘附力，使产品的气密性和可靠性都得到了提高。
附图说明
下面结合附图对本发明作进一步详细说明。
图1为本发明的外形图。((a)为TO-3P型，((b)为TO-220型)
图2为本发明包封前的俯视图。((a)为TO-3P型，((b)为TO-220型)
图3为本发明绝缘结构的剖视图。
图4为本发明实施例1铜内引线片的零件图。((a)为TO-3P型，((b)为TO-220型)
其中，1、大底板，2、三氧化二铝陶瓷片，3、小底板，4、可控硅芯片，5、门极内引线，6、K极内引线，7、电极引出端，8、凸台，9、框架，10、铅锡焊料，11、改性环氧包封料。
具体实施方式
实施例1
如图1至4所示，内绝缘型塑封半导体器件，包括框架9、大底板1、小底板3、可控硅芯片4、门极内引线5、K极内引线6和电极引出端7，可控硅芯片4与电极引出端7之间连接门极内引线5和K极内引线6，电极引出端7与小底板3连接，大底板1与小底板3之间设有三氧化二铝陶瓷片2，小底板3上设有凸台8，可控硅芯片4置于凸台8上，框架9、大底板1和小底板3均为铜质材料制成，门极内引线5和K极内引线6均为铜引线片。可控硅芯片4表面蒸镀有Ag层，在可控硅芯片4表面与电极引出端7之间的铜引线片由铅锡焊料10焊接固定而成。内绝缘型塑封半导体器件上用改性环氧包封料11进行包封。本发明大底板1与带电极引出端7的小底板3之间隔有三氧化二铝陶瓷片2，确保了产品的大底板1和电极引出端7之间耐压高于交流2500V。本发明的铜质引线片的形状与对应芯片形状相搭配，从而方便于生产现场的在线冲切和安装。
本发明内绝缘型塑封半导体器件的制造方法，包括铜底板点胶、装配引脚框架、框架烧结、框架上料、框架点胶、上芯片、芯片点胶、引脚点胶、上内引线片、芯片烧结、清洗、包封、固化、去毛刺和电镀锡步骤，
在铜底板点胶与装配引脚框架步骤之间增加了上瓷片、瓷片点胶步骤，
上瓷片和瓷片点胶步骤为：将三氧化二铝陶瓷片2准确放置到经铜底板点胶后的铜底板的焊料上，用摇盘对瓷片预定位，然后用点胶机将铅锡焊膏点到三氧化二铝陶瓷片上；
三氧化二铝陶瓷片在上瓷片前需经下述预处理步骤：三氧化二铝陶瓷片的两面首先要刮印钼锰浆料后烧渗至钼锰厚度2微米，然后在进行表面电镀镍、镀镍厚度2.5微米，再进行高温600℃下氢气氛退火步骤，最后进行表面二次镀镍、镀镍厚度2.5微米；经过上述处理后的三氧化二铝陶瓷片的金属电极不印到边。
可控硅芯片表面蒸镀有Ag层，在可控硅芯片表面与电极引出端之间的铜引线片由铅锡焊料焊接固定而成。
清洗步骤采用三氯乙烯作为清洗溶剂，多槽超声波清洗机作为清洗设备，控制一槽超声温度5℃，二槽超声温度5℃，三槽超声温度65℃，清洗时间3分钟。
框架烧结和芯片烧结是对炉膛中通入了高纯氮氢混合气，氮气和氢气的体积比为10∶2。
实施例2
本发明内绝缘型塑封半导体器件的制造方法，包括铜底板点胶、装配引脚框架、框架烧结、框架上料、框架点胶、上芯片、芯片点胶、引脚点胶、上内引线片、芯片烧结、清洗、包封、固化、去毛刺和电镀锡步骤，
在铜底板点胶与装配引脚框架步骤之间增加了上瓷片、瓷片点胶步骤，
上瓷片和瓷片点胶步骤为：将三氧化二铝陶瓷片2准确放置到经铜底板点胶后的铜底板的焊料上，用摇盘对瓷片预定位，然后用点胶机将铅锡焊膏点到三氧化二铝陶瓷片上；
三氧化二铝陶瓷片在上瓷片前需经下述预处理步骤：三氧化二铝陶瓷片的两面首先要刮印钼锰浆料后烧渗至钼锰厚度2微米，然后在进行表面电镀镍、镀镍厚度2.5微米，再进行高温600℃下氢气氛退火步骤，最后进行表面二次镀镍、镀镍厚度2.5微米；经过上述处理后的三氧化二铝陶瓷片的金属电极不印到边。
可控硅芯片表面蒸镀有Ag层，在可控硅芯片表面与电极引出端之间的铜引线片由铅锡焊料焊接固定而成。
清洗步骤采用三氯乙烯作为清洗溶剂，多槽超声波清洗机作为清洗设备，控制一槽超声温度25℃，二槽超声温度25℃，三槽超声温度75℃，清洗时间5分钟。
框架烧结和芯片烧结是对炉膛中通入了高纯氮氢混合气，氮气和氢气的体积比为10∶2.25。结构同实施例1。
实施例3
本发明内绝缘型塑封半导体器件的制造方法，包括铜底板点胶、装配引脚框架、框架烧结、框架上料、框架点胶、上芯片、芯片点胶、引脚点胶、上内引线片、芯片烧结、清洗、包封、固化、去毛刺和电镀锡步骤，
在铜底板点胶与装配引脚框架步骤之间增加了上瓷片、瓷片点胶步骤，
上瓷片和瓷片点胶步骤为：将三氧化二铝陶瓷片2准确放置到经铜底板点胶后的铜底板的焊料上，用摇盘对瓷片预定位，然后用点胶机将铅锡焊膏点到三氧化二铝陶瓷片上；
三氧化二铝陶瓷片在上瓷片前需经下述预处理步骤：三氧化二铝陶瓷片的两面首先要刮印钼锰浆料后烧渗至钼锰厚度2微米，然后在进行表面电镀镍、镀镍厚度2.5微米，再进行高温600℃下氢气氛退火步骤，最后进行表面二次镀镍、镀镍厚度2.5微米；经过上述处理后的三氧化二铝陶瓷片的金属电极不印到边。
可控硅芯片表面蒸镀有Ag层，在可控硅芯片表面与电极引出端之间的铜引线片由铅锡焊料焊接固定而成。
清洗步骤采用三氯乙烯作为清洗溶剂，多槽超声波清洗机作为清洗设备，控制一槽超声温度45℃，二槽超声温度45℃，三槽超声温度85℃，清洗时间8分钟。
框架烧结和芯片烧结是对炉膛中通入了高纯氮氢混合气，氮气和氢气的体积比为10∶2.5。结构同实施例1。
实施例4
此为本发明内绝缘型塑封半导体器件的制造方法具体实施例：
1、铜底板点胶步骤：
工艺目的：将铅锡焊膏按一定的数量和形状点到引线框架的铜底板上。
工艺设备：半自动点胶机。
工艺条件：在点胶机上设定气体的压强(0.05～0.15MP)和出胶时间(50～150ms)以及点胶程序。
工艺方法：用特殊点胶头将焊膏点成产品需要的形状。
焊料的配比：Pb：92.5％，Sn：5％，Ag2.5％(重量比)
2、上瓷片步骤：
工艺目的：将两面制备好金属电极的Al2O3陶瓷片准确放置到铜底板的焊料上。
工艺设备：半自动点胶机。
工艺条件：在点胶机上设定气体的压强(0.05～0.15MP)和出胶时间(80～200ms)以及点胶程序。
工艺方法：将瓷片以摇动的方式，逐一就位到摇盘的每个定位坑中，然后用点胶机从摇盘中逐行拾取后准确放置到框架的铜底板上。
3、瓷片点胶步骤：
工艺目的：将铅锡焊膏按一定的数量和形状点到陶瓷片上。
工艺设备：半自动点胶机。
工艺条件：在点胶机上设定气体的压强(0.05～0.15MP)和出胶时间(50～150ms)以及点胶程序。
工艺方法：用特殊点胶头将焊膏点成产品需要的形状。
4、装配引脚框架步骤：
工艺目的：将引脚框架装配到陶瓷片上。
工艺方法：使用烧结模，靠模具的定位销将框架的引脚和底板准确的定位在一起。
5、框架烧结步骤：
工艺目的：将框架与瓷片之间的焊料烧熔并粘接牢固
工艺设备：10温区隧道烧结炉
工艺条件：炉温：350±20℃、350±20℃、300±20℃、300±20℃、400±20℃、400±20℃、450±20℃、450±20℃、360±20℃、360±20℃；气体流量：氮气：65±5NL/MIN，氢气：8±2NL/MIN；冷却水流量：8±2L/MIN，温度：15±2℃；工件步进时间：20秒。
工艺方法：将工件放入具有保护和还原气体的炉膛内完成焊料中助焊剂的挥发、焊料的熔化、工件的冷却等过程，从而完成引线框架的预烧。
6、框架上料步骤：
工艺目的：将预烧成的框架用设备的机械手装到上芯设备的轨道入口。
工艺设备：自动上芯机。
7、框架点胶步骤：
工艺目的：将铅锡焊膏按一定的数量和形状点到预烧成的框架上。
工艺条件：气体压强：100～200KPa，时间：50～150ms。
焊料配比：Pb：92.5％，Sn：5％，Ag：2.5％。
8、上芯片步骤：
工艺目的：将可控硅芯片装配到框架上。
工艺条件：真空：-400，吹气：3次。
拾取位置：根据需要设定三维坐标。
放置位置：根据需要设定三维坐标。
工艺方法：用机械手将硅芯片拾取并放置到焊膏上面。
9、芯片点胶步骤：
工艺目的：在芯片上点好焊膏，以备焊接铜引线片。
工艺条件：在点胶机上设定气体的压强(0.05～0.15MP)和出胶时间(50～150ms)以及点胶程序。
工艺方法：用特殊点胶头，将焊膏以产品需要的形状点涂到芯片的上表面。
10、引脚点胶步骤：
工艺目的：在引脚上点好焊膏，以备焊接铜引线片。
工艺条件：在点胶机上设定气体的压强(0.05～0.15MP)和出胶时间(50～150ms)以及点胶程序。
工艺方法：根据铜引线片和框架管脚的尺寸，用特殊点胶头，按设备的程序将焊膏点到框架的引脚上。
11、上内引线片步骤：
工艺目的：将可控硅芯片的的内引线片装配到芯片和引脚上。
工艺设备：铜引线片自动装配机。
工艺条件：真空：-450，吹气：3次。
捡取位置：根据产品的需要设定三维坐标。
放置位置：根据产品的需要设定三维坐标。
工艺方法：在装配线上，将铜引线片在线自动冲切后按产品的位置要求装配到点有焊膏的芯片和管脚上。
内引线片：冲制成型的紫铜引线片框架条带。
12、芯片烧结步骤：
工艺目的：将可控硅芯片与框架以及内引线片烧结成型。
工艺设备：九温区间歇步进隧道炉。
工艺条件：温度：200±20℃、260±20℃、280±20℃、305±20℃、335±20℃、335±20℃、345±20℃、345±20℃、250±20℃；
步进时间间隔：5秒。
保护气体：氮气：每区60L/Min氢气：6L/Min。
冷却水：温度：15±2℃流量：8±2L/Min。
13、清洗步骤：
工艺目的：将焊膏溢出的助焊剂清洗干净。
工艺设备：多槽超声波清洗机。
工艺条件：清洗槽温度：1槽：25±20℃、二槽：25±20℃、三槽：75±10℃。
清洗槽超声功率：一槽：80％二槽：60％。
清洗时间：3-8MIN。
清洗溶剂：三氯乙烯。
14、包封步骤：
工艺目的：用环氧塑封料将产品包括成型。
工艺设备：300吨压机。
工艺条件：合模压力：200吨；注进压力：21吨；注进速度：6mm/秒；预热温度：150±20℃；模具温度：170±10℃。
15、固化步骤：
工艺目的：将包封好的产品进行塑料的后固化。
工艺设备：有鼓风功能的自控温烘箱。
工艺条件：温度：175℃；时间：12小时。
16、去毛刺步骤：
工艺目的：将溢出的多余的包封料去除干净。
工艺设备：恒温软化槽，高压喷水机。
工艺条件：软化温度：100±10℃；软化时间：1小时；高压水压强：500±30Kg/cm2；压缩空气：5-6Kg/cm2。
工艺方法：先进性软化，经刷洗后再用高压喷水机对表面进行喷淋、吹干。
17、电镀锡步骤：
工艺目的：为保证易焊性对产品的铜表面电镀锡。
工艺设备：电镀槽、预处理槽、逆流清洗槽。
工艺条件：电镀电流密度：每挂20±3安培；电镀槽温度：25～35℃；预处理电流密度：每挂10±2安培。
18、绝缘测试步骤：
工艺目的：对产品进行绝缘测试。
工艺设备：QT2晶体管特性图示仪。
测试指标：交流2500V的绝缘耐压测试。
测试方法：用图示仪的高压输出端，对产品的底板和引脚进行绝缘测试。
绝缘电压的合格判据：等效直流高于4000V。
19、切筋步骤：
工艺目的：将产品从框架上逐个分离，以便于测试和使用。
20、总测步骤：
工艺目的：对产品的电参数进行综合测试，以判定产品是否合格。
工艺设备：自动测试仪、自动分选台。
测试条件：根据对应产品的企业标准及规范。
21、激光打印步骤：
工艺目的：用激光将产品的型号、规格、出厂编号打印到塑料表面上。
工艺设备：激光打标机。
本实施例结构同实施例1。
本发明涉及在小型塑料封装可控硅的结构上增加了三氧化二铝瓷片2，使可控硅产品的铜底板与三个引线脚之间形成了高强度的绝缘(耐压高于交流2500V)；并且将常规的铝丝超声焊接内引线改为铜引线片用铅锡焊料焊接；将常规使用的表面镀镍铜框架改用裸铜框架。这样做的优点是：产品底板与芯片及引线绝缘，可以多个产品共用一个散热片不会造成短路，也可以直接将产品的底板用金属外壳作为散热片而不会出现外壳带电；内引线用铜片，增加了产品的热容量，提高了产品对瞬时大电流的冲击能力；裸铜框架包封后提高了产品的气密性和稳定性。
本发明优点：采用三氧化二铝陶瓷片2绝缘耐压、有利散热；采用裸铜框架9气密性高；用改性环氧包封料11将产品包封成型，凸台8的边缘可以有效的抵制改性环氧包封料11在固化回缩时给可控硅芯片4造成的压缩应力，从而提高了硅器件产品的稳定可靠性。

Claims (6)

1.内绝缘型塑封半导体器件，包括框架、大底板、小底板、可控硅芯片、门极内引线、K极内引线和电极引出端，所述可控硅芯片与电极引出端之间连接门极内引线和K极内引线，所述电极引出端与小底板连接，其特征在于：所述大底板与小底板之间设有三氧化二铝陶瓷片，所述小底板上设有凸台，所述可控硅芯片置于凸台上，所述框架、大底板和小底板均为铜质材料制成，所述门极内引线和K极内引线均为铜引线片。
2.根据权利要求1所述的内绝缘型塑封半导体器件，其特征在于：所述可控硅芯片表面蒸镀有Ag层，在可控硅芯片表面与电极引出端之间的铜引线片由铅锡焊料进行焊接固定。
3.一种内绝缘型塑封半导体器件的制造方法，包括铜底板点胶、装配引脚框架、框架烧结、框架上料、框架点胶、上芯片、芯片点胶、引脚点胶、上内引线片、芯片烧结、清洗、包封、固化、去毛刺和电镀锡步骤，其特征在于：所述铜底板点胶与装配引脚框架步骤之间增加了上瓷片、瓷片点胶步骤，
所述上瓷片和瓷片点胶步骤为：将三氧化二铝陶瓷片准确放置到经铜底板点胶后的铜底板的焊料上，用摇盘对瓷片预定位，然后用点胶机将铅锡焊膏点到三氧化二铝陶瓷片上；
所述三氧化二铝陶瓷片在上瓷片前需经下述预处理步骤：所述三氧化二铝陶瓷片的两面首先要刮印钼锰浆料后在800℃温度下烧渗至钼锰厚度≥2微米，然后在进行表面电镀镍、镀镍厚度≥2.5微米，再进行高温600℃下氢气氛退火步骤，最后进行表面二次镀镍、镀镍厚度≥2.5微米；经过上述处理后的三氧化二铝陶瓷片的金属电极不印到边。
4.根据权利要求3所述的一种内绝缘型塑封半导体器件的制造方法，其特征在于：所述可控硅芯片表面蒸镀有Ag层，在可控硅芯片表面与电极引出端之间的铜引线片由铅锡焊料焊接固定而成。
5.根据权利要求3所述的一种内绝缘型塑封半导体器件的制造方法，其特征在于：所述清洗步骤采用三氯乙烯作为清洗溶剂，多槽超声波清洗机作为清洗设备，控制一槽超声温度25±20℃，二槽超声温度25±20℃，三槽超声温度75±10℃，清洗时间3-8分钟。
6.根据权利要求3所述的一种内绝缘型塑封半导体器件的制造方法，其特征在于：所述框架烧结和芯片烧结是对炉膛中通入了高纯氮氢混合气，氮气和氢气的体积比为10∶(2-2.5)。
CN2010102116659A 2010-06-28 2010-06-28 内绝缘型塑封半导体器件及其制造方法 Active CN101901789B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2010102116659A CN101901789B (zh) 2010-06-28 2010-06-28 内绝缘型塑封半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010102116659A CN101901789B (zh) 2010-06-28 2010-06-28 内绝缘型塑封半导体器件及其制造方法

Publications (2)

Publication Number Publication Date
CN101901789A true CN101901789A (zh) 2010-12-01
CN101901789B CN101901789B (zh) 2011-07-20

Family

ID=43227208

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010102116659A Active CN101901789B (zh) 2010-06-28 2010-06-28 内绝缘型塑封半导体器件及其制造方法

Country Status (1)

Country Link
CN (1) CN101901789B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102254889A (zh) * 2011-07-05 2011-11-23 启东市捷捷微电子有限公司 一种大功率半导体器件及其封装方法
CN102254879A (zh) * 2011-07-05 2011-11-23 启东市捷捷微电子有限公司 一种大尺寸硅芯片采用塑料实体封装的可控硅及其封装工艺
CN102280427A (zh) * 2011-07-04 2011-12-14 启东市捷捷微电子有限公司 一种金属与塑料混合封装的可控硅封装结构及其方法
CN102751212A (zh) * 2012-07-06 2012-10-24 陈长贵 一种全塑封半导体器件的封塑体绝缘测试装置
CN102751213A (zh) * 2012-07-06 2012-10-24 陈长贵 一种全塑封半导体器件的封塑体绝缘测试方法
CN108198798A (zh) * 2018-01-12 2018-06-22 广州新星微电子有限公司 一种三极管以及其封装方法
CN109449125A (zh) * 2018-09-12 2019-03-08 江苏捷捷微电子股份有限公司 一种双排结构内绝缘型塑封半导体器件及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3706129A (en) * 1970-07-27 1972-12-19 Gen Electric Integrated semiconductor rectifiers and processes for their fabrication
JPS5655069A (en) * 1979-10-11 1981-05-15 Hitachi Ltd Semiconductor rectifier
CN2107053U (zh) * 1991-12-11 1992-06-10 黄坡 防爆型远动开关

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3706129A (en) * 1970-07-27 1972-12-19 Gen Electric Integrated semiconductor rectifiers and processes for their fabrication
JPS5655069A (en) * 1979-10-11 1981-05-15 Hitachi Ltd Semiconductor rectifier
CN2107053U (zh) * 1991-12-11 1992-06-10 黄坡 防爆型远动开关

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102280427A (zh) * 2011-07-04 2011-12-14 启东市捷捷微电子有限公司 一种金属与塑料混合封装的可控硅封装结构及其方法
CN102280427B (zh) * 2011-07-04 2013-01-16 江苏捷捷微电子股份有限公司 一种金属与塑料混合封装的可控硅封装结构及其封装方法
CN102254889A (zh) * 2011-07-05 2011-11-23 启东市捷捷微电子有限公司 一种大功率半导体器件及其封装方法
CN102254879A (zh) * 2011-07-05 2011-11-23 启东市捷捷微电子有限公司 一种大尺寸硅芯片采用塑料实体封装的可控硅及其封装工艺
CN102751212A (zh) * 2012-07-06 2012-10-24 陈长贵 一种全塑封半导体器件的封塑体绝缘测试装置
CN102751213A (zh) * 2012-07-06 2012-10-24 陈长贵 一种全塑封半导体器件的封塑体绝缘测试方法
CN102751213B (zh) * 2012-07-06 2016-09-14 泰州海天电子科技股份有限公司 一种全塑封半导体器件的封塑体绝缘测试方法
CN108198798A (zh) * 2018-01-12 2018-06-22 广州新星微电子有限公司 一种三极管以及其封装方法
CN109449125A (zh) * 2018-09-12 2019-03-08 江苏捷捷微电子股份有限公司 一种双排结构内绝缘型塑封半导体器件及其制造方法
CN109449125B (zh) * 2018-09-12 2023-12-26 江苏捷捷微电子股份有限公司 一种双排结构内绝缘型塑封半导体器件及其制造方法

Also Published As

Publication number Publication date
CN101901789B (zh) 2011-07-20

Similar Documents

Publication Publication Date Title
CN101901789B (zh) 内绝缘型塑封半导体器件及其制造方法
CN105428266B (zh) 具有介质桥的芯片倒装共晶键合方法及获得的产物
US20180190893A1 (en) Thermoelectric Module
CN104540333B (zh) 3D Plus封装器件的装配工艺方法
CN101789484B (zh) 一种led共晶焊接的方法
CN110142475B (zh) 一种用于大功率igbt模块的无工装固定焊接方法
CN102881806B (zh) 一种smd led单元及其封装方法
CN101179034A (zh) 无引脚扁平封装类密脚型器件的锡膏印刷钢网开口方法
CN112453621A (zh) 一种高可靠性ntc热敏电阻器芯片焊接方法
CN106255323B (zh) 一种3d打印制备玻璃基电路板的方法
CN116544126B (zh) 一种半导体封装结构的封装方法
CN106898602A (zh) Led模组bga封装固定结构
CN206059374U (zh) 大功率贴片元件及其加工工装
CN112820652B (zh) 一种用于qfn封装器件l形焊接端子除金搪锡的方法
CN107482001A (zh) 一种超大功率cob光源及其制作工艺
CN106340581A (zh) 一种csp灯珠封装的方法
CN203339210U (zh) Led共晶封装基座
CN210753435U (zh) 一种预成型焊片涂覆助焊剂用载具
TWI237409B (en) Method of fabricating light emitting diode (LED)
CN108807188B (zh) 一种自动陶瓷柱栅阵列植柱机的植柱方法
CN209785891U (zh) 一种功率半导体用自动固晶机
CN207250511U (zh) 一种超大功率cob光源
CN107785470A (zh) Uv‑led附框陶瓷基板及其制造方法
CN106449904A (zh) 一种检测led封装的方法
CN105957853A (zh) 一种整流桥焊装结构及其制作工艺

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: JIANGSU JIEJIE MICROELECTRONICS CO., LTD.

Free format text: FORMER NAME: QIDONG JIEJIE MICRO-ELECTRONIC CO., LTD.

CP03 Change of name, title or address

Address after: 226200, No. 8, Xinglong Road, Chengbei Industrial Zone, Qidong Economic Development Zone, Jiangsu, Nantong

Patentee after: Jiangsu Jiejie Microelectronics Co., Ltd.

Address before: 226200 No. 8, Xinglong Road, Chengbei Industrial Zone, Qidong Economic Development Zone, Jiangsu, China

Patentee before: Qidong Jiejie Micro-electronic Co., Ltd.

C56 Change in the name or address of the patentee
CP02 Change in the address of a patent holder

Address after: 226200, 8, Xinglong Road, Qidong science and Technology Pioneer Park, Jiangsu

Patentee after: Jiangsu Jiejie Microelectronics Co., Ltd.

Address before: 226200, No. 8, Xinglong Road, Chengbei Industrial Zone, Qidong Economic Development Zone, Jiangsu, Nantong

Patentee before: Jiangsu Jiejie Microelectronics Co., Ltd.

CP02 Change in the address of a patent holder
CP02 Change in the address of a patent holder

Address after: No.3000 Qiantangjiang Road, Qidong Economic Development Zone, Nantong City, Jiangsu Province

Patentee after: JIANGSU JIEJIE MICROELECTRONICS Co.,Ltd.

Address before: 226200, 8, Xinglong Road, Qidong science and Technology Pioneer Park, Jiangsu

Patentee before: JIANGSU JIEJIE MICROELECTRONICS Co.,Ltd.