CN109449125A - 一种双排结构内绝缘型塑封半导体器件及其制造方法 - Google Patents

一种双排结构内绝缘型塑封半导体器件及其制造方法 Download PDF

Info

Publication number
CN109449125A
CN109449125A CN201811062379.3A CN201811062379A CN109449125A CN 109449125 A CN109449125 A CN 109449125A CN 201811062379 A CN201811062379 A CN 201811062379A CN 109449125 A CN109449125 A CN 109449125A
Authority
CN
China
Prior art keywords
heat dissipation
double
foot prop
lead foot
horse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811062379.3A
Other languages
English (en)
Other versions
CN109449125B (zh
Inventor
徐洋
杨凯锋
顾红霞
施嘉颖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JIANGSU JIEJIE MICROELECTRONICS CO Ltd
Original Assignee
JIANGSU JIEJIE MICROELECTRONICS CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by JIANGSU JIEJIE MICROELECTRONICS CO Ltd filed Critical JIANGSU JIEJIE MICROELECTRONICS CO Ltd
Priority to CN201811062379.3A priority Critical patent/CN109449125B/zh
Publication of CN109449125A publication Critical patent/CN109449125A/zh
Application granted granted Critical
Publication of CN109449125B publication Critical patent/CN109449125B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

本发明公开了一种双排结构内绝缘型塑封半导体器件及其制造方法，包括双排散热片架、引线脚架、可控硅芯片、铜片、塑封料。双排散热片架装入石墨治具，印刷焊锡膏，上DBC陶瓷片，DBC陶瓷片印刷焊锡膏，上引线脚架，进行烧结冷却；再在引线脚架上印刷焊锡膏，将可控硅芯片焊接在引线脚架的凸台上，并与引线脚架的CLIP焊接定位平台连接。再印刷焊锡膏，上铜片，再烧结冷却；最后清洗助焊剂后，用塑封料塑封。本发明散热片架采用双排结构，克服单排框架的侧弯问题；引线脚架增加定位凸台，有效防止CLIP偏转移位；双排散热片架、引线脚架设计焊接排气槽，有利于焊接气泡排出；DBC陶瓷片结合力高、导热能力强，产品散热快。

Description

一种双排结构内绝缘型塑封半导体器件及其制造方法
技术领域
本发明涉及功率半导体器件领域，特别涉及一种双排结构内绝缘型塑封半导体器件及其制造方法。
背景技术
电子设备已经成为人们生活中不可或缺的一部分，半导体是电子设备中的重要部分之一。目前市场上的内绝缘型塑封半导体器件，都是单排结构，制作过程中铜片无定位设计，焊接位置不准确，单排散热片架结构在制作时框架侧弯及变形，从而良率较低、可靠性较差。
发明内容
本发明的目的是在于提供一种双排结构内绝缘型塑封半导体器件及其制造方法，以解决生产时焊接位置不准确，散热片架容易侧弯或变形，可控硅芯片、铜片容易旋转偏移等问题。
为实现上述目的，本发明通过以下技术方案实现：一种双排结构内绝缘型塑封半导体器件，包括双排散热片架、引线脚架、可控硅芯片、铜片、塑封料，其特征在于：所述双排散热片架与引线脚架之间设置有DBC陶瓷片，所述可控硅芯片置于引线脚架上，所述铜片置于可控硅芯片上，所述铜片采取双排双列结构，所述塑封料封装在双排散热片架、DBC陶瓷片、引线脚架、可控硅芯片、铜片外侧。
所述双排散热片架包括散热片架连接筋、双排散热片架焊接排气槽、防水槽、结合力增强反压台，所述散热片架连接筋位于双排散热片架两侧，所述双排散热片架焊接排气槽位于双排散热片架另外两侧，所述双排散热片架焊接排气槽为V型，深度为0.02-0.06mm，所述结合力增强反压台位于双排散热片架焊接排气槽外侧，所述防水槽位于双排散热片架与双排散热片架焊接排气槽之间，所述双排散热片架通过散热片架连接筋相互连接。
所述引线脚架上设有环形冲胶孔、凸台、引线脚架焊接排气槽、CLIP焊接定位平台、外引线脚，所述凸台高出CLIP焊接定位平台0.10-0.20mm所述引线脚架焊接排气槽为V型，深度为0.02-0.06mm。
所述可控硅芯片表面镀有银层，所述可控硅芯片为阳极面朝下，置于引线脚架的凸台上，所述可控硅芯片阴极区与引线脚架的CLIP焊接定位平台通过连接桥片连接。
一种双排结构内绝缘型塑封半导体器件的制造方法，包括以下步骤：
步骤1：将双排散热片架装入石墨治具，采取丝网印刷的方法，在双排散热片架焊接排气槽区域印刷适量焊锡膏，吸装上DBC陶瓷片，DBC陶瓷片完全覆盖双排散热片架焊接排气槽；在DBC陶瓷片的金属化区域印刷适量焊锡膏，吸装上引线脚架，一同装入石墨治具定位销内；
步骤2：将上述装配好双排散热片架、DBC陶瓷片、引线脚架，连同上述石墨治具一起进行烧结，待烧结完成后，冷却到温度在100℃以下出炉；
步骤3：在引线脚架上印刷适量的焊锡膏，吸装上可控硅芯片，在可控硅芯片上印刷适量的焊锡膏，吸装上铜片，并将上述装配好双排散热片架、DBC陶瓷片、引线脚架、可控硅芯片、铜片，连同石墨治具一起进行烧结，待烧结完成后，冷却到温度在100℃以下出炉；
步骤4：将烧结完成的产品清洗助焊剂后，用塑封料塑封，塑封时采取管脚进胶的方式包封，先打胶，通过环形冲胶孔去除浇口，再进行固化、镀锡、切筋等完成封装。
所述步骤2中烧结条件为：温度330-370℃，氮气气体流量300-400L/min，烧结时间8-10min。所述步骤3中烧结条件为：真空度小于1×10^0MPa,温度330-370℃，氮气气体流量200-300L/min，烧结时间15-18min。所述步骤3中的吸装上可控硅芯片具体为：将所述可控硅芯片阳极面朝下倒置焊接在引线脚架的凸台上，将所述可控硅芯片阴极区采用连接桥片与引线脚架的CLIP焊接定位平台连接。
本发明的有益效果：在本发明中，散热片架采用双排结构，克服单排框架的侧弯问题，提高生产效率；引线脚架管脚上增加双排双方向CLIP焊接定位凸台，并有效防止CLIP在烧结过程中偏转移位，CLIP焊接定位准确，空洞率低、产品稳定性好、良率高；塑封时采取管脚进胶的方式，浇口可以通过环形冲胶孔去除；引线脚架装芯片区域设计焊接排气槽，有利于焊接气泡排出，降低焊接空洞率；采用丝网印刷工艺，效率高、均匀性好；框架组立效率高、锡膏低残留免清洗，减少清洗步骤；DBC陶瓷片结合力高、导热能力强，产品散热快。
附图说明
图1为本发明的侧视图。
图2为本发明的双排散热片架示意图。
图3为本发明的引线脚架示意图。
图4为本发明的铜片示意图。
其中：1、双排散热片架，2、DBC陶瓷片，3、引线脚架，4、可控硅芯片，5、铜片，6、塑封料，7、散热片架连接筋，8、双排散热片架焊接排气槽，9、防水槽，10、结合力增强反压台，11、环形冲胶孔，12、凸台，13、引线脚架焊接排气槽，14、CLIP焊接定位平台，15、外引线脚。
具体实施方式
如图1-4所示，一种双排结构内绝缘型塑封半导体器件，包括双排散热片架1、引线脚架3、可控硅芯片4、铜片5、塑封料6，双排散热片架1与引线脚架3之间设置有DBC陶瓷片2，可控硅芯片4置于引线脚架3上，铜片5置于可控硅芯片4上面，铜片5采取双排双列结构，塑封料6封装在双排散热片架1、DBC陶瓷片2、引线脚架3、可控硅芯片4、铜片6外侧。其中散热片架采用双排结构，克服单排框架的侧弯问题，提高了生产效率。
双排散热片架1包括散热片架连接筋7、双排散热片架焊接排气槽8、防水槽9、结合力增强反压台10，散热片架连接筋7位于双排散热片架1两侧，双排散热片架焊接排气槽8位于双排散热片架1另外两侧，双排散热片架焊接排气槽8为V型，深度为0.02-0.06mm，结合力增强反压台10位于双排散热片架焊接排气槽8外侧，防水槽9位于双排散热片架1与双排散热片架焊接排气槽8之间，双排散热片架1通过散热片架连接筋7相互连接。
引线脚架3上设有环形冲胶孔11、凸台12、引线脚架焊接排气槽13、CLIP焊接定位平台14、外引线脚15，凸台12比CLIP焊接定位平台14高出0.10-0.20mm，引线脚架焊接排气槽13为V型，深度为0.02-0.06mm。引线脚架管脚上增加双排双方向CLIP焊接定位凸台，并有效防止CLIP在烧结过程中偏转移位，CLIP焊接定位准确，产品稳定性好。
双排散热片架、引线脚架都设计焊接排气槽，有利于焊接时气泡排出，降低焊接空洞率。
可控硅芯片4表面镀有银层，所述可控硅芯片4为阳极面朝下，置于引线脚架3的凸台12上，所述可控硅芯片4阴极区采用连接桥片与引线脚架3的CLIP焊接定位平台14连接。
一种双排结构内绝缘型塑封半导体器件的制造方法，步骤如下：
将双排散热片架1装入石墨治具，采取丝网印刷的方法，在双排散热片架焊接排气槽8区域印刷适量焊锡膏，吸装上DBC陶瓷片2，DBC陶瓷片2完全覆盖双排散热片架焊接排气槽8；在DBC陶瓷片2的金属化区域印刷适量焊锡膏，吸装上引线脚架3，一同装入石墨治具定位销内。采用丝网印刷工艺，效率高、均匀性好。
将上述装配好双排散热片架1、DBC陶瓷片2、引线脚架3，连同上述石墨治具一起进行烧结，烧结条件为：温度330-370℃，氮气气体流量300-400L/min，烧结时间8-10min，待烧结完成后，冷却到温度在100℃以下出炉。
在引线脚架3上印刷适量的焊锡膏，将所述可控硅芯片4阳极面朝下倒置焊接在引线脚架3的凸台12上，将所述可控硅芯片4阴极区采用连接桥片与引线脚架3的CLIP焊接定位平台14连接。在可控硅芯片4上印刷适量的焊锡膏，吸装上铜片5，并将上述装配好双排散热片架1、DBC陶瓷片2、引线脚架3、可控硅芯片4、铜片5，连同石墨治具一起进行烧结，烧结条件为：真空度小于1×10^0MPa,温度330-370℃，氮气气体流量200-300L/min，烧结时间15-18min；待烧结完成后，冷却到温度在100℃以下出炉。
将烧结完成的产品清洗助焊剂后，用塑封料6塑封，塑封时采取管脚进胶的方式包封，先打胶，去除浇口，再进行固化、镀锡、切筋等完成封装。去除浇口时通过环形冲胶孔去除，操作更简单，效果好。

Claims (7)

1.一种双排结构内绝缘型塑封半导体器件，包括双排散热片架、引线脚架、可控硅芯片、铜片、塑封料，其特征在于：所述双排散热片架与引线脚架之间设置有DBC陶瓷片，所述可控硅芯片置于引线脚架上，所述铜片置于可控硅芯片上，所述铜片采取双排双列结构，所述塑封料封装在双排散热片架、DBC陶瓷片、引线脚架、可控硅芯片、铜片外侧。
2.根据权利要求1所述的双排结构内绝缘型塑封半导体器件，其特征在于在：所述双排散热片架包括散热片架连接筋、双排散热片架焊接排气槽、防水槽、结合力增强反压台，所述散热片架连接筋位于双排散热片架两侧，所述双排散热片架焊接排气槽位于双排散热片架另外两侧，所述双排散热片架焊接排气槽为V型，深度为0.02-0.06mm，所述结合力增强反压台位于双排散热片架焊接排气槽外侧，所述防水槽位于双排散热片架与双排散热片架焊接排气槽之间，所述双排散热片架通过散热片架连接筋相互连接。
3.根据权利要求1所述的双排结构内绝缘型塑封半导体器件，其特征在于在：
所述引线脚架上设有环形冲胶孔、凸台、引线脚架焊接排气槽、CLIP焊接定位平台、外引线脚，所述凸台高出CLIP焊接定位平台0.10-0.20mm，所述引线脚架焊接排气槽为V型，深度为0.02-0.06mm。
4.根据权利要求1所述的双排结构内绝缘型塑封半导体器件，其特征在于在：所述可控硅芯片表面镀有银层，所述可控硅芯片为阳极面朝下，置于引线脚架的凸台上，所述可控硅芯片阴极区与引线脚架的CLIP焊接定位平台通过连接桥片连接。
5.一种根据权利要求1-4任意一项所述的双排结构内绝缘型塑封半导体器件的制造方法，其特征在于以下步骤：
步骤1：将双排散热片架装入石墨治具，采取丝网印刷的方法，在双排散热片架焊接排气槽区域印刷适量焊锡膏，吸装上DBC陶瓷片，DBC陶瓷片完全覆盖双排散热片架焊接排气槽；在DBC陶瓷片的金属化区域印刷适量焊锡膏，吸装上引线脚架，一同装入石墨治具定位销内；
步骤2：将上述装配好双排散热片架、DBC陶瓷片、引线脚架，连同上述石墨治具一起进行烧结，待烧结完成后，冷却到温度在100℃以下出炉；
步骤3：在引线脚架上印刷适量的焊锡膏，吸装上可控硅芯片，在可控硅芯片上印刷适量的焊锡膏，吸装上铜片，并将上述装配好双排散热片架、DBC陶瓷片、引线脚架、可控硅芯片、铜片，连同石墨治具一起进行烧结，待烧结完成后，冷却到温度在100℃以下出炉；
步骤4：将烧结完成的产品清洗助焊剂后，用塑封料塑封，塑封时采取管脚进胶的方式包封，先打胶，通过环形冲胶孔去除浇口，再进行固化、镀锡、切筋等完成封装。
6.根据权利要求5所述的一种双排结构内绝缘型塑封半导体器件的制造方法，其特征在于，所述步骤2中烧结条件为：温度330-370℃，氮气气体流量300-400L/min，烧结时间8-10min。
7.根据权利要求5所述的一种双排结构内绝缘型塑封半导体器件的制造方法，其特征在于，所述步骤3中烧结条件为：真空度小于1×10^0MPa,温度330-370℃，氮气气体流量200-300L/min，烧结时间15-18min；所述吸装上可控硅芯片具体为，将所述可控硅芯片阳极面朝下倒置焊接在引线脚架的凸台上，将所述可控硅芯片阴极区采用连接桥片与引线脚架的CLIP焊接定位平台连接。
CN201811062379.3A 2018-09-12 2018-09-12 一种双排结构内绝缘型塑封半导体器件及其制造方法 Active CN109449125B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811062379.3A CN109449125B (zh) 2018-09-12 2018-09-12 一种双排结构内绝缘型塑封半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811062379.3A CN109449125B (zh) 2018-09-12 2018-09-12 一种双排结构内绝缘型塑封半导体器件及其制造方法

Publications (2)

Publication Number Publication Date
CN109449125A true CN109449125A (zh) 2019-03-08
CN109449125B CN109449125B (zh) 2023-12-26

Family

ID=65530148

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811062379.3A Active CN109449125B (zh) 2018-09-12 2018-09-12 一种双排结构内绝缘型塑封半导体器件及其制造方法

Country Status (1)

Country Link
CN (1) CN109449125B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024078077A1 (zh) * 2023-01-06 2024-04-18 重庆万国半导体科技有限公司 一种金属夹扣组及半导体器件组及其制备方法与应用

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004207764A (ja) * 2004-04-12 2004-07-22 Matsushita Electric Ind Co Ltd リードフレーム及びその製造方法、樹脂封止型半導体装置及びその製造方法
CN201215803Y (zh) * 2008-10-07 2009-04-01 宁波华龙电子股份有限公司 一种双排双列的三极管引线框架版件
CN101901789A (zh) * 2010-06-28 2010-12-01 启东市捷捷微电子有限公司 内绝缘型塑封半导体器件及其制造方法
CN202423268U (zh) * 2011-12-26 2012-09-05 重庆平伟实业股份有限公司 带导流柱的to-220框架
CN208767285U (zh) * 2018-09-12 2019-04-19 江苏捷捷微电子股份有限公司 一种双排结构内绝缘型塑封半导体器件

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004207764A (ja) * 2004-04-12 2004-07-22 Matsushita Electric Ind Co Ltd リードフレーム及びその製造方法、樹脂封止型半導体装置及びその製造方法
CN201215803Y (zh) * 2008-10-07 2009-04-01 宁波华龙电子股份有限公司 一种双排双列的三极管引线框架版件
CN101901789A (zh) * 2010-06-28 2010-12-01 启东市捷捷微电子有限公司 内绝缘型塑封半导体器件及其制造方法
CN202423268U (zh) * 2011-12-26 2012-09-05 重庆平伟实业股份有限公司 带导流柱的to-220框架
CN208767285U (zh) * 2018-09-12 2019-04-19 江苏捷捷微电子股份有限公司 一种双排结构内绝缘型塑封半导体器件

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024078077A1 (zh) * 2023-01-06 2024-04-18 重庆万国半导体科技有限公司 一种金属夹扣组及半导体器件组及其制备方法与应用

Also Published As

Publication number Publication date
CN109449125B (zh) 2023-12-26

Similar Documents

Publication Publication Date Title
CN107210289A (zh) 半导体器件
CN106298695A (zh) 封装模组、封装模组堆叠结构及其制作方法
TW202036815A (zh) 具內散熱器的半導體封裝結構及其製法
CN106298553A (zh) 封装模组及其制作方法
CN103187383A (zh) 一种肖特基二极管的封装结构
JP2016129205A (ja) 半導体装置の製造方法
CN208767285U (zh) 一种双排结构内绝缘型塑封半导体器件
CN109449125A (zh) 一种双排结构内绝缘型塑封半导体器件及其制造方法
CN109175765A (zh) 一种用于倒装led的焊料及其应用
JP2011096830A (ja) 半導体装置
CN102290353B (zh) 一种可控硅芯片与钼片的烧结模具及其使用方法
CN206236955U (zh) 半导体激光器芯片封装的共晶结构
CN104810462A (zh) 一种中大功率led驱动芯片的esop8引线框架
TWI424549B (zh) 改良導線的二極體封裝及其製作方法
TW200845322A (en) Package structure and manufacturing method thereof
CN209199917U (zh) 一种具有全方位散热功能的三极管封装结构
CN208589438U (zh) 一种电源模组
CN102403281A (zh) 一种高性能芯片封装结构
CN202268387U (zh) 一种贴片式led封装结构
CN202352671U (zh) 一种led封装结构
CN111785822A (zh) 一种led倒装芯片封装器件及其封装工艺
CN206194725U (zh) 一种抗大电流冲击高可靠表面贴装的二极管
CN204632803U (zh) 一种csp led及基板
CN204596842U (zh) 一种中大功率led驱动芯片的esop8引线框架
JP5026112B2 (ja) 半導体装置の製造方法。

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant