JP2015185559A - 半導体モジュールの製造方法および半導体モジュール - Google Patents
半導体モジュールの製造方法および半導体モジュール Download PDFInfo
- Publication number
- JP2015185559A JP2015185559A JP2014057991A JP2014057991A JP2015185559A JP 2015185559 A JP2015185559 A JP 2015185559A JP 2014057991 A JP2014057991 A JP 2014057991A JP 2014057991 A JP2014057991 A JP 2014057991A JP 2015185559 A JP2015185559 A JP 2015185559A
- Authority
- JP
- Japan
- Prior art keywords
- insulating substrate
- metal
- foam
- semiconductor module
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29075—Plural core members
- H01L2224/29078—Plural core members being disposed next to each other, e.g. side-to-side arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/3201—Structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/3201—Structure
- H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
- H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8384—Sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
Abstract
Description
本発明の実施の形態にかかわる半導体モジュールについて、図を参照して説明する。図1に、半導体モジュール100の全体構成を示す。半導体モジュール100は、半導体チップ2、絶縁基板5、封止樹脂部材11、ボンディングワイヤ12、導電端子(またはリードフレーム)13、ケース14、放熱部材15などから構成されている。半導体チップ2、絶縁基板5、ボンディングワイヤ12、導電端子13および放熱部材15は封止樹脂部材11で封止されている。絶縁基板5は、表側導板(または導電パターン)5pと絶縁セラミック5sと裏側導板(または導電パターン)5qより成る。半導体チップ2には電力用トランジスタ2aや電力用ダイオード2bが含まれる。絶縁基板5にはDBC(登録商標:Direct Bonded Copper)基板などが用いられる。
金属粒子ペーストの乾燥には、熱風循環式乾燥炉、ホットプレートなどを使用する。熱風循環式乾燥炉は装置内に送風機構を有する。乾燥雰囲気は、大気または窒素などの非酸素雰囲気下で行い、基板材料および金属粒子ペースト含有物の種類によって使い別ける。金属発泡体3は乾燥ペースト1dの全周を囲んでいる(図3参照)。
ペースト焼結体7は空隙率が高いため、冷熱衝撃による材料の伸縮に対してクラック9が進展しやすい(図5B参照)。
加熱時および加圧時には、高い応力が被接合材に加わるため、それが接合層のクラック進展を引き起こす原因となる。そこで意図的にクラック進展が許容される領域を作り、応力緩和出来る構造も有効である。すなわち、ここでは金属発泡体の内周部の高さを外周部の高さより高くする。本実施の形態では、金属発泡体の形状を図6Aのように厚みを変えて段差を付けている。この断面は図6Bのように凹凸形状を有しており、金属発泡体外側3oが薄くなっている。金属発泡体内側3iの厚みは、金属粒子ペースト1の焼結体と同じ厚みか、またはやや厚くなるように空隙率および厚みを調整する。
加熱時および加圧時には、高い応力が被接合材に加わるため、それが接合層のクラック進展を引き起こす原因となる。そこで意図的にクラック進展が許容される領域を作り、応力緩和する構造も考えられる。クラックの進展は、被接合材が四角形の場合、4隅から進行するため、発泡体を角型形状を有するチップエリアの四隅に分けて載置する。実施の形態3では、図7Aと図7Bのように、四角形の被接合材の4隅にL字金属発泡体3bを分けて載置して強固な接合層を作るようにしている。L字金属発泡体3bは金属粒子ペースト1の焼結体の厚みと同じか、やや厚くなるように充填率および厚みを調整する。この状態で加熱および加圧すると、金属発泡体は疎な状態になり、この部分がクラック進展の許可領域となる。L字金属発泡体3bは各々がL字形状を有する。
四角形の被接合材を加熱および加圧した場合、応力緩和は四角形の四隅から進展し易い傾向がある。本実施の形態では、金属発泡体3の形状に先に述べた応力緩和の許可領域を設ける。すなわち図8Aと図8Bのように、四角形の被接合材の四隅にL字金属発泡体3bと四角形金属発泡体3aとを設置する。この結果、本実施の形態にかかわる金属発泡体は、内部側が隅側よりも高くなっている。四角形金属発泡体3aはL字金属発泡体3bのL字の内側に内接している。L字金属発泡体3bは金属粒子ペースト1の焼結体の厚みと同じか、やや厚くなるように充填率および厚みを調整する。一方、四角形金属発泡体3aは、焼結体の厚み以上で、L字金属発泡体3bの初期厚み未満であればよい。この状態で加熱および加圧すると、四角形金属発泡体3aは疎な状態になり、この部分がクラック進展の許可領域となる。クラック進展はL字金属発泡体3bより内側へは抑制される。
実施の形態5では、図9Aと図9Bに示すように、四角形の被接合材の対角線に垂直になるように直方体形状を有する縦長金属発泡体3cを配置する。この時、金属粒子ペーストは接合面の全面に印刷または塗布された状態である。縦長金属発泡体3cは、実施の形態1にかかわるプロセスフローにあるように金属粒子ペーストを印刷後、印刷面の上部からマウントする。この縦長金属発泡体3cの厚みは、金属粒子ペースト1の最終焼結体厚みと同じか10%の範囲で厚くなるように充填率および厚みを調整されている。加熱および加圧を実施して、縦長金属発泡体3cの外側四隅からのクラック進展を止めるような構造としている。
図10は本発明の実施の形態6による接合プロセスフローを示す図である。この実施の形態では、金属発泡体を金属粒子ペースト1とは異なる金属種で作製する。例えば、金属粒子ペースト1をAgペーストとし、金属発泡体3をSn(異種金属発泡体3d)から構成する。また、上部被接合材(チップ裏面電極2u)をTi/Ni/Au、下部被接合材(表側導板5p)をCuとする。この場合、SnはAgとAg3Sn相を形成し、強固な接合層が得られる。また、上部被接合材のAuはSnへ固溶して下地のNiとNi3Sn4合金相を形成する。下部被接合材のCuはCu6Sn5合金相やCu3Sn合金相を形成する。金属発泡体のSn単独相が残らないか、または初期から体積の50%以上の部分が合金化していることが望ましい。上記の条件の場
合、最終の接合層の厚さは50um以下にすることが望ましい。
Claims (10)
- 導板が形成されている絶縁基板のチップエリアに、有機成分を含有する金属粒子ペーストを塗布する第1工程と、
前記金属粒子ペーストが塗布された絶縁基板に金属の発泡体を前記金属粒子ペーストと当接するように載置する第2工程と、
前記発泡体が載置された絶縁基板を乾燥する第3工程と、
前記乾燥された絶縁基板に、裏面に電極が形成されている半導体チップを裏面側を基板側に向けて搭載する第4工程と、
前記絶縁基板に搭載された半導体チップを加圧しながら加熱し、前記絶縁基板と前記半導体チップを接合する第5工程と、を備えている半導体モジュールの製造方法。 - 前記第2工程で絶縁基板に載置された発泡体は、前記金属粒子ペーストの全周を囲んでいることを特徴とする請求項1に記載の半導体モジュールの製造方法。
- 前記第2工程で絶縁基板に載置された発泡体は、内周部の高さが外周部の高さより高くなっていることを特徴とする請求項2に記載の半導体モジュールの製造方法。
- 前記絶縁基板のチップエリアは、角型形状を有することを特徴とする請求項1に記載の半導体モジュールの製造方法。
- 前記第2工程で絶縁基板に載置された発泡体は、前記角型形状を有するチップエリアの四隅に分かれて載置されていることを特徴とする請求項4に記載の半導体モジュールの製造方法。
- 前記チップエリアの四隅に分かれて載置されている発泡体は、各々がL字形状を有することを特徴とする請求項5に記載の半導体モジュールの製造方法。
- 前記チップエリアの四隅に分かれて載置されている発泡体は、内部側が隅側よりも高くなっていることを特徴とする請求項5に記載の半導体モジュールの製造方法。
- 前記チップエリアの四隅に分かれて載置されている発泡体は、各々が直方体形状を有することを特徴とする請求項5に記載の半導体モジュールの製造方法。
- 前記絶縁基板に載置される金属の発泡体と前記金属粒子ペーストに含まれている金属粒子は、異種金属からなることを特徴とする請求項1から8のいずれか1項に記載の半導体モジュールの製造方法。
- 導板が形成されている絶縁基板と、
前記絶縁基板のチップエリアに形成されていて、金属粒子の焼結体と発泡体の焼結体を有する接合層と、
裏面側には電極が形成されていて、前記絶縁基板に前記接合層を介して固定されている半導体チップと、
前記絶縁基板と前記半導体チップを封止する樹脂部材と、を備え、
前記接合層が有する発泡体の焼結体は、前記接合層が有する金属粒子の焼結体の外側に配設され、前記金属粒子の焼結体を構成する金属粒子と合金化していることを特徴とする半導体モジュール。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014057991A JP6066952B2 (ja) | 2014-03-20 | 2014-03-20 | 半導体モジュールの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014057991A JP6066952B2 (ja) | 2014-03-20 | 2014-03-20 | 半導体モジュールの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015185559A true JP2015185559A (ja) | 2015-10-22 |
JP6066952B2 JP6066952B2 (ja) | 2017-01-25 |
Family
ID=54351823
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014057991A Expired - Fee Related JP6066952B2 (ja) | 2014-03-20 | 2014-03-20 | 半導体モジュールの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6066952B2 (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016147736A1 (ja) * | 2015-03-18 | 2016-09-22 | 株式会社日立製作所 | 半導体装置及びその製造方法 |
CN106098564A (zh) * | 2016-06-17 | 2016-11-09 | 重庆大学 | 用SiC作为基片的大功率半导体封装构造及其方法 |
JP2017092389A (ja) * | 2015-11-16 | 2017-05-25 | シャープ株式会社 | 半導体装置 |
JP2017139345A (ja) * | 2016-02-04 | 2017-08-10 | 株式会社日立製作所 | 半導体装置、並びに半導体装置の製造方法 |
CN107154393A (zh) * | 2016-03-03 | 2017-09-12 | 福特全球技术公司 | 电力电子模块 |
WO2020026516A1 (ja) * | 2018-07-30 | 2020-02-06 | 株式会社日立製作所 | 半導体装置、焼結金属シートおよび焼結金属シートの製造方法 |
US10593851B2 (en) | 2017-04-28 | 2020-03-17 | Nichia Corporation | Metal powder sintering paste, method for producing the same, and method for producing conductive material |
WO2021130989A1 (ja) * | 2019-12-26 | 2021-07-01 | 三菱電機株式会社 | パワーモジュールおよび電力変換装置 |
WO2022124895A2 (en) | 2020-12-08 | 2022-06-16 | Stichting Chip Integration Technology Centre | Integrated circuit comprising improved die attachment layer |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006202944A (ja) * | 2005-01-20 | 2006-08-03 | Nissan Motor Co Ltd | 接合方法及び接合構造 |
WO2012004876A1 (ja) * | 2010-07-08 | 2012-01-12 | 三菱電機株式会社 | 接合体およびそれを備えた半導体装置、ならびに、接合方法およびそれを用いた製造方法 |
JP2012129330A (ja) * | 2010-12-15 | 2012-07-05 | Hitachi Automotive Systems Ltd | 半導体装置及びその製造方法 |
-
2014
- 2014-03-20 JP JP2014057991A patent/JP6066952B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006202944A (ja) * | 2005-01-20 | 2006-08-03 | Nissan Motor Co Ltd | 接合方法及び接合構造 |
WO2012004876A1 (ja) * | 2010-07-08 | 2012-01-12 | 三菱電機株式会社 | 接合体およびそれを備えた半導体装置、ならびに、接合方法およびそれを用いた製造方法 |
JP2012129330A (ja) * | 2010-12-15 | 2012-07-05 | Hitachi Automotive Systems Ltd | 半導体装置及びその製造方法 |
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016147736A1 (ja) * | 2015-03-18 | 2016-09-22 | 株式会社日立製作所 | 半導体装置及びその製造方法 |
JP2017092389A (ja) * | 2015-11-16 | 2017-05-25 | シャープ株式会社 | 半導体装置 |
JP2017139345A (ja) * | 2016-02-04 | 2017-08-10 | 株式会社日立製作所 | 半導体装置、並びに半導体装置の製造方法 |
CN107154393B (zh) * | 2016-03-03 | 2022-09-02 | 福特全球技术公司 | 电力电子模块 |
CN107154393A (zh) * | 2016-03-03 | 2017-09-12 | 福特全球技术公司 | 电力电子模块 |
CN106098564A (zh) * | 2016-06-17 | 2016-11-09 | 重庆大学 | 用SiC作为基片的大功率半导体封装构造及其方法 |
US10593851B2 (en) | 2017-04-28 | 2020-03-17 | Nichia Corporation | Metal powder sintering paste, method for producing the same, and method for producing conductive material |
WO2020026516A1 (ja) * | 2018-07-30 | 2020-02-06 | 株式会社日立製作所 | 半導体装置、焼結金属シートおよび焼結金属シートの製造方法 |
JP2020021756A (ja) * | 2018-07-30 | 2020-02-06 | 株式会社日立製作所 | 半導体装置、焼結金属シートおよび焼結金属シートの製造方法 |
US11437338B2 (en) | 2018-07-30 | 2022-09-06 | Hitachi, Ltd. | Semiconductor device, sintered metal sheet, and method for manufacturing sintered metal sheet |
JP7072462B2 (ja) | 2018-07-30 | 2022-05-20 | 株式会社日立製作所 | 半導体装置、焼結金属シートおよび焼結金属シートの製造方法 |
WO2021130989A1 (ja) * | 2019-12-26 | 2021-07-01 | 三菱電機株式会社 | パワーモジュールおよび電力変換装置 |
JP6927437B1 (ja) * | 2019-12-26 | 2021-09-01 | 三菱電機株式会社 | パワーモジュールおよび電力変換装置 |
NL2027068B1 (en) * | 2020-12-08 | 2022-07-07 | Stichting Chip Integration Tech Centre | Integrated circuit comprising improved die attachment layer |
WO2022124895A2 (en) | 2020-12-08 | 2022-06-16 | Stichting Chip Integration Technology Centre | Integrated circuit comprising improved die attachment layer |
WO2022124895A3 (en) * | 2020-12-08 | 2022-09-15 | Stichting Chip Integration Technology Centre | Integrated circuit comprising a substrate, a die and an improved die attachment layer, as well as corresponding method of die bonding |
Also Published As
Publication number | Publication date |
---|---|
JP6066952B2 (ja) | 2017-01-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6066952B2 (ja) | 半導体モジュールの製造方法 | |
JP4770533B2 (ja) | 半導体装置の製造方法および半導体装置 | |
JP2014135411A (ja) | 半導体装置および半導体装置の製造方法 | |
US20210193546A1 (en) | Packaging of a semiconductor device with dual sealing materials | |
JP6336138B2 (ja) | 半導体装置 | |
JP2010109246A (ja) | 半導体装置および半導体装置の製造方法 | |
JP5931246B1 (ja) | パッケージの製造方法及び該方法により製造されるパッケージ | |
JP6643975B2 (ja) | 半導体装置の製造方法 | |
JP6890520B2 (ja) | 電力用半導体装置 | |
JP2015177182A (ja) | パワーモジュール | |
JP2015153966A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2018026417A (ja) | 電力用半導体装置 | |
JP2013209720A (ja) | 金属体の接合方法 | |
JP6399906B2 (ja) | パワーモジュール | |
JP2006059904A (ja) | 半導体装置およびその製造方法 | |
JP2009278058A (ja) | 電子部品の製造方法及び製造装置 | |
JP6508193B2 (ja) | 半導体装置の製造方法および半導体装置 | |
JP2015216160A (ja) | 電力用半導体装置および電力用半導体装置の製造方法 | |
JP2017005007A (ja) | 半導体装置、および半導体装置の製造方法 | |
JP6619661B2 (ja) | 半導体装置、並びに半導体装置の製造方法 | |
JP2013236090A (ja) | 接続シート | |
JPWO2015025347A1 (ja) | 電子回路基板、それを用いた半導体装置及びその製造方法 | |
WO2020026516A1 (ja) | 半導体装置、焼結金属シートおよび焼結金属シートの製造方法 | |
JP2015153881A (ja) | 半導体接合方法 | |
JP2016081943A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151214 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160829 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160927 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161027 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161122 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161220 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6066952 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |