JP6619661B2 - 半導体装置、並びに半導体装置の製造方法 - Google Patents

半導体装置、並びに半導体装置の製造方法 Download PDF

Info

Publication number
JP6619661B2
JP6619661B2 JP2016019554A JP2016019554A JP6619661B2 JP 6619661 B2 JP6619661 B2 JP 6619661B2 JP 2016019554 A JP2016019554 A JP 2016019554A JP 2016019554 A JP2016019554 A JP 2016019554A JP 6619661 B2 JP6619661 B2 JP 6619661B2
Authority
JP
Japan
Prior art keywords
semiconductor device
heat dissipation
bonding
circuit board
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016019554A
Other languages
English (en)
Other versions
JP2017139345A (ja
Inventor
玄也 能川
玄也 能川
俊章 守田
俊章 守田
雄亮 保田
雄亮 保田
和弘 鈴木
和弘 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2016019554A priority Critical patent/JP6619661B2/ja
Publication of JP2017139345A publication Critical patent/JP2017139345A/ja
Application granted granted Critical
Publication of JP6619661B2 publication Critical patent/JP6619661B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、互いに接合される絶縁回路基板および放熱基板を備える半導体装置、並びにその製造方法に関する。
パワー半導体モジュールのような半導体装置は、電力変換装置が搭載される各種電源装置、電車、風力発電装置および電気自動車等に多く使用されている。この半導体装置においては、半導体素子の電極端子と絶縁回路基板上の回路パターンとが接合されると共に、絶縁回路基板と、放熱基板となる金属板とが接合される。これらの接合における接合材として、これまで、はんだや、はんだ合金が用いられている。
はんだや、はんだ合金は、通常、鉛を含むが、地球環境保全の観点から鉛の使用が制限されて来ており、鉛を含まない接合材の開発が進められている。特に、高温はんだに代わる有効な接合材の開発が望まれている。
高温はんだに代わる接合材として、金属粒子あるいは金属酸化物粒子を含む接合材を用いる半導体装置に関して、従来、特許文献1に記載の技術が知られている。
特許文献1に記載の技術においては、絶縁回路基板と金属板とを接合するための接合材として、粉末状の錫(Sn)中に銅(Cu)粉末とフラックスとを添加した接合用金属ペーストが用いられる。接合用金属ペーストが錫の融点以上に加熱されると、錫が銅に拡散し、銅粉末の周辺に金属間化合物が形成される。これにより絶縁回路基板と金属板とが接合される。さらに、本従来技術においては、高温特性と、温度サイクルに伴う熱応力の緩和とを両立させるために、絶縁回路基板と金属板の間の接合層の空隙率を、半導体素子が配置される絶縁回路基板の中央部で小さくし、半導体素子の配置されていない絶縁回路基板の外周部では中央部よりも大きくする。このような空隙率の大小は、接合用金属ペーストにおける錫と銅の比率によって調整される。
特開2014−175454号公報
上記従来技術においては金属間化合物による接合であるが、金属粒子の焼結による接合であれば、高温はんだに代わる、さらに信頼性の高い接合層が得られる可能性が有る。これは、金属粒子の粒径が小さくなり構成原子数が少なくなると、金属の融点や焼結温度がバルクに比較して大きく低下し、このような金属粒子が焼結され互いに融着して金属結合した接合層は高い放熱性および耐熱性を有するためである。
しかしながら、このような材料を用いて大面積で接合しようとする場合、接合面中央部において、接合用金属ペーストに含まれる有機物の除去や金属酸化相の還元が難しく、接合層の強度劣化や、電気的特性および熱的特性の劣化を招く。このため、上記従来技術のように、回路基板の中央部と外周部とで空隙率を異ならしめても、高温特性と熱応力緩和が両立する信頼性の高い半導体装置を得ることが難しい。
そこで、本発明は、絶縁回路基板と放熱基板が焼結金属によって高強度に接合され、かつ信頼性の高い半導体装置を提供する。
上記課題を解決するために、本発明による半導体装置は、複数の半導体素子と、複数の半導体素子が搭載される絶縁回路基板と、接合層を介して絶縁回路基板と接合される放熱基板と、を備え、接合層は、複数の半導体素子の直下に位置する複数の第一焼結金属層と、第一焼結金属層よりも空隙率が大きく、かつ、絶縁回路基板の外周部に接すると共に、複数の第一焼結金属層の各々を囲む第二焼結金属層と、を有する。
また、本発明による半導体装置の製造方法は、絶縁回路基板を放熱基板に接合するために、放熱基板における接合面の放熱基板上における半導体素子直下となる位置に金属ペーストを印刷後、無加圧で焼成する第一工程と、第一工程の次に、接合面の全面に金属ペーストを印刷後、接合面上に絶縁回路基板を載置し、載置された絶縁回路基板を加圧しながら焼成する第二工程と、を含む。
また、本発明による半導体装置の製造方法は、絶縁回路基板を放熱基板に接合するために、放熱基板は接合面の放熱基板上における半導体素子直下となる位置に凸部を有するものとし、接合面に金属ペーストを印刷後、接合面上に絶縁回路基板を載置し、載置された絶縁回路基板を加圧しながら焼成する工程を含む。
本発明によれば、接合強度を確保しつつ、放熱性と熱応力緩和が両立する。これにより、半導体装置の高温特性を損なうことなく、温度サイクルに対する信頼性が向上する。
また、本発明による半導体装置の製造方法によれば、本発明による半導体装置における接合層のように、空隙率が異なる第一焼結金属層と第二焼結金属層を有する接合層を形成することができる。ここで、放熱基板が接合面に凸部を有すれば、接合工程を短縮することができる。
上記した以外の課題、構成および効果は、以下の実施形態の説明により明らかにされる。
本発明の実施例1である半導体装置の構成を示す断面模式図である。 実施例1の半導体装置の構成を示す上面図である。 絶縁回路基板と放熱基板を接合する接合層の構成を示す平面図である。 実施例1における接続層の空隙率と熱伝導率の関係を示す。 接合層の断面の画像例である。 比較例における絶縁回路基板の裏面側の配線層と放熱基板との接合面における残存物の量の大小を示す。 本発明の実施例2における半導体装置の構成を示す断面模式図である。 本発明の実施例3である半導体装置の構成を示す断面模式図である。 絶縁回路基板と放熱基板を接合する接合層の構成を示す平面図である。 実施例3の変形例における絶縁回路基板と放熱基板を接合する接合層の構成を示す平面図である。
以下、本発明の実施形態について図面を用いて説明する。なお、各図において、参照番号が同一のものは同一の構成要件あるいは類似の機能を備えた構成要件を示している。
図1は、本発明の実施例1である半導体装置の構成を示す断面模式図である。
本実施例1においては、セラミック絶縁基板103と、セラミック絶縁基板103の上表面および下表面にそれぞれ設けられる配線層102aおよび102bを有する絶縁回路基板上に、複数の半導体素子101が搭載される。ここで、配線層102aおよび102bは、銅(Cu)で構成され、DCB(Direct Copper Bonding)あるいはロウ付けによってセラミック絶縁基板103と接合される。また、半導体素子101における図示されない裏面電極が、絶縁回路基板の表面側における配線層102aに接合される。半導体素子101における裏面電極は、例えば、IGBT(Insulated Gate Bipolar Transistor)のコレクタ電極、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)のドレイン電極、ダイオードのカソード電極などである。
なお、配線層102aおよび102bは、銅(Cu)のほか、ニッケル(Ni)などで構成されても良いし、ニッケルがめっきされる銅により構成されても良い。
さらに、本実施例1においては、絶縁回路基板が放熱用の放熱基板105に接合される。絶縁回路基板の裏面側の配線層102bが、焼結金属層からなる接合層104aおよび104bを介して放熱基板105の上表面に接合される。接合層104aは、半導体素子101の直下に位置する。従って、接合層104aは、複数の半導体素子101に対向する複数領域に設けられる。接合層104bは、半導体素子101の周囲および隣り合う半導体素子101の間に対向する領域に位置する。すなわち、接合層104bは、複数の接合層104aの各々を囲む。さらに、接合層104bは、絶縁回路基板の周辺部に対向する領域に位置し、絶縁回路基板の裏面側における配線層102bの外周部と接する。
なお、後述するように、接合層104aおよび104bは、金属粒子の焼結体からなり、接合層104bの空隙率が接合層104aの空隙率よりも大きい。これにより、焼結金属由来の高い放熱性および耐熱性を備える接合層が確実に得られ、放熱性と熱応力緩和が両立する信頼性の高い半導体装置が得られる。
なお、図1においては、半導体装置が備える、樹脂ケース、封止材、外部電極端子、ボンディングワイヤなどの公知の構成は図示を省略している。
図2は、実施例1の半導体装置の構成を示す上面図である。また、図3は、絶縁回路基板と放熱基板を接合する接合層の構成を示す平面図である。
図2に示すように、配線層102a、セラミック絶縁基板103および放熱基板105の各外形は矩形状であり、面積はこの順に大きい。配線層102aには、複数の半導体素子101、本実施例1では8個の半導体素子101が接合される。従って、絶縁回路基板の面積は、複数個の半導体素子101を搭載できるような大きさに設定される。絶縁回路基板において、配線層102bの外周端は、セラミック絶縁基板103の外周端よりも内側に位置する。これにより、配線層102aと配線層102bとの電気的絶縁が確保される。なお、配線層102aは、絶縁回路基板上における半導体素子101を含む回路の構成に応じて、パターンニングされても良い。
図3に示すように、接合層104aは、複数の半導体素子101の各々の直下に位置し、その形状は、対向する各半導体素子101と同様の矩形状であり、面積の大きさも各半導体素子101と略同じである。接合層104aが半導体素子101の裏面電極の略全面とオーバーラップしているならば、接合層104aの面積は半導体素子101より大きくても良いし小さくても良い。なお、接合層104aの面積が半導体素子101より大きい場合は、放熱性が向上する。隣接する半導体素子間の領域の直下を含む、複数の半導体素子101に対向する複数の接合層104aの各々の周囲、並びに絶縁回路基板裏面側の周辺部に、接合層4aよりも空隙率が大きな接続層104bが位置する。
接合層104aおよび104bは、絶縁回路基板の裏面側における配線層102b(図1)の全面を覆う。配線層102bは、矩形状であり、図1に示すようにその外周端がセラミック絶縁基板103の外周端から所定寸法だけ内側にあるものの、セラミック絶縁基板103の裏面のほぼ全面に設けられる。従って、接続層104aおよび104bの総面積は、半導体素子101の総接合面積に比べ大きくなる。このため、セラミック絶縁基板103と放熱基板105の熱膨張係数の違いに起因して、絶縁回路基板と放熱基板105との接合部に発生する熱応力は、絶縁回路基板の内側よりも外周部で大きくなる。これに対し、本実施例1では、絶縁回路基板裏面側の周辺部に位置する接合層4bの空隙率が接合層4aよりも空隙率が大きいために接合層4bが弾性変形しやすいので、このような接合層104bによって熱応力が緩和される。これにより、熱応力によるセラミック絶縁基板103におけるクラックの発生や接合層の損傷および剥離が防止される。従って、半導体装置の信頼性が向上する。
接合層104bにおいては、空隙率が高いために、放熱性が低下する。これに対し、本実施例では、発熱源である半導体素子101の直下に位置する接合層104aの空隙率が接合層104bよりも小さいので、放熱性が確保される。これにより、半導体素子の高温動作を確保できる。
また、半導体素子101に対向する接合層104aの周囲、並びに絶縁回路基板裏面側の周辺部に位置する接合層104bの空隙率が大きいので、絶縁回路基板と放熱基板105を接合するための熱処理時に、接合用金属ペーストからの揮発物が接合層の外部へ放出され易くなったり、接合層が還元性雰囲気に十分さらされ易くなったりする。これにより、接合層における有機物などの不純物や酸化物の残存が防止される。従って、接合層を構成する焼結金属層の機械的強度が向上し、絶縁回路基板と放熱基板105の接合強度を確保することができる。従って、半導体装置の信頼性が向上する。
図4は、本実施例1における接続層の空隙率と熱伝導率の関係を示す。横軸は空隙率、縦軸は熱伝導率を示す。なお、本図4は、本発明者による理論的検討結果であり、公知のサイトパーコレーションモデルが用いられている。
図4が示すように、空隙率が増加すると熱伝導率は減少し、空隙率50%で熱伝導率は25%程度になる。従って、放熱性を確保するために、通常のSn系はんだよりも高い熱伝導率を得るには、空隙率は50%以下であることが好ましい。
なお、本発明者の検討によれば、接合層140aの空隙率を0〜30%とし、接合層104bの空隙率は、接合層104aよりも高く、かつ50%以下とすることが好ましい。これにより、放熱性および信頼性を共に確実に向上することができる。
次に、本実施例1の製造方法における組立工程の内、絶縁回路基板と放熱基板の接合工程の概要を説明する。
接合層104a,104bを構成する焼結金属層は、酸化金属粒子もしくは粒径200nm以下の金属粒子を主剤とする金属ペースト材料を用い、還元性雰囲気下の焼成によって形成される。これにより、配線層102bの表面酸化皮膜、および主剤に含まれる酸化相を還元し、金属同士を融着して焼結することができる。本金属ペースト材料を用いることにより、Cu,Niなどの金属と良好に接着する接合層を形成することができる。
放熱基板105と絶縁回路基板を接合するためには、まず放熱基板上における半導体素子101直下となる位置に、上述の金属ペースト材料を用いて、還元性雰囲気下における無加圧の焼成により、前駆焼結層を形成する。次に、同金属ペースト材料を、前駆焼結層を含む接合面全面に塗布した後、接合面上に絶縁回路基板を載置し、載置される絶縁回路基板を加圧しながら、還元性雰囲気下で焼成して所望の焼結層を形成する。なお、還元性雰囲気としては、水素雰囲気、水素を窒素もしくはアルゴンで薄めたフォーミングガス、蟻酸雰囲気などが適用できる。
ここで、前駆焼結層は、無加圧で焼成することにより空隙率が大きくなるので、塗布される金属ペースト材料を吸収する。金属ペースト材料を吸収した前駆焼結層は、金属粒子が高密度化するため、加圧焼成後の焼結層は低空隙率となる。すなわち、金属ペースト材料が塗布される前駆焼結層によって接合層104aが形成され、前駆焼結層が形成されない接合面に塗布される金属ペースト材料によって接合層104bが形成される。
なお、金属ペースト材料の主剤としては、銅(Cu)、ニッケル(Ni)、銀(Ag)などの金属粒子、あるいはこれら金属の酸化物粒子が適用できる。なお、複数種の金属粒子あるいは金属酸化物粒子を併用しても良い。また、配線層102bおよび放熱基板105の少なくとも接合表面は、銅(Cu)あるいはニッケル(Ni)で構成されることが好ましい。この場合、接合表面と接合層を構成する金属との金属結合により、高い放熱性と接合強度が得られる。
次に、絶縁回路基板と放熱基板の接合工程および半導体素子の接合工程の具体例について説明する。なお、絶縁回路基板と放熱基板の接合工程の後、半導体素子の接合工程が行われる。
本具体例において、絶縁回路基板の裏面側の配線層102bの大きさは48mm×58mm、半導体素子101の大きさは12mm×15mmである。また、金属ペースト材料として、平均粒径1μmの酸化銅粒子とジエチレングリコールモノブチルエーテルを混合した酸化銅ペーストが用いられる。また、窒化アルミニウム(AlN)からなるセラミック絶縁基板103に銅(Cu)無垢の配線層102a,102bが形成される絶縁回路基板と、ニッケル(Ni)めっきしたAl−SiC複合材からなる放熱基板が用いられる。なお、放熱基板は、銅(Cu)あるいはニッケルめっきされる銅から構成されても良い。Al−SiC複合材は銅(Cu)よりも熱膨張係数が小さいので、Al−SiC複合材から構成される放熱基板により熱応力を緩和することができる。
まず、放熱基板上における半導体素子直下の位置に、半導体素子と同じ大きさ(12mm×15mm)の開口を有するメタルマスクを用いて、酸化銅ペーストが印刷される。
酸化銅ペーストを印刷後、水素雰囲気中において、無加圧で、焼成温度350℃、焼成時間15分として前駆焼結層が形成される。焼成後に得られる焼結層は、半導体素子の直下に位置する場所に形成され、半導体素子と同等の大きさを有する。
次に、放熱基板上における配線層102bとの接合面に、配線層102bと同じ大きさの開口を有するメタルマスクを用いて、酸化銅ペーストが印刷される。
次に、酸化銅ペーストが印刷される放熱基板105の接合面上に、絶縁回路基板の配線層102b配置し、水素雰囲気中において、絶縁回路基板を0.1MPaで加圧しながら、焼成温度350℃、焼成時間15分として、焼結層が形成される。これにより、絶縁回路基板と放熱基板絶縁を、高放熱性および高強度に接合することができる。
次に、絶縁回路基板の表面側の配線層102a上に、同じ酸化銅ペーストを、半導体素子101の配置に応じた開口を有するメタルマスクを用いて印刷する。印刷される酸化銅ペースト上に、半導体素子101が載置される。
半導体素子101を載置後、水素雰囲気中において、半導体素子101を0.1MPaで加圧しながら、焼成温度350℃、焼成時間15分として、半導体素子101の裏面電極と配線層102aの間に焼結層が形成される。これにより、半導体素子101は、絶縁回路基板の配線層102aに接合される。
上述の具体例においては、半導体素子の直下においては、酸化銅ペーストの印刷および焼成が2度行われるので、半導体素子直下以外の部分と比べ、接合層の空隙率が低減する。
上述の具体例における接合層の空隙率の測定例について、図5を用いて説明する。
図5は、接合層の断面の画像例である。本画像例は、走査型電子顕微鏡を用いて撮影される接合層の断面の画像を、金属粒子の存在する領域を白色とし、金属粒子の存在しない領域を黒色とするように二値化処理したものである。断面画像を得た領域中における黒色部分の割合を空隙率と定義することにより、断面画像から空隙率を計測することができる。
この方法により計測される上述の具体例における配線層102bと放熱基板105の間の接合層の空隙率は、半導体素子の直下において約10%、半導体素子直下以外の部分で約35%である。従って、図4に示す空隙率と熱伝導率の関係によれば、半導体素子の直下における接合層においては、バルク体の85%程度の熱伝導率が得られる。また、半導体素子直下以外の部分における接合層においては、バルク体の40%程度の熱伝導率がえられる。
ここで、比較例として、従来技術によって、接合面における接合層の空隙率が一様になるように絶縁回路基板と放熱基板を接合する場合について、図6を用いて説明する。
図6は、比較例における絶縁回路基板の裏面側の配線層と放熱基板105との接合面における残存物(金属酸化物、有機物)の量の大小を黒色の濃淡で示す。本図6に示すように、比較例においては、接合層(104,104’)の中央部(104’)に多くの有機物や未還元の金属酸化物が残っている。本発明者の検討によれば、本比較例の接合層は、接合強度が弱く剥離し易い。
上述のような実施例1によれば、絶縁回路基板と放熱基板とを、焼結金属層からなる接合層により接合し、かつ接合層の空隙率を、接合面において、半導体素子に対向する領域で大きくすると共に、半導体素子の周囲、隣接する半導体素子間および絶縁回路基板の周辺部に対向する領域で小さくすることにより、接合強度を確保しつつ、半導体素子が発生する熱を効率的に放熱されると共に、絶縁回路基板と放熱基板の接合部における熱応力が緩和される。これにより、半導体装置の高温特性を損なうことなく、温度サイクルに対する信頼性が向上する。また、絶縁回路基板と放熱基板との比較的広い接合面においても、接合層を形成する時に、金属ペースト材料に含まれる有機物が接合面から排出され易く、かつ金属ペースト材料に含まれる金属材料が還元性雰囲気にさらされ易くなる。これにより、接合層における不純物の残渣を低減できる。従って、焼結金属による絶縁回路基板と放熱基板との接合の強度および信頼性が向上する。
図7は、本発明の実施例2である半導体装置の構成を示す断面模式図である。
以下、主に、前述の実施例1と異なる点について説明する。
本実施例2においては、実施例1とは異なり、放熱基板105が、絶縁回路基板との接合部において複数の凸部を備える。凸部は半導体素子101の直下に位置し、半導体素子101と対向し、空隙率が小さな接合層104aは、このような凸部の直上に位置する。
本実施例2によれば、接合層104bが、放熱基板105の凸部の側面とも接合するので、絶縁回路基板と放熱基板105との接合強度が向上する。これにより、半導体装置の信頼性が向上する。
また、本実施例2においては、窒化アルミニウム(AlN)からなるセラミック絶縁基板103に銅(Cu)無垢の配線層102a,102bが形成される絶縁回路基板と、銅(Cu)からなる放熱基板105が用いられる。放熱基板105における半導体素子直下に位置する部分には、高さ0.3mmの凸部が設けられる。平均粒径1μmの酸化銅粒子とジエチレングリコールモノブチルエーテルを混合した実施例1と同様の酸化銅ペーストを、放熱基板における、凸部を含む接合面に、配線層102bと同じ大きさ(48mm×58mm)の開口を有するメタルマスクを用いて印刷する。
次に、酸化銅ペーストが印刷される放熱基板105の接合面上に絶縁回路基板の配線層102b配置し、還元性雰囲気中において、絶縁回路基板を0.1MPaで加圧しながら、焼成温度350℃、焼成時間15分として、焼結層が形成される。
本実施例2によれば、加圧時に放熱基板の凸部で面圧が上昇するので、凸部上に形成される接合層の空隙率が低下する。これにより、金属ペースト材料の印刷および焼成をそれぞれ1回ずつ行えば、互いに空隙率の異なる接合層104a,104bを形成することができる。従って、半導体装置の製造プロセスを短縮することができる。
図8は、本発明の実施例3である半導体装置の構成を示す断面模式図である。また、図9は、絶縁回路基板と放熱基板を接合する接合層の構成を示す平面図である。
以下、主に、前述の実施例1と異なる点について説明する。
本実施例2においては、絶縁回路基板と放熱基板105との接合面において、接合層104bの外周部、すなわち接合面の外周端部における接合層104cの空隙率が、接合層104bよりも大きい。これにより、接合面内において大きな熱応力が生じやすい絶縁回路基板の外周部において、接合部における熱応力が緩和される。従って、半導体装置の信頼性が向上する。
図10は、実施例3の変形例における絶縁回路基板と放熱基板を接合する接合層の構成を示す平面図である。
本変形例においては、接合層104cが、絶縁回路基板と放熱基板105との接合面の外周端部かつ角部に局所的に設けられる。これにより、接合面内において大きな熱応力が生じやすい角部における熱応力が緩和される。従って、半導体装置の信頼性が向上する。
なお、本発明は前述した実施例に限定されるものではなく、様々な変形例が含まれる。例えば、前述した実施例は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、各実施例の構成の一部について、他の構成の追加・削除・置き換えをすることが可能である。
101 半導体素子
102a 配線層
102b 配線層
103 セラミック絶縁基板
104a 接合層
104b 接合層
104c 接合層
105 放熱基板

Claims (10)

  1. 複数の半導体素子と、
    前記複数の半導体素子が搭載される絶縁回路基板と、
    接合層を介して前記絶縁回路基板と接合される放熱基板と、
    を備え、
    前記接合層は、
    前記複数の半導体素子の直下に位置する複数の第一焼結金属層と、
    前記第一焼結金属層よりも空隙率が大きく、かつ、前記絶縁回路基板の外周部に接すると共に、前記複数の第一焼結金属層の各々を囲む第二焼結金属層と、
    を有することを特徴とする半導体装置。
  2. 請求項1に記載の半導体装置において、
    前記第一焼結金属層および前記第二焼結金属層は金属粒子の焼結体であることを特徴とする半導体装置。
  3. 請求項1に記載の半導体装置において、
    前記第一焼結金属層は銅、銀、ニッケルの内のいずれかにより構成され、
    前記第二焼結金属層は銅、銀、ニッケルの内のいずれかにより構成されることを特徴とする半導体装置。
  4. 請求項1に記載の半導体装置において、
    前記接合層は、前記絶縁回路基板における裏面側配線層と前記放熱基板の表面とに接することを特徴とする半導体装置。
  5. 請求項に記載の半導体装置において、
    前記裏面側配線層は銅あるいはニッケルから構成され、
    前記放熱基板の前記表面は銅あるいはニッケルから構成されることを特徴とする半導体装置。
  6. 請求項1に記載の半導体装置において、
    前記放熱基板は複数の凸部を有し、前記複数の凸部は前記複数の半導体素子の直下に位置することを特徴とする半導体装置。
  7. 請求項1に記載の半導体装置において、
    前記接合層は、
    前記第二焼結金属層の外周部に位置し、前記絶縁回路基板の外周端部に接触し、前記第二焼結金属層よりも空隙率が大きな第三焼結金属層を有することを特徴とする半導体装置。
  8. 請求項7に記載の半導体装置において、前記第三焼結金属層は、前記絶縁回路基板の前記外周端部と局所的に接触することを特徴とする半導体装置。
  9. 絶縁回路基板を放熱基板に接合する半導体装置の製造方法であって、
    前記放熱基板における接合面の前記放熱基板上における半導体素子直下となる位置に金属ペーストを印刷後、無加圧で焼成する第一工程と、
    前記第一工程の次に、前記接合面の全面に金属ペーストを印刷後、前記接合面上に前記絶縁回路基板を載置し、載置された前記絶縁回路基板を加圧しながら焼成する第二工程と、
    を含むことを特徴とする半導体装置の製造方法。
  10. 絶縁回路基板を放熱基板に接合する半導体装置の製造方法であって、
    前記放熱基板は接合面の前記放熱基板上における半導体素子直下となる位置に凸部を有し、
    前記接合面に金属ペーストを印刷後、前記接合面上に前記絶縁回路基板を載置し、載置された前記絶縁回路基板を加圧しながら焼成する工程を含むことを特徴とする半導体装置の製造方法。
JP2016019554A 2016-02-04 2016-02-04 半導体装置、並びに半導体装置の製造方法 Active JP6619661B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016019554A JP6619661B2 (ja) 2016-02-04 2016-02-04 半導体装置、並びに半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016019554A JP6619661B2 (ja) 2016-02-04 2016-02-04 半導体装置、並びに半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2017139345A JP2017139345A (ja) 2017-08-10
JP6619661B2 true JP6619661B2 (ja) 2019-12-11

Family

ID=59565258

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016019554A Active JP6619661B2 (ja) 2016-02-04 2016-02-04 半導体装置、並びに半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP6619661B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018182198A (ja) * 2017-04-19 2018-11-15 株式会社東芝 半導体装置
JP7130445B2 (ja) * 2018-06-05 2022-09-05 新光電気工業株式会社 半導体装置及び半導体装置の製造方法
WO2021085234A1 (ja) * 2019-10-31 2021-05-06 三菱電機株式会社 半導体モジュール、電力変換装置、半導体モジュールの製造方法、および、電力変換装置の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2530193B2 (ja) * 1988-01-14 1996-09-04 株式会社日立製作所 高熱伝導半導体実装構造体
JP2006202586A (ja) * 2005-01-20 2006-08-03 Nissan Motor Co Ltd 接合方法及び接合構造
JP5349714B2 (ja) * 2011-06-08 2013-11-20 京セラ株式会社 回路基板およびこれを備える電子装置
JP2014029897A (ja) * 2012-07-31 2014-02-13 Hitachi Ltd 導電性接合体およびそれを用いた半導体装置
JP2014103182A (ja) * 2012-11-19 2014-06-05 Mitsubishi Electric Corp 電力用半導体装置
JP6214273B2 (ja) * 2013-08-08 2017-10-18 三菱電機株式会社 金属ナノ粒子を用いた接合構造および金属ナノ粒子を用いた接合方法
JP2015177182A (ja) * 2014-03-18 2015-10-05 三菱電機株式会社 パワーモジュール
JP6066952B2 (ja) * 2014-03-20 2017-01-25 三菱電機株式会社 半導体モジュールの製造方法

Also Published As

Publication number Publication date
JP2017139345A (ja) 2017-08-10

Similar Documents

Publication Publication Date Title
JP5656962B2 (ja) 電子部品モジュール
KR101204187B1 (ko) 소성 접합을 이용한 파워 모듈 및 그 제조 방법
JP6319643B2 (ja) セラミックス−銅接合体およびその製造方法
JP6265693B2 (ja) 半導体装置およびその製造方法
TW201421618A (zh) 半導體裝置,陶瓷電路基板及半導體裝置的製造方法
US20120074563A1 (en) Semiconductor apparatus and the method of manufacturing the same
JP2015185622A (ja) 電子素子実装用基板及び電子装置
CN104205328A (zh) 半导体装置及其制造方法
JP6619661B2 (ja) 半導体装置、並びに半導体装置の製造方法
CN109616460B (zh) 电力用半导体装置
JP2011216772A (ja) 半導体装置の製造方法および接合治具
JP6399906B2 (ja) パワーモジュール
JP2013229457A (ja) 半導体装置および半導体装置の製造方法
JP6613929B2 (ja) Ag下地層付き金属部材、Ag下地層付き絶縁回路基板、半導体装置、ヒートシンク付き絶縁回路基板、及び、Ag下地層付き金属部材の製造方法
JP2017005007A (ja) 半導体装置、および半導体装置の製造方法
JP2020024998A (ja) 半導体装置及びその製造方法
JP5898575B2 (ja) 半導体装置
JP2017092168A (ja) 半導体モジュール及び電力変換装置
JP2014049590A (ja) 配線基板および電子装置
JP2014143342A (ja) 半導体モジュール及びその製造方法
JP6011410B2 (ja) 半導体装置用接合体、パワーモジュール用基板及びパワーモジュール
JP6924432B2 (ja) 半導体装置の製造方法及び半導体装置
WO2013021983A1 (ja) 半導体装置及びその製造方法
TWI555125B (zh) 功率模組封裝體的製造方法
WO2017077729A1 (ja) 半導体モジュール及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180911

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190410

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190507

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190606

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191112

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191115

R150 Certificate of patent or registration of utility model

Ref document number: 6619661

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150