JP2020024998A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2020024998A
JP2020024998A JP2018147942A JP2018147942A JP2020024998A JP 2020024998 A JP2020024998 A JP 2020024998A JP 2018147942 A JP2018147942 A JP 2018147942A JP 2018147942 A JP2018147942 A JP 2018147942A JP 2020024998 A JP2020024998 A JP 2020024998A
Authority
JP
Japan
Prior art keywords
region
paste
semiconductor device
sintered material
chip mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018147942A
Other languages
English (en)
Other versions
JP7123688B2 (ja
JP2020024998A5 (ja
Inventor
聡史 白木
Satoshi Shiraki
聡史 白木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2018147942A priority Critical patent/JP7123688B2/ja
Priority to US16/510,087 priority patent/US11239196B2/en
Publication of JP2020024998A publication Critical patent/JP2020024998A/ja
Publication of JP2020024998A5 publication Critical patent/JP2020024998A5/ja
Priority to US17/645,815 priority patent/US12009333B2/en
Application granted granted Critical
Publication of JP7123688B2 publication Critical patent/JP7123688B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49558—Insulating layers on lead frames, e.g. bridging members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49586—Insulating layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/2732—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/278—Post-treatment of the layer connector
    • H01L2224/2783—Reworking, e.g. shaping
    • H01L2224/2784—Reworking, e.g. shaping involving a mechanical process, e.g. planarising the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/278—Post-treatment of the layer connector
    • H01L2224/27848—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29016—Shape in side view
    • H01L2224/29017—Shape in side view being non uniform along the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29016—Shape in side view
    • H01L2224/29018—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83095—Temperature settings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/83498—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Die Bonding (AREA)
  • Powder Metallurgy (AREA)

Abstract

【課題】金属焼結材を有する半導体装置の信頼性を向上すること。【解決手段】本半導体装置は、金属製のチップ搭載部と、前記チップ搭載部に金属焼結材を介して接合された半導体チップと、を有し、前記金属焼結材は、平面視で前記半導体チップと重複する第１領域と、平面視で前記半導体チップの周囲を囲む第２領域と、を含み、前記第１領域の空隙率は１％以上１５％未満であり、前記第２領域の空隙率は１５％以上５０％以下である。【選択図】図１

Description

本発明は、半導体装置及びその製造方法に関する。
パワー半導体等の大電流を扱う半導体装置では、半導体チップの発熱量が大きいため、チップ搭載部（配線層やリードフレーム等）と半導体チップとの接合に、はんだに代えて耐熱性に優れた金属焼結材を用いる場合がある。このような金属焼結材を有する半導体装置において、信頼性を向上する様々な検討がなされている（例えば、特許文献１、２参照）。
特開２０１７−１０８１９２号公報 特開２０１４−０２９８９７号公報
ところで、金属焼結材を有する半導体装置を作製する際に、チップ搭載部のチップ搭載予定領域及びその周囲に金属焼結材のペーストを印刷し、金属焼結材のペーストを半導体チップを介して加熱しながら加圧して焼結させる場合がある。
この場合、チップ搭載予定領域に位置する金属焼結材のペーストは半導体チップに加圧されるが、チップ搭載予定領域の周囲に位置する金属焼結材のペーストは加圧されない。加圧されないペーストは焼結が十分に進行しないため、弱い接合状態の脆い金属片が半導体チップの周囲に残存することになる。そのため、後工程で脆い金属片が脱落して半導体装置の動作不良の原因となる場合があり、半導体装置の信頼性を低下させていた。
本発明は、上記の点に鑑みてなされたものであり、金属焼結材を有する半導体装置の信頼性を向上することを課題とする。
本半導体装置は、金属製のチップ搭載部と、前記チップ搭載部に金属焼結材を介して接合された半導体チップと、を有し、前記金属焼結材は、平面視で前記半導体チップと重複する第１領域と、平面視で前記半導体チップの周囲を囲む第２領域と、を含み、前記第１領域の空隙率は１％以上１５％未満であり、前記第２領域の空隙率は１５％以上５０％以下であることを要件とする。
開示の技術によれば、金属焼結材を有する半導体装置の信頼性を向上することができる。
第１の実施の形態に係る半導体装置を例示する図である。 第１の実施の形態に係る半導体装置の製造工程を例示する図（その１）である。 第１の実施の形態に係る半導体装置の製造工程を例示する図（その２）である。 第１の実施の形態に係る半導体装置の製造工程を例示する図（その３）である。 第２の実施の形態に係る半導体装置を例示する断面図である。 第３の実施の形態に係る半導体装置を例示する断面図である。
以下、図面を参照して発明を実施するための形態について説明する。なお、各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。
〈第１の実施の形態〉
［第１の実施の形態に係る半導体装置の構造］
まず、第１の実施の形態に係る半導体装置の構造について説明する。図１は、第１の実施の形態に係る半導体装置を例示する図であり、図１（ａ）は平面図、図１（ｂ）は図１（ａ）のＡ−Ａ線に沿う断面図である。
図１を参照するに、半導体装置１は、絶縁基板１０と、配線層１１と、配線層１２と、金属焼結材１３と、半導体チップ１４とを有している。
なお、本実施の形態では、便宜上、半導体装置１の半導体チップ１４側を上側又は一方の側、配線層１２側を下側又は他方の側とする。又、各部位の半導体チップ１４側の面を一方の面又は上面、配線層１２側の面を他方の面又は下面とする。但し、半導体装置１は天地逆の状態で用いることができ、又は任意の角度で配置することができる。又、平面視とは対象物を絶縁基板１０の一方の面１０ａの法線方向から視ることを指し、平面形状とは対象物を絶縁基板１０の一方の面１０ａの法線方向から視た形状を指すものとする。
以下、半導体装置１の各構成要素について詳説する。なお、図１の例では、半導体装置１の平面形状は正方形であるが、これには限定されず、半導体装置１は任意の平面形状とすることができる。
絶縁基板１０は、他の層を形成するための基体となる部分である。絶縁基板１０としては、例えば、Ａｌ２Ｏ３、ＡｌＮ、ＳｉＮ等を主成分とするセラミック基板を用いることができる。絶縁基板１０として、エポキシ系樹脂やポリイミド系樹脂等を主成分とする感光性や非感光性の絶縁性樹脂（例えば、熱硬化性）を用いてもよい。絶縁基板１０の厚さは、要求仕様に応じて適宜決定できるが、例えば、１００〜１０００μｍ程度とすることができる。
配線層１１は、絶縁基板１０の一方の面１０ａに形成されている。配線層１２は、絶縁基板１０の他方の面１０ｂに形成されている。配線層１１及び１２は、例えば、平面形状が正方形のベタ状に形成することができる。配線層１１は、半導体チップ１４を搭載するチップ搭載部である。配線層１１及び１２の材料としては、例えば、銅（Ｃｕ）等の金属を用いることができる。配線層１１及び１２の厚さは、例えば、５０〜１０００μｍ程度とすることができる。配線層１１及び１２は、ベタ状の領域以外に任意の形状の配線パターンを含んでもよい。
半導体チップ１４は、チップ搭載部である配線層１１の一方の面１１ａに金属焼結材１３を介して接合されている。より詳しくは、半導体チップ１４の下面側には（例えば、下面側の全面に）、電極（図示せず）が形成されており、半導体チップ１４の下面側に形成された電極が金属焼結材１３を介して配線層１１と電気的に接続されている。
半導体チップ１４は、例えば、ＭＯＳＦＥＴ（Metal-Oxide Semiconductor Field Effect Transistor）、ＳＢＤ（ショットキーバリアダイオード：Schottky Diode）、ＩＧＢＴ（Insulated Gate Bipolar Transistor）等である。半導体チップ１４の大きさは、例えば、１ｍｍ角〜１０ｍｍ角程度とすることができる。半導体チップ１４の厚さは、例えば、１００〜４００μｍ程度とすることができる。半導体チップ１４の材料としては、例えば、Ｓｉ、ＳｉＣ、ＧａＮ等を用いることができる。
金属焼結材１３としては、例えば、銀焼結材や銅焼結材等を用いることができる。金属焼結材１３に含まれる金属としては、銀や銅を好適に用いることができるが、銀や銅以外の金属を用いてもよく、又、２種以上の金属の合金や、２種以上の金属の混合物を用いてもよい。
金属焼結材１３は、平面視で半導体チップ１４と重複する領域１３１と、平面視で半導体チップ１４の周囲を囲む領域１３２とを含んでいる。なお、領域１３１と領域１３２は一体であるが、便宜上、図１（ｂ）では、領域１３１と領域１３２との境界を破線で示している。
領域１３１は銀や銅等の金属が所定密度で配置された領域であり、領域１３２は銀や銅等の金属が領域１３１より低密度で配置された領域である。言い換えれば、領域１３１の空隙率は、領域１３２の空隙率よりも低い。例えば、領域１３１の空隙率は１％以上１５％未満、領域１３２の空隙率は１５％以上５０％以下とすることができる。ここで、空隙率とは、対象となる領域全体の体積に対する空隙の体積の割合である。
領域１３１は、領域１３２よりも薄い。領域１３１の厚さＴ１は、略一定である。領域１３１の厚さＴ１は、例えば、２０〜１００μｍ程度とすることができる。領域１３２の厚さＴ２は、略一定である。領域１３２の厚さＴ２は、例えば、３０〜１１０μｍ程度とすることができる。領域１３２は半導体チップ１４の側面の少なくとも一部を被覆している。領域１３２は半導体チップ１４の側面の全部を被覆してもよい。
領域１３２において、配線層１１の一方の面１１ａと接する第１面１３２ａと、第１面１３２ａの反対面である第２面１３２ｂとは平行である。ここで、平行とは、厳密に平行という意味に限られることはなく、製造誤差等を含めて実質的に平行とみなすことができる場合をも含む。具体的には、平行とは、第１面１３２ａと第２面１３２ｂとのなす角度が±５度以内であることを指すものとする。
［第１の実施の形態に係る半導体装置の製造方法］
次に、第１の実施の形態に係る半導体装置の製造方法について説明する。図２〜図４は、第１の実施の形態に係る半導体装置の製造工程を例示する図である。なお、図２及び図３において、（ａ）は平面図、（ｂ）は（ａ）のＡ−Ａ線に沿う断面図である。又、図４は、図１（ｂ）に対応する断面を示している。
まず、図２（ａ）及び図２（ｂ）に示す工程では、一方の面１０ａに配線層１１、他方の面１０ｂに配線層１２が形成された絶縁基板１０を準備する。絶縁基板１０並びに配線層１１及び１２の材料や厚さは前述の通りである。
そして、チップ搭載部である配線層１１の一方の面１１ａのチップ搭載予定領域１４０内、及びチップ搭載予定領域１４０の周囲に金属焼結材（例えば、銀焼結材や銅焼結材）のペースト１３０を印刷し、乾燥させる。乾燥条件は、例えば、１２０℃で１５分程度とすることができる。ペースト１３０は、例えば、スクリーン印刷法により印刷することができる。乾燥後のペースト１３０の最厚部の厚さＴ３は、例えば、５０〜１３０μｍ程度とすることができる。ペースト１３０の空隙率は、例えば、６０〜７０％程度とすることができる。
なお、ペースト１３０は、例えば、配線層１１の一方の面１１ａのチップ搭載予定領域１４０の周囲に額縁状にはみ出るように印刷する。チップ搭載予定領域１４０の大きさは、例えば、１ｍｍ角〜１０ｍｍ角程度（半導体チップ１４の大きさと同じ）であり、この場合、チップ搭載予定領域１４０の周囲にはみ出る額縁状の領域の幅Ｗ１は、例えば、５０〜２００μｍ程度とすることができる。
次に、図３（ａ）及び図３（ｂ）に示す工程では、平面形状が額縁状の加圧部３００を備えた加圧装置により、ペースト１３０の周縁部を矢印方向に加圧し、ペースト１３０に中央部１３０ｃと周縁部１３０ｐを形成する。なお、中央部１３０ｃと周縁部１３０ｐは一体であるが、便宜上、図３（ｂ）では、中央部１３０ｃと周縁部１３０ｐとの境界を破線で示している。
周縁部１３０ｐは、平面視で、ペースト１３０のチップ搭載予定領域１４０の最外周よりも内側から、ペースト１３０の最外周に至る額縁状の領域である。すなわち、ペースト１３０の加圧は、平面視で、ペースト１３０のチップ搭載予定領域１４０の最外周よりも内側から、ペースト１３０の最外周に至る額縁状の領域に対して行う。周縁部１３０ｐにおいて、チップ搭載予定領域１４０の最外周よりも内側の額縁状の領域の幅Ｗ２は、例えば、０．０２〜１ｍｍ程度とすることができる。加圧時の圧力は、例えば、１ＭＰａ〜１０ＭＰａ程度とすることができる。加圧時間は、例えば、数秒〜１分程度とすることができる。
このように、ペースト１３０の加圧を、平面視で、ペースト１３０のチップ搭載予定領域１４０の最外周よりも内側から、ペースト１３０の最外周に至る額縁状の領域に対して行うことで、以下の効果を奏する。すなわち、最終的に焼結されて形成される領域１３１及び１３２に、十分に加圧されていない脆い部分が含まれることを防止できる。
周縁部１３０ｐの厚さＴ２は、中央部１３０ｃの最厚部の厚さＴ３よりも薄くなる。周縁部１３０ｐの厚さＴ２は、例えば、３０〜１１０μｍ程度とすることができる。又、加圧部３００に加圧された周縁部１３０ｐの空隙率は、加圧部３００に加圧されていない中央部１３０ｃの空隙率（例えば、６０〜７０％程度）よりも低くなる。
なお、この工程では、必要に応じて、ペースト１３０の周縁部を加熱しながら加圧してもよい。加熱しながら加圧することにより、周縁部１３０ｐを高密度化することが容易となる。
但し、加熱温度が高すぎると周縁部１３０ｐと共に中央部１３０ｃの焼結が進んでしまい、図４（ａ）及び図４（ｂ）に示す工程で配線層１１に金属焼結材１３により半導体チップ１４を接合できなくなる。そのため、この工程で加熱する場合の加熱温度は、図４（ａ）及び図４（ｂ）に示す半導体チップ１４を接合する工程の加熱温度よりも低い温度（焼結が十分に進まない程度の範囲内の温度）とする必要がある。この工程で加熱する場合の加熱温度は、例えば、室温以上１２０℃以下の温度とすることができる。
次に、図４（ａ）に示す工程では、チップ搭載予定領域１４０内に位置するペースト１３０上に半導体チップ１４を搭載し、チップ搭載予定領域１４０内に位置するペースト１３０を、加熱雰囲気中で半導体チップ１４を介して矢印方向に加圧する。加圧時の温度は、例えば、２００℃〜２８０℃程度とすることができる。加圧時の圧力は、例えば、１ＭＰａ〜１５ＭＰａ程度とすることができる。加圧時間は、例えば、１分〜１５分程度とすることができる。
所定時間の加熱及び加圧により、図４（ｂ）に示すように、チップ搭載予定領域１４０内及びチップ搭載予定領域１４０の周囲に位置するペースト１３０が焼結されて金属焼結材１３が作製される。これにより、配線層１１の一方の面１１ａに金属焼結材１３を介して半導体チップ１４が接合され、半導体装置１が完成する。
金属焼結材１３は、平面視で半導体チップ１４と重複する領域１３１と、平面視で半導体チップ１４の周囲に位置する領域１３２とを含む。領域１３１は、ペースト１３０の中央部１３０ｃの全部と周縁部１３０ｐの内周側（チップ搭載予定領域１４０の最外周よりも内側の額縁状の領域）が焼結されて形成される。領域１３２は、周縁部１３０ｐの外周側（チップ搭載予定領域１４０の周囲の額縁状の領域）が焼結されて形成される。領域１３２において、配線層１１の一方の面１１ａと接する第１面１３２ａと、第１面１３２ａの反対面である第２面１３２ｂとは平行となる。
図４（ａ）に示す工程では、図３（ａ）及び図３（ｂ）に示す工程よりも、加圧力が大きく、加圧時間が長い。そのため、領域１３１は領域１３２よりも薄くなり、領域１３１の空隙率は領域１３２の空隙率よりも低くなる。領域１３１の厚さＴ１は、例えば、２０〜１００μｍ程度とすることができる。領域１３２の厚さＴ２は、例えば、３０〜１１０μｍ程度とすることができる。領域１３１の空隙率は、例えば、１％以上１５％未満とすることができる。領域１３２の空隙率は、例えば、１５％以上５０％以下とすることができる。
このように、半導体装置１では、平面視で半導体チップ１４の周囲を囲む金属焼結材１３の領域１３２は焼結前に加圧されるため、加圧されないペースト１３０に比べて空隙率が低くなる。すなわち、金属焼結材１３の領域１３２では、加圧されないペースト１３０に比べて接合状態が向上している。そのため、金属焼結材１３の領域１３２が脱落するおそれが低減され、半導体装置１の信頼性を向上することができる。
〈第２の実施の形態〉
第２の実施の形態では、第１の実施の形態と同様の金属焼結材を有する半導体装置の他の例を示す。なお、第２の実施の形態において、既に説明した実施の形態と同一構成部についての説明は省略する場合がある。
図５は、第２の実施の形態に係る半導体装置を例示する断面図である。図５を参照するに、半導体装置２は、絶縁基板１０と、配線層１１Ａ、１１Ｂ、及び１１Ｃと、配線層１２と、金属焼結材１３Ａ及び１３Ｂと、半導体チップ１４Ａ及び１４Ｂと、金属線２１と、外部接続端子２２及び２３と、はんだ２４と、ベースプレート２５と、樹脂ケース２６とを有している。
配線層１１Ａ、１１Ｂ、及び１１Ｃは、絶縁基板１０の一方の面１０ａに形成されている。配線層１２は、絶縁基板１０の他方の面１０ｂに形成されている。配線層１１Ａ、１１Ｂ、及び１２は、例えば、平面形状が正方形のベタ状に形成することができる。配線層１１Ｃは、任意のパターンに形成することができる。配線層１１Ａ、１１Ｂ、１１Ｃ、及び１２の材料としては、例えば、銅（Ｃｕ）等を用いることができる。配線層１１Ａ、１１Ｂ、１１Ｃ、及び１２の厚さは、例えば、０．０５〜１ｍｍ程度とすることができる。
半導体チップ１４Ａは、チップ搭載部である配線層１１Ａ上に金属焼結材１３Ａを介して接合されている。半導体チップ１４Ａの下面側に形成された第１電極（図示せず）は、金属焼結材１３Ａを介して配線層１１Ａと電気的に接続されている。半導体チップ１４Ａの上面側に形成された第２電極（図示せず）は、金属線２１（例えば、金線や銅線やアルミニウム線）を介して外部接続端子２２や配線層１１Ｃと電気的に接続されている。
半導体チップ１４Ｂは、チップ搭載部である配線層１１Ｂ上に金属焼結材１３Ｂを介して接合されている。半導体チップ１４Ｂの下面側に形成された電極（図示せず）は、金属焼結材１３Ｂを介して配線層１１Ｂと電気的に接続されている。
半導体チップ１４Ａ及び１４Ｂは、例えば、ＭＯＳＦＥＴ、ＳＢＤ、ＩＧＢＴ等である。これらが混在してもよく、例えば、半導体チップ１４ＡがＭＯＳＦＥＴ、半導体チップ１４ＢがＳＢＤであってもよい。半導体チップ１４Ａ及び１４Ｂの大きさは、例えば、１ｍｍ角〜１０ｍｍ角程度とすることができる。半導体チップ１４Ａ及び１４Ｂの厚さは、例えば、１００〜４００μｍ程度とすることができる。半導体チップ１４Ａ及び１４Ｂの材料としては、例えば、Ｓｉ、ＳｉＣ、ＧａＮ等を用いることができる。但し、半導体チップ１４Ａと半導体チップ１４Ｂは、大きさ、厚さ、材料が異なっていてもよい。
配線層１２の下面は、はんだ２４を介して金属製のベースプレート２５の上面と接合されている。ベースプレート２５の上面外縁部には、絶縁基板１０に実装された半導体チップ１４Ａ及び１４Ｂ等を収容するように、枡状の樹脂ケース２６が固定されている。配線層１１Ｃと接続された外部接続端子２２、及び配線層１１Ｂと接続された外部接続端子２３は、樹脂ケース２６から外部に突出しており、半導体チップ１４Ａ及び１４Ｂと外部回路との接続を可能としている。
金属焼結材１３Ａは、金属焼結材１３と同様の材料及び構造の接合材であり、領域１３１Ａの空隙率は、領域１３２Ａの空隙率よりも低い。同様に、金属焼結材１３Ｂは、金属焼結材１３と同様の材料及び構造の接合材であり、領域１３１Ｂの空隙率は、領域１３２Ｂの空隙率よりも低い。
半導体装置２の製造工程では、平面視で半導体チップ１４Ａの周囲を囲む金属焼結材１３Ａの領域１３２Ａは焼結前に加圧されるため、加圧前に比べて空隙率が低くなる。又、半導体装置２の製造工程では、平面視で半導体チップ１４Ｂの周囲を囲む金属焼結材１３Ｂの領域１３２Ｂは焼結前に加圧されるため、加圧前に比べて空隙率が低くなる。
すなわち、半導体装置１と同様に、金属焼結材１３Ａの領域１３２Ａ及び金属焼結材１３Ｂの領域１３２Ｂでは、加圧されないペースト１３０に比べて接合状態が向上している。そのため、金属焼結材１３Ａの領域１３２Ａ及び金属焼結材１３Ｂの領域１３２Ｂが脱落するおそれが低減され、半導体装置２の信頼性を向上することができる。
〈第３の実施の形態〉
第３の実施の形態では、第１の実施の形態と同様の金属焼結材を有する半導体装置の他の例を示す。なお、第３の実施の形態において、既に説明した実施の形態と同一構成部についての説明は省略する場合がある。
図６は、第３の実施の形態に係る半導体装置を例示する断面図である。図６を参照するに、半導体装置３は、ダイパッド３０と、金属焼結材１３と、半導体チップ１４と、金属線３１と、外部接続端子３２と、モールド樹脂３３とを有している。ダイパッド３０及び外部接続端子３２は、金属板をエッチング加工又はプレス加工して形成されたリードフレームである。
半導体チップ１４は、チップ搭載部であるダイパッド３０（銅等の金属製）の一方の面３０ａに、金属焼結材１３を介して接合されている。半導体チップ１４の下面側に形成された第１電極（図示せず）は、金属焼結材１３を介してダイパッド３０と電気的に接続されている。半導体チップ１４の上面側に形成された第２電極（図示せず）は、金属線３１（例えば、金線や銅線やアルミニウム線）を介して外部接続端子３２と電気的に接続されている。
ダイパッド３０の一方の面３０ａの一部には、ダイパッド３０に実装された半導体チップ１４等を封止するように、モールド樹脂３３が形成されている。外部接続端子３２及びダイパッド３０は、モールド樹脂３３から外部に突出しており、半導体チップ１４と外部回路との接続を可能としている。
半導体装置３の製造工程では、平面視で半導体チップ１４の周囲を囲む金属焼結材１３の領域１３２は焼結前に加圧されるため、加圧前に比べて空隙率が低くなる。すなわち、半導体装置１と同様に、金属焼結材１３の領域１３２では、加圧されないペースト１３０に比べて接合状態が向上している。そのため、金属焼結材１３の領域１３２が脱落するおそれが低減され、半導体装置３の信頼性を向上することができる。
以上、好ましい実施の形態等について詳説したが、上述した実施の形態等に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態等に種々の変形及び置換を加えることができる。
１、２、３ 半導体装置
１０ 絶縁基板
１０ａ、１０ｂ、１１ａ、３０ａ 面
１１、１１Ａ、１１Ｂ、１１Ｃ、１２ 配線層
１３、１３Ａ、１３Ｂ 金属焼結材
１４、１４Ａ、１４Ｂ 半導体チップ
２１、３１ 金属線
２２、２３、３２ 外部接続端子
２５ ベースプレート
２６ 樹脂ケース
３０ ダイパッド
３３ モールド樹脂
１３０ ペースト
１３０ｃ 中央部
１３０ｐ 周縁部
１３１、１３１Ａ、１３１Ｂ、１３２、１３２Ａ、１３２Ｂ 領域
１３２ａ 第１面
１３２ｂ 第２面
１４０ チップ搭載予定領域

Claims (9)

  1. 金属製のチップ搭載部と、
    前記チップ搭載部に金属焼結材を介して接合された半導体チップと、を有し、
    前記金属焼結材は、平面視で前記半導体チップと重複する第１領域と、平面視で前記半導体チップの周囲を囲む第２領域と、を含み、
    前記第１領域の空隙率は１％以上１５％未満であり、前記第２領域の空隙率は１５％以上５０％以下である半導体装置。
  2. 前記第２領域において、前記チップ搭載部と接する第１面と、前記第１面の反対面である第２面とは平行である請求項１に記載の半導体装置。
  3. チップ搭載部のチップ搭載予定領域内、及び前記チップ搭載予定領域の周囲に金属焼結材のペーストを印刷し、乾燥させる工程と、
    前記ペーストの周縁部を加圧する工程と、
    前記チップ搭載予定領域内に位置する前記ペーストを、加熱雰囲気中で半導体チップを介して加圧し、前記チップ搭載予定領域内及び前記チップ搭載予定領域の周囲に位置する前記ペーストを焼結して金属焼結材を作製し、前記チップ搭載部に前記金属焼結材を介して前記半導体チップを接合する工程と、を有し、
    前記金属焼結材は、平面視で前記半導体チップと重複する第１領域と、平面視で前記半導体チップの周囲に位置する第２領域と、を含み、
    前記第１領域の空隙率は、前記第２領域の空隙率よりも低い半導体装置の製造方法。
  4. 前記第２領域の空隙率は、前記ペーストを印刷する工程で印刷された前記ペーストの空隙率よりも低い請求項３に記載の半導体装置の製造方法。
  5. 前記第１領域の空隙率は１％以上１５％未満であり、前記第２領域の空隙率は１５％以上５０％以下である請求項３又は４に記載の半導体装置の製造方法。
  6. 前記第２領域は、前記ペーストを印刷する工程で印刷された前記ペーストの最厚部の厚さよりも薄く、
    前記第１領域は、前記第２領域よりも薄い請求項３乃至５の何れか一項に記載の半導体装置の製造方法。
  7. 前記第２領域において、前記チップ搭載部と接する第１面と、前記第１面の反対面である第２面とは平行である請求項３乃至６の何れか一項に記載の半導体装置の製造方法。
  8. 前記ペーストの周縁部を加圧する工程で加圧される領域は、平面視で、前記ペーストの前記チップ搭載予定領域の最外周よりも内側から、前記ペーストの最外周に至る額縁状の領域である請求項３乃至７の何れか一項に記載の半導体装置の製造方法。
  9. 前記ペーストの周縁部を加圧する工程では、前記ペーストの周縁部を加熱しながら加圧し、
    前記ペーストの周縁部を加圧する工程の加熱温度は、前記半導体チップを接合する工程の加熱温度よりも低い請求項３乃至８の何れか一項に記載の半導体装置の製造方法。
JP2018147942A 2018-08-06 2018-08-06 半導体装置及びその製造方法 Active JP7123688B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018147942A JP7123688B2 (ja) 2018-08-06 2018-08-06 半導体装置及びその製造方法
US16/510,087 US11239196B2 (en) 2018-08-06 2019-07-12 Semiconductor device
US17/645,815 US12009333B2 (en) 2018-08-06 2021-12-23 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018147942A JP7123688B2 (ja) 2018-08-06 2018-08-06 半導体装置及びその製造方法

Publications (3)

Publication Number Publication Date
JP2020024998A true JP2020024998A (ja) 2020-02-13
JP2020024998A5 JP2020024998A5 (ja) 2021-08-19
JP7123688B2 JP7123688B2 (ja) 2022-08-23

Family

ID=69227560

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018147942A Active JP7123688B2 (ja) 2018-08-06 2018-08-06 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US11239196B2 (ja)
JP (1) JP7123688B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021027288A (ja) * 2019-08-08 2021-02-22 富士電機株式会社 半導体装置及び半導体装置の製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3951840A4 (en) * 2019-03-29 2022-06-08 Mitsui Mining & Smelting Co., Ltd. COMPOSITE BODIES AND METHOD OF MAKING THEREOF

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014135411A (ja) * 2013-01-11 2014-07-24 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
JP2015177182A (ja) * 2014-03-18 2015-10-05 三菱電機株式会社 パワーモジュール
JP2016081943A (ja) * 2014-10-09 2016-05-16 三菱電機株式会社 半導体装置及びその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014029897A (ja) 2012-07-31 2014-02-13 Hitachi Ltd 導電性接合体およびそれを用いた半導体装置
US20170294397A1 (en) * 2016-04-08 2017-10-12 Hamilton Sundstrand Corporation Die and substrate assembly with graded density bonding layer
DE102016118784A1 (de) * 2016-10-04 2018-04-05 Infineon Technologies Ag Chipträger, konfiguriert zur delaminierungsfreien Kapselung und stabilen Sinterung
JP6366766B2 (ja) 2017-03-24 2018-08-01 三菱電機株式会社 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014135411A (ja) * 2013-01-11 2014-07-24 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
JP2015177182A (ja) * 2014-03-18 2015-10-05 三菱電機株式会社 パワーモジュール
JP2016081943A (ja) * 2014-10-09 2016-05-16 三菱電機株式会社 半導体装置及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021027288A (ja) * 2019-08-08 2021-02-22 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP7351134B2 (ja) 2019-08-08 2023-09-27 富士電機株式会社 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
JP7123688B2 (ja) 2022-08-23
US11239196B2 (en) 2022-02-01
US20220115353A1 (en) 2022-04-14
US20200043834A1 (en) 2020-02-06

Similar Documents

Publication Publication Date Title
JP6632686B2 (ja) 半導体装置および半導体装置の製造方法
JP5579402B2 (ja) 半導体装置及びその製造方法並びに電子装置
TWI485817B (zh) 微電子封裝及其散熱方法
JPH06302653A (ja) 半導体装置
JP2021027116A (ja) 半導体装置
JP5930980B2 (ja) 半導体装置およびその製造方法
JP4967277B2 (ja) 半導体装置およびその製造方法
JP7123688B2 (ja) 半導体装置及びその製造方法
JP4307362B2 (ja) 半導体装置、リードフレーム及びリードフレームの製造方法
KR101644913B1 (ko) 초음파 용접을 이용한 반도체 패키지 및 제조 방법
JP6619661B2 (ja) 半導体装置、並びに半導体装置の製造方法
JP7117960B2 (ja) パワーモジュール用基板およびパワーモジュール
US10236244B2 (en) Semiconductor device and production method therefor
JP2020129637A (ja) 電子装置及び電子装置の製造方法
JP2017005007A (ja) 半導体装置、および半導体装置の製造方法
JP2006073554A (ja) 回路装置およびその製造方法
JP2018006492A (ja) 半導体装置及び半導体装置の製造方法
US12009333B2 (en) Semiconductor device
JP2021027117A (ja) 半導体装置
US20230343611A1 (en) Semiconductor device manufacturing method and molding press machine
WO2021210344A1 (ja) 半導体装置および半導体モジュール
US20240178094A1 (en) Semiconductor package
WO2021246204A1 (ja) 半導体装置、半導体モジュールおよび半導体装置の製造方法
JP2012195546A (ja) 半導体装置と、その実装体及び製造方法
JP2023117060A (ja) 半導体装置の製造方法および半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210707

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210707

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220421

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220624

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220802

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220810

R150 Certificate of patent or registration of utility model

Ref document number: 7123688

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150