JP2021027288A - 半導体装置及び半導体装置の製造方法 - Google Patents
半導体装置及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2021027288A JP2021027288A JP2019146418A JP2019146418A JP2021027288A JP 2021027288 A JP2021027288 A JP 2021027288A JP 2019146418 A JP2019146418 A JP 2019146418A JP 2019146418 A JP2019146418 A JP 2019146418A JP 2021027288 A JP2021027288 A JP 2021027288A
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- layer
- circuit board
- semiconductor device
- outer edge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 138
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 38
- 229910052751 metal Inorganic materials 0.000 claims abstract description 165
- 239000002184 metal Substances 0.000 claims abstract description 165
- 239000000843 powder Substances 0.000 claims description 54
- 238000000034 method Methods 0.000 claims description 50
- 239000002923 metal particle Substances 0.000 claims description 45
- 230000017525 heat dissipation Effects 0.000 claims description 25
- 238000005245 sintering Methods 0.000 claims description 10
- 239000000919 ceramic Substances 0.000 claims description 8
- 238000010438 heat treatment Methods 0.000 claims description 8
- 230000006835 compression Effects 0.000 claims description 3
- 238000007906 compression Methods 0.000 claims description 3
- 229910000831 Steel Inorganic materials 0.000 claims description 2
- 239000010959 steel Substances 0.000 claims description 2
- 238000001035 drying Methods 0.000 claims 5
- 239000011148 porous material Substances 0.000 abstract 1
- 239000000463 material Substances 0.000 description 33
- 238000005304 joining Methods 0.000 description 22
- 230000008569 process Effects 0.000 description 9
- 229910000679 solder Inorganic materials 0.000 description 9
- 239000011347 resin Substances 0.000 description 8
- 229920005989 resin Polymers 0.000 description 8
- 239000010949 copper Substances 0.000 description 7
- 239000002904 solvent Substances 0.000 description 7
- 238000007789 sealing Methods 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 239000011248 coating agent Substances 0.000 description 5
- 238000000576 coating method Methods 0.000 description 5
- 238000010304 firing Methods 0.000 description 5
- 239000002105 nanoparticle Substances 0.000 description 5
- 238000003825 pressing Methods 0.000 description 5
- 230000005855 radiation Effects 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000012530 fluid Substances 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 238000009770 conventional sintering Methods 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 230000000704 physical effect Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 229920006169 Perfluoroelastomer Polymers 0.000 description 1
- 239000004696 Poly ether ether ketone Substances 0.000 description 1
- 229910007637 SnAg Inorganic materials 0.000 description 1
- 229910006913 SnSb Inorganic materials 0.000 description 1
- QCEUXSAXTBNJGO-UHFFFAOYSA-N [Ag].[Sn] Chemical compound [Ag].[Sn] QCEUXSAXTBNJGO-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- GVFOJDIFWSDNOY-UHFFFAOYSA-N antimony tin Chemical compound [Sn].[Sb] GVFOJDIFWSDNOY-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- JUPQTSLXMOCDHR-UHFFFAOYSA-N benzene-1,4-diol;bis(4-fluorophenyl)methanone Chemical compound OC1=CC=C(O)C=C1.C1=CC(F)=CC=C1C(=O)C1=CC=C(F)C=C1 JUPQTSLXMOCDHR-UHFFFAOYSA-N 0.000 description 1
- 238000005219 brazing Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 229920006351 engineering plastic Polymers 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 239000000314 lubricant Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000013021 overheating Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920002530 polyetherether ketone Polymers 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48111—Disposition the wire connector extending above another semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Die Bonding (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
Description
<半導体装置>
本発明の第1実施形態に係る半導体装置は、図1に示すように、絶縁回路基板3、接合層としての焼結金属層2a、及び半導体チップ1a、1bを備える。絶縁回路基板3は、絶縁板31、絶縁板31の上面にパターニングされた配線層33a、33b、及び絶縁板31の下面に設けられた放熱層(金属板)32を有する。半導体チップ1a、1bの下面は、それぞれ焼結金属層2aを介して絶縁回路基板3の配線層33aに電気的に接続される。半導体チップ1aの上面は、ボンディングワイヤ等の配線材9aを介して絶縁回路基板3の配線層33bに電気的に接続される。半導体チップ1bの上面は、ボンディングワイヤ等の配線材9bを介して絶縁回路基板3の配線層33bに電気的に接続される。絶縁回路基板3の配線層33aは、上面が一端部において接合部材20を介して外部端子6に電気的に接続される。絶縁回路基板3の配線層33bは、上面が一端部においてはんだ等の接合部材20を介して外部端子6に電気的に接続される。絶縁回路基板3の放熱層32は、接合層としての焼結金属層2bを介して放熱ベース10に接続される。第1実施形態に係る半導体装置は、外部端子6が露出するように、外装ケース8に内蔵された封止樹脂7の内部に封止される。
次に、図2のフローチャートに沿って、図3〜図6に示す工程断面図を参照しながら、第1実施形態に係る半導体装置の製造方法の一例を説明する。なお、以下に述べる抵抗素子の製造方法は一例であり、特許請求の範囲に記載した趣旨の範囲であれば、この変形例を含めて、これ以外の種々の製造方法により実現可能であることは勿論である。
本発明の第2実施形態に係る半導体装置は、図15に示すように、放熱ベース10、絶縁回路基板3、焼結金属層2a、2b、2d、半導体チップ1a、1b、接続ピン5a、5b、5c、及び配線基板4を備える。プリント配線基板等の配線基板4は、樹脂板41、下部配線層42、及び上部配線層43を有する。インプラントピン等の複数の接続ピン5a、5b、5cは、配線基板4の下部配線層42及び上部配線層43の少なくとも1つに電気的に接続される。接続ピン5aは半導体チップ1aに焼結金属層2dを介して電気的に接続される。接続ピン5bは半導体チップ1bに焼結金属層2dを介して電気的に接続される。接続ピン5cは絶縁回路基板3の配線層33bに焼結金属層2dを介して電気的に接続される。第2実施形態は、配線基板4に接続された接続ピン5a、5b、5cを介して、半導体チップ1a、1bと絶縁回路基板3の配線層33bとが電気的に接続される点が第1実施形態と異なる。他の構成は第1実施形態と同様であるので重複する記載は省略する。
次に、図16のフローチャートに沿って、図17〜図20に示す工程断面図を参照しながら、第2実施形態に係る半導体装置の製造方法の一例を説明する。なお、以下に述べる抵抗素子の製造方法は一例であり、特許請求の範囲に記載した趣旨の範囲であれば、この変形例を含めて、これ以外の種々の製造方法により実現可能であることは勿論である。
本発明は上記の開示した実施形態によって説明したが、この開示の一部をなす論述及び図面は、本発明を限定するものであると理解すべきではない。本発明の明細書や図面の開示から当業者には様々な代替実施形態、実施例及び運用技術が明らかになると考えられるべきである。又、上記の実施形態及び各変形例において説明される各構成を任意に応用した構成等、本発明はここでは記載していない様々な実施形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の例示的説明から妥当な、特許請求の範囲に係る発明特定事項によってのみ定められるものである。
2,2a,2b,2d…焼結金属層
2ap,2bp,2dp…多孔質金属層
2dq…金属粒子ペースト層
3…絶縁回路基板
4…配線基板
5a,5b,5c…接続ピン
6…外部端子
7…封止樹脂
8…外装ケース
9a,9b…配線材
10…放熱ベース
11…圧力容器
12,12a…球状粉体
13…加圧板
14…加圧シート
20…接合部材
32…放熱層(金属板)
33a,33b…配線層
41…樹脂板
42…下部配線層
43…上部配線層
Claims (15)
- 第1部材と、
前記第1部材に離間して配置された第2部材と、
前記第1部材および前記第2部材に直接接して挟まれた領域である接合部と、前記接合部を囲む外縁部とを有する焼結金属層と、
を備える半導体装置であって、
前記焼結金属層に含まれる空隙の体積密度を示す空隙率が、前記接合部および前記外縁部で10%以上20%以下であることを特徴とする半導体装置。 - 前記第1部材となる半導体チップと、
前記半導体チップの下面に対向して配置された前記第2部材となる絶縁回路基板と、
前記絶縁回路基板の上面に配置され、前記半導体チップに接する前記接合部と前記半導体チップの外周から外側へ突出し、前記接合部を囲む前記外縁部とを有する前記焼結金属層となる第1焼結金属層と、
を備え、
前記第1焼結金属層において、前記第1焼結金属層に含まれる空隙の体積密度を示す空隙率が前記接合部および前記外縁部で10%以上20%以下であることを特徴とする請求項1に記載の半導体装置。 - 下面に金属板を有し前記第1部材となる絶縁回路基板と、
前記絶縁回路基板の前記金属板の下面に対向して配置された前記第2部材となる放熱ベースと、
前記放熱ベースの上面に配置され、前記絶縁回路基板の前記金属板に接する前記接合部と前記金属板の端部の外周から外側へ突出し、該接合部を囲む前記外縁部とを有する前記焼結金属層となる第2焼結金属層と、
を備え、
前記第2焼結金属層において、前記第2焼結金属層の前記空隙率が、前記接合部および前記外縁部で10%以上20%以下であることを特徴とする請求項1に記載の半導体装置。 - 前記第1部材となる接続ピンと、
前記接続ピンの底面に対向する上面を有する前記第2部材となる半導体チップと、
前記半導体チップの上面に配置され、前記接続ピンに接する前記接合部と前記接続ピンの端部の外周から外側へ突出し、該接合部を囲む前記外縁部とを有する前記焼結金属層となる第3焼結金属層と、
を備え、
前記第3焼結金属層において、前記第3焼結金属層の前記空隙率が、前記接合部および前記外縁部で10%以上20%以下であることを特徴とする請求項1に記載の半導体装置。 - 第1部材および第2部材を準備するステップと、
前記第1部材および前記第2部材に直接接して挟まれた接合領域と、前記接合領域を囲む外縁領域とを有する多孔質金属層を形成するステップと、
前記第1部材、前記第2部材および前記多孔質金属層を圧力容器内に配置し、その後、少なくとも前記多孔質金属層と接するように圧力容器内に球状粉体を充填するステップと、
前記球状粉体を加圧しながら前記多孔質金属層を加熱することで、前記接合領域を焼結した接合部と前記外縁領域を焼結した外縁部とを有し、前記接合部および前記外縁部の空隙の体積密度を示す空隙率が10%以上20%以下である焼結金属層を形成するステップと、
を含むことを特徴とする半導体装置の製造方法。 - 前記第1部材が半導体チップ、前記第2部材が絶縁回路基板であって、前記多孔質金属層として第1多孔質金属層を形成するステップは、
前記絶縁回路基板の上面に選択的に金属粒子ペーストを塗布して第1金属粒子ペースト層を形成するステップと、
前記第1金属粒子ペースト層を乾燥させて前記第1多孔質金属層を形成するステップと、
前記半導体チップの下面を前記第1多孔質金属層上の一部に配置するステップと、を含むことで、
前記半導体チップおよび前記絶縁回路基板に直接接して挟まれた第1接合領域と、前記第1接合領域を囲む第1外縁領域とを有する前記第1多孔質金属層を形成することを特徴とする請求項5に記載の半導体装置の製造方法。 - 前記圧力容器内に前記球状粉体を充填するステップの前に、
放熱ベースの上面に選択的に金属粒子ペーストを塗布して第2金属粒子ペースト層を形成するステップと、
前記放熱ベースに塗布した前記第2燒結金属ペースト層を乾燥させて第2多孔質金属層を形成するステップと、
前記絶縁回路基板の下面を前記第2多孔質金属層上の一部に配置するステップと、
を更に含み、
前記球状粉体が前記第2多孔質金属層と接するように前記圧力容器内に充填されることを特徴とする請求項6に記載の半導体装置の製造方法。 - 前記圧力容器内に前記球状粉体を充填するステップの前に、
前記半導体チップの上面に選択的に金属粒子ペーストを塗布して第3金属粒子ペースト層を形成するステップと、
接続ピンの下端を前記第3金属粒子ペースト層上の一部に接して配置するステップと、
前記接続ピンが配置された前記第3金属粒子ペースト層を乾燥させて第3多孔質金属層を形成するステップと、
を更に含み、
前記球状粉体が前記第2多孔質金属層と接するように前記圧力容器内に充填されることを特徴とする請求項6又は7に記載の半導体装置の製造方法。 - 前記焼結金属層を形成するステップの前に、前記充填した前記球状粉体の上に弾性体からなる加圧シートを配置し、前記加圧シートの上に他の球状粉体を配置するステップを含み、
前記焼結金属層を形成するステップにおいて前記他の球状粉体および前記加圧シートを介して前記球状粉体を加圧することを特徴とする請求項5〜8のいずれか1項に記載の半導体装置の製造方法。 - 前記球状粉体が、セラミック又は鋼鉄からなることを特徴とする請求項5〜9のいずれか1項に記載の半導体装置の製造方法。
- 前記球状粉体は、直径が前記第1多孔質金属層の厚さの1/3以下であり、圧縮度、ハウスナ比及び安息角がそれぞれ20%以下、1.25以下及び40°以下であることを特徴とする請求項5〜10のいずれか1項に記載の半導体装置の製造方法。
- 第1部材が絶縁回路基板、第2部材が放熱ベースであって、前記多孔質金属層を形成するステップは、
前記放熱ベースの上面に選択的に金属粒子ペーストを塗布して金属粒子ペースト層を形成するステップと、
前記放熱ベースに塗布した前記金属粒子ペーストを乾燥させて前記多孔質金属層を形成するステップと、
前記絶縁回路基板の下面を前記多孔質金属層上の一部に配置するステップと、
を更に含むことを特徴とする請求項5に記載の半導体装置の製造方法。 - 第1部材が接続ピン、第2部材が半導体チップであって、前記多孔質金属層を形成するステップは、
前記半導体チップの上面に選択的に金属粒子ペーストを塗布して金属粒子ペースト層を形成するステップと、
前記接続ピンの下端を前記金属粒子ペースト層上の一部に接して配置するステップと、
前記接続ピンが配置された前記金属粒子ペースト層を乾燥させて前記多孔質金属層を形成するステップと、
を更に含むことを特徴とする請求項5に記載の半導体装置の製造方法。 - 前記球状粉体は、前記第2部材の上面から0mm以上3mm以下までの範囲内で充填されることを特徴とする請求項5〜13のいずれか1項に記載の半導体装置の製造方法。
- 前記多孔質金属層は、前記球状粉体を10MPa以上20MPa以下で加圧しながら200℃以上250℃以下の温度で加熱されることを特徴とする請求項5〜14のいずれか1項に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019146418A JP7351134B2 (ja) | 2019-08-08 | 2019-08-08 | 半導体装置及び半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019146418A JP7351134B2 (ja) | 2019-08-08 | 2019-08-08 | 半導体装置及び半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021027288A true JP2021027288A (ja) | 2021-02-22 |
JP7351134B2 JP7351134B2 (ja) | 2023-09-27 |
Family
ID=74663193
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019146418A Active JP7351134B2 (ja) | 2019-08-08 | 2019-08-08 | 半導体装置及び半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7351134B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023171505A1 (ja) * | 2022-03-11 | 2023-09-14 | 三菱電機株式会社 | 半導体装置及び半導体装置の製造方法 |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07247173A (ja) * | 1994-03-09 | 1995-09-26 | Nippon Steel Corp | 等方加圧焼結用ダイス |
JP2013041884A (ja) * | 2011-08-11 | 2013-02-28 | Furukawa Electric Co Ltd:The | 半導体装置 |
JP2013125803A (ja) * | 2011-12-14 | 2013-06-24 | Fuji Electric Co Ltd | 半導体装置及び半導体装置の製造方法 |
WO2013136896A1 (ja) * | 2012-03-15 | 2013-09-19 | 富士電機株式会社 | 半導体装置およびその製造方法 |
JP2014029897A (ja) * | 2012-07-31 | 2014-02-13 | Hitachi Ltd | 導電性接合体およびそれを用いた半導体装置 |
JP2014135411A (ja) * | 2013-01-11 | 2014-07-24 | Mitsubishi Electric Corp | 半導体装置および半導体装置の製造方法 |
WO2014129626A1 (ja) * | 2013-02-22 | 2014-08-28 | 古河電気工業株式会社 | 接続構造体、及び半導体装置 |
JP2015115481A (ja) * | 2013-12-12 | 2015-06-22 | 株式会社東芝 | 半導体部品および半導体部品の製造方法 |
US20170294397A1 (en) * | 2016-04-08 | 2017-10-12 | Hamilton Sundstrand Corporation | Die and substrate assembly with graded density bonding layer |
JP2019067986A (ja) * | 2017-10-04 | 2019-04-25 | 三菱電機株式会社 | 電力用半導体装置 |
JP2020024998A (ja) * | 2018-08-06 | 2020-02-13 | 新光電気工業株式会社 | 半導体装置及びその製造方法 |
-
2019
- 2019-08-08 JP JP2019146418A patent/JP7351134B2/ja active Active
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07247173A (ja) * | 1994-03-09 | 1995-09-26 | Nippon Steel Corp | 等方加圧焼結用ダイス |
JP2013041884A (ja) * | 2011-08-11 | 2013-02-28 | Furukawa Electric Co Ltd:The | 半導体装置 |
JP2013125803A (ja) * | 2011-12-14 | 2013-06-24 | Fuji Electric Co Ltd | 半導体装置及び半導体装置の製造方法 |
WO2013136896A1 (ja) * | 2012-03-15 | 2013-09-19 | 富士電機株式会社 | 半導体装置およびその製造方法 |
JP2014029897A (ja) * | 2012-07-31 | 2014-02-13 | Hitachi Ltd | 導電性接合体およびそれを用いた半導体装置 |
JP2014135411A (ja) * | 2013-01-11 | 2014-07-24 | Mitsubishi Electric Corp | 半導体装置および半導体装置の製造方法 |
WO2014129626A1 (ja) * | 2013-02-22 | 2014-08-28 | 古河電気工業株式会社 | 接続構造体、及び半導体装置 |
JP2015115481A (ja) * | 2013-12-12 | 2015-06-22 | 株式会社東芝 | 半導体部品および半導体部品の製造方法 |
US20170294397A1 (en) * | 2016-04-08 | 2017-10-12 | Hamilton Sundstrand Corporation | Die and substrate assembly with graded density bonding layer |
JP2019067986A (ja) * | 2017-10-04 | 2019-04-25 | 三菱電機株式会社 | 電力用半導体装置 |
JP2020024998A (ja) * | 2018-08-06 | 2020-02-13 | 新光電気工業株式会社 | 半導体装置及びその製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023171505A1 (ja) * | 2022-03-11 | 2023-09-14 | 三菱電機株式会社 | 半導体装置及び半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP7351134B2 (ja) | 2023-09-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6643975B2 (ja) | 半導体装置の製造方法 | |
JPWO2018194153A1 (ja) | 電力用半導体モジュールおよび電力用半導体モジュールの製造方法 | |
JP6146007B2 (ja) | 接合体の製造方法、パワーモジュールの製造方法、パワーモジュール用基板及びパワーモジュール | |
EP3682475A1 (en) | Packaging method and joint technology for an electronic device | |
CN111574967A (zh) | 散热材料、应用该散热材料的芯片封装组件及制备方法 | |
JP6508193B2 (ja) | 半導体装置の製造方法および半導体装置 | |
US12021043B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
JP6399906B2 (ja) | パワーモジュール | |
JP2015216160A (ja) | 電力用半導体装置および電力用半導体装置の製造方法 | |
US20230178509A1 (en) | Adhesive transfer film and method for manufacturing power module substrate by using same | |
JP7351134B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
US9768036B2 (en) | Power semiconductor substrates with metal contact layer and method of manufacture thereof | |
JP2017005007A (ja) | 半導体装置、および半導体装置の製造方法 | |
JP6619661B2 (ja) | 半導体装置、並びに半導体装置の製造方法 | |
JP6936595B2 (ja) | 半導体装置 | |
JP6160037B2 (ja) | 接合体の製造方法、パワーモジュールの製造方法、及び、接合体、パワーモジュール、パワーモジュール用基板 | |
JP4876612B2 (ja) | 絶縁伝熱構造体及びパワーモジュール用基板 | |
JP4514598B2 (ja) | 電子部品収納用パッケージおよび電子装置 | |
WO2024219106A1 (ja) | 半導体装置及びその製造方法 | |
JP3447043B2 (ja) | 電子部品用パッケージ | |
WO2023017680A1 (ja) | 半導体装置及びその製造方法 | |
US20230343611A1 (en) | Semiconductor device manufacturing method and molding press machine | |
KR101468920B1 (ko) | 세라믹판과 금속기지 복합재료 방열판이 접합된 가압합침 일체형 다층방열기판 및 그 제조방법 | |
JP7238621B2 (ja) | 半導体装置、焼結シートの製造方法、半導体装置の製造方法 | |
WO2023286432A1 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220713 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230418 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230419 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230616 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230704 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230801 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230815 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230828 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7351134 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |