JP2015115481A - 半導体部品および半導体部品の製造方法 - Google Patents
半導体部品および半導体部品の製造方法 Download PDFInfo
- Publication number
- JP2015115481A JP2015115481A JP2013256839A JP2013256839A JP2015115481A JP 2015115481 A JP2015115481 A JP 2015115481A JP 2013256839 A JP2013256839 A JP 2013256839A JP 2013256839 A JP2013256839 A JP 2013256839A JP 2015115481 A JP2015115481 A JP 2015115481A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- region
- semiconductor
- semiconductor component
- metal particle
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/75—Apparatus for connecting with bump connectors or layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
- H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
- H01L2224/26155—Reinforcing structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29005—Structure
- H01L2224/29006—Layer connector larger than the underlying bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/2901—Shape
- H01L2224/29012—Shape in top view
- H01L2224/29013—Shape in top view being rectangular or square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29199—Material of the matrix
- H01L2224/29294—Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/292 - H01L2224/29291
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29299—Base material
- H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/29339—Silver [Ag] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29299—Base material
- H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/29347—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/3201—Structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/3201—Structure
- H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
- H01L2224/32013—Structure relative to the bonding area, e.g. bond pad the layer connector being larger than the bonding area, e.g. bond pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/3205—Shape
- H01L2224/32057—Shape in side view
- H01L2224/32059—Shape in side view comprising protrusions or indentations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/7525—Means for applying energy, e.g. heating means
- H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
- H01L2224/75301—Bonding head
- H01L2224/75314—Auxiliary members on the pressing surface
- H01L2224/75315—Elastomer inlay
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/7525—Means for applying energy, e.g. heating means
- H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
- H01L2224/75301—Bonding head
- H01L2224/75314—Auxiliary members on the pressing surface
- H01L2224/75318—Shape of the auxiliary member
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/7525—Means for applying energy, e.g. heating means
- H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
- H01L2224/75301—Bonding head
- H01L2224/75314—Auxiliary members on the pressing surface
- H01L2224/7532—Material of the auxiliary member
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/83007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting the layer connector during or after the bonding process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/832—Applying energy for connecting
- H01L2224/83201—Compression bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/832—Applying energy for connecting
- H01L2224/83201—Compression bonding
- H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8384—Sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Die Bonding (AREA)
- Powder Metallurgy (AREA)
Abstract
【課題】接合信頼性の低下を回避する半導体部品および半導体部品の製造方法を提供する。
【解決手段】実施形態の半導体部品は、回路基板と、半導体チップと、接合部と、を備える。接合部は、回路基板と、半導体チップと、の間で金属粒子を含むペーストを焼結することで形成され、回路基板と、半導体チップと、を接合する。接合部は、半導体チップの直下の第1領域と、第1領域に隣接する第2領域と、を含む。第2領域の空孔率は、第1領域の空孔率以下である。
【選択図】図1
【解決手段】実施形態の半導体部品は、回路基板と、半導体チップと、接合部と、を備える。接合部は、回路基板と、半導体チップと、の間で金属粒子を含むペーストを焼結することで形成され、回路基板と、半導体チップと、を接合する。接合部は、半導体チップの直下の第1領域と、第1領域に隣接する第2領域と、を含む。第2領域の空孔率は、第1領域の空孔率以下である。
【選択図】図1
Description
本発明の実施形態は、半導体部品および半導体部品の製造方法に関する。
半導体パワーデバイスの高効率化、高速化を目的として、従来のSiパワーデバイスとは異なるSiCパワーデバイスやGaNパワーデバイスの開発が世界的に進められている。これらの次世代パワーデバイスの特徴の一つに高温動作が挙げられる。Siパワーデバイスでは、耐熱性の制約により150℃以下で運用されることが通常である。しかし、次世代パワーデバイスでは200℃以上の高温動作が可能とされている。
これに伴いダイマウント実装時の接合材料にも従来以上の耐熱性が求められている。従来のはんだとは組成の異なる、耐熱性や高温時の信頼性に優れたはんだ材料や、融点の高い金属間化合物層を形成して接合する方式など様々な新規材料や新規接合方式の開発が進められている。
有力視されている接合方式として、ナノまたはマイクロメートルオーダの金属粒子と有機保護膜などからなる金属粒子ペーストを加熱、加圧することで焼結する金属粒子焼結材を用いた焼結方法が存在する。
Journal of Alloys and Compounds 514(2012)、6−19
しかしながら、従来技術では、例えば金属粒子ペーストが適切に加圧されないことにより接合信頼性が低下する場合があった。
実施形態の半導体部品は、回路基板と、半導体チップと、接合部と、を備える。接合部は、回路基板と、半導体チップと、の間で金属粒子を含むペーストを焼結することで形成され、回路基板と、半導体チップと、を接合する。接合部は、半導体チップの直下の第1領域と、第1領域に隣接する第2領域と、を含む。第2領域の空孔率は、第1領域の空孔率以下である。
以下に添付図面を参照して、この発明にかかる半導体部品および半導体部品の製造方法の好適な実施形態を詳細に説明する。
以下に、金属粒子焼結材を用いた接合方法について説明する。金属粒子焼結材は、ナノまたはマイクロメートルオーダの粒子を用いることにより、バルク金属よりもはるかに低融点での焼結が可能である。焼結組織は高融点で熱伝導性、電気伝導性に優れた特性を示す。金属粒子としては、例えば、銀や銅の粒子が用いられる。
一方、焼結後の金属組織は、ナノまたはマイクロ粒子が繋がったポーラスな組織となっている。すなわち、ボイドの混入などを除いて基本的には密な組織である従来のはんだ接合などとは全く異なる構造となっている。そのため、金属粒子焼結接合の高い接合信頼性を担保していくことが、課題の一つとなっている。
金属粒子焼結時の焼結温度と焼結時の加圧力が接合信頼性に及ぼす影響についての研究では、焼結温度が高いほど焼結後の組織の引張強度が高くなること、焼結時の加圧力が高いほど焼結後の組織のせん断強度が高くなることなどが明らかとなっている。
接合プロセスにおいて濡れ性に起因したセルフアライメント効果が存在するはんだ接合とは異なり、金属粒子焼結接合においては、セルフアライメント効果が期待できない。このため、信頼性を高めるためには金属粒子ペーストをチップ寸法よりも大きく塗布することが行われる。しかし、加圧力によって焼結組織を密にすることによる接合強度の向上は、搭載するチップ直下のみにしか効果がなく、チップ周辺領域には加圧されない金属粒子焼結組織が残ってしまう。このため、チップ周辺の強度の低い焼結組織が起点となり、き裂が発生進展するという破壊モードに対しては必ずしも有効ではない。
このように、金属粒子焼結接合は、はんだ接合などとは全く異なる構造となっている。そのため、金属粒子焼結接合の高い接合信頼性を担保していくことが、課題の一つとなっている。
以下の各実施形態の半導体部品は、例えば、半導体チップが基板(回路基板)上に金属粒子焼結材によってダイマウント実装される半導体部品である。各実施形態の半導体部品は、半導体パッケージなどにより実現してもよい。
各実施形態の半導体部品は、半導体チップ、半導体チップ近傍の外周部まで広がる金属粒子焼結接合層、および、半導体チップが実装される基板を有している。各実施形態では、加熱および加圧の工程で、半導体チップの上部のみではなく、半導体チップの外側領域に存在する金属粒子ペーストにも十分な加圧を行う。この結果、金属粒子焼結接合層は、半導体チップ近傍の外周部において、半導体チップ直下の金属粒子焼結接合層(第1領域)の平均空孔率以下の平均空孔率となる領域(第2領域)を有するように形成される。これにより、基板と半導体チップの接合信頼性が向上する。
(第1の実施形態)
図1は、第1の実施形態の半導体部品を説明するための断面図である。図1に示されるように、半導体部品は、半導体チップ1が基板2に対して金属粒子焼結接合によってダイマウント実装されている。金属粒子焼結接合による接合部は、焼結組織3と焼結組織4とを含む。焼結組織3は、加圧により空孔率が小さくなる部分である。焼結組織4は、加圧が不十分であるため焼結組織3より空孔率が大きくなる部分である。
図1は、第1の実施形態の半導体部品を説明するための断面図である。図1に示されるように、半導体部品は、半導体チップ1が基板2に対して金属粒子焼結接合によってダイマウント実装されている。金属粒子焼結接合による接合部は、焼結組織3と焼結組織4とを含む。焼結組織3は、加圧により空孔率が小さくなる部分である。焼結組織4は、加圧が不十分であるため焼結組織3より空孔率が大きくなる部分である。
図2は、半導体部品を形成するときの加圧の様子を示す図である。図2のように、本実施形態では、半導体チップ1、および、半導体チップ1近傍の外周部の下方の金属粒子ペーストの領域202に対して焼結プロセスで加圧を行う。これにより、半導体チップ1下および領域202に、ち密な焼結組織3が形成される。
領域202は、金属粒子ペーストのうち、半導体チップ1の直下の領域201(第1領域)に隣接する領域(第2領域)である。領域202の空孔率(平均空孔率)は、加圧により、半導体チップ1の直下の領域201の空孔率(平均空孔率)以下となる。また、領域202は、領域201の厚さ(平均厚さ)以下の厚さとなる領域を含む。領域202の幅(半導体チップ1の端部からの距離)は、接合信頼性を向上させることができる予め定められた長さであればよい。後述するように、領域202の大きさは、例えば、半導体チップ1の端部から100μm以内とすることができる。
図3は、半導体チップ近傍の外周部を加圧しない場合の様子を示す図である。図4は、この場合に形成される半導体部品の一例を示す断面図である。図3のように焼結プロセスで半導体チップ101近傍の外周部が加圧されない場合、焼結後の断面は図4のようになる。基板102の上に形成される金属粒子焼結組織は、ち密な焼結組織103と、半導体チップ101近傍の外周部の、強度の低い疎な焼結組織104とを含む。
半導体チップ101端部の近傍は、応力集中などが生じやすいため、き裂発生の起点になりやすい。このため、図4のように形成された半導体部品は、強度の低い焼結組織104が起点となってき裂が発生および進展するおそれがある。
これに対し、本実施形態では、周辺加圧により、図1のように、半導体チップ1近傍の外周部にも、ち密な金属粒子焼結組織を形成する。これにより、き裂発生リスクの高い半導体チップ1の端部近傍の強度を向上し、接合部におけるリスクを低減することが可能となる。
図5は、焼結プロセスでの加圧方法の一例を示す図である。焼結プロセスでは、基板2上に金属粒子ペースト5が配置され、金属粒子ペースト5の上に半導体チップ1が配置される。そして、半導体チップ1の上方から、緩衝部材6aを介して加圧ジグ8により加圧が行われる。
加圧を必要とする金属粒子焼結接合においては、半導体チップ1の面全体の加圧力を均一化するために、図5のように加圧ジグ8と半導体チップ1の上面との間に柔らかい緩衝部材6aを挟むことがよく行われる。緩衝部材6aは、加圧時に大きく変形するが、半導体チップ1の近傍には空間が残る。このため、半導体チップ1の周辺領域は加圧がなされず、図4のように、半導体チップ1近傍の外周部の金属粒子焼結組織は疎になってしまう。
次に、図2のように周辺加圧を行う方法について説明する。図6は、本実施形態の焼結プロセスでの加圧方法の一例を示す図である。図6は、緩衝部材の形状を工夫する方法の例を示す。図6のように、本実施形態では、半導体チップ1とほぼ同じ大きさの凹部を緩衝部材6bに設ける。これにより、半導体チップ1近傍の外周部の下方に位置する金属粒子ペーストを加圧することが可能となる。緩衝部材6bの材料は、柔らかく弾性に優れており、金属粒子焼結材と接合しないゴムおよびグラフェンなどの材料を選択する。
半導体チップ1周辺の加圧すべき領域の大きさは、半導体チップ1端部の応力およびひずみが集中する範囲と対応する。図7は、半導体チップ1の端部からの距離と、応力値(ミーゼス応力)との関係の一例を示す図である。応力値は、金属粒子焼結組織内に生じる応力の値である。図7は、ダイマウント実装構造を模擬して温度変動のシミュレーションを行い、横軸に半導体チップ1端部からの距離、縦軸に応力値を取って図示したグラフである。このグラフから、半導体チップ1端部の応力が高くなる領域の大きさが100μm以下となっていることがわかる。このことから、半導体チップ1周辺の加圧が有効な領域の大きさは、半導体チップ1の端部から100μm以内であると考えられる。
なお、100μmの値は一例であり、これに限られるものではない。金属粒子の材料などに応じて、接合信頼性を向上させることができる適切な値を採用すればよい。例えば応力値が所定の閾値以下となる距離(半導体チップ1の端部からの長さ)を、実験またはシミュレーションなどにより求め、半導体チップ1の端部から、求めた距離までの領域の金属粒子ペーストを加圧するように構成してもよい。
図8は、半導体チップ1近傍の金属粒子焼結材の形状の一例を示す図である。図8は、加圧時の緩衝部材6bのポアソン変形により、半導体チップ1端部近傍の焼結組織3の形状がフィレット状となる例を示す。例えば緩衝部材6bの材料や焼結時の加圧力を適切に制御することで、図8のような形状の焼結組織3を形成することができる。焼結組織3がこのような形状となることで、半導体チップ1端部の応力集中を低減し、さらに接合信頼性を向上させることできる。
本実施形態の半導体部品は例えば以下のように製造される。まず基盤上に金属粒子ペーストが配置される。次に、金属粒子ペースト上に半導体チップ1が配置される。次に、半導体チップ1の上方から半導体チップ1を加圧するとともに、金属粒子ペーストの半導体チップ1が配置されていない領域(半導体チップ1近傍の外周部)の上方から金属粒子ペーストが加圧され、金属粒子ペーストが加圧焼結される。
(第2の実施形態)
第1の実施形態では、緩衝部材などの形状を工夫することで半導体チップ1近傍の外周部への加圧を実現した。一方、外周部に別の部材(補助部材)を実装することによっても同様に、外周部の下方に、ち密な金属粒子焼結組織を形成することができる。
第1の実施形態では、緩衝部材などの形状を工夫することで半導体チップ1近傍の外周部への加圧を実現した。一方、外周部に別の部材(補助部材)を実装することによっても同様に、外周部の下方に、ち密な金属粒子焼結組織を形成することができる。
図9は、第2の実施形態の半導体部品を説明するための断面図である。図9は、補助部材9を半導体チップ1近傍の外周部に実装する場合の断面図を示す。補助部材9は、半導体チップ1直下の金属粒子焼結接合層(第1領域)に隣接する領域(第2領域)の、半導体チップ1側の面上に形成される。補助部材9を実装する場合にも加圧力を均一化するために緩衝部材を挟んで加圧することが望ましい。補助部材9の形状については様々なものが考えられる。
図10は、半導体チップ1を囲う形状の補助部材9の例を示す図である。このような補助部材9を用いることにより、半導体チップ1の外周全域に対して接合信頼性を向上させることができる。
図11は、補助部材を分割し、半導体チップ1の各辺に沿って実装する方法の例を示す図である。図11のように複数の補助部材9−2に分割して接合部10の上に配置することで、実装された補助部材9−2と基板の熱膨張率差に起因して生じる負荷を低減することができる。また温度変動時の線膨張率差に起因する負荷は実装される半導体チップ1の中央からの距離に伴って大きくなる。このため、半導体チップ1の角部近傍において負荷が最大となる。そこで図12のように負荷が最大となる半導体チップ1の角部近傍に、L字型の補助部材9−3を実装する方法も有効である。
(第3の実施形態)
第2の実施形態では、半導体チップ1近傍の外周部に補助部材を実装することで、外周部の下方の金属粒子焼結組織をち密にした。第3の実施形態では、この補助部材を接合部の故障予兆検出に活用する例を説明する。図13および図14は、補助部材を故障予兆検出に活用する場合の構成例を示す。図13は、第3の実施形態の半導体部品を説明するための断面図である。図14は、第3の実施形態の半導体部品を半導体チップ1の上方から観察した場合の図である。
第2の実施形態では、半導体チップ1近傍の外周部に補助部材を実装することで、外周部の下方の金属粒子焼結組織をち密にした。第3の実施形態では、この補助部材を接合部の故障予兆検出に活用する例を説明する。図13および図14は、補助部材を故障予兆検出に活用する場合の構成例を示す。図13は、第3の実施形態の半導体部品を説明するための断面図である。図14は、第3の実施形態の半導体部品を半導体チップ1の上方から観察した場合の図である。
断線信号を検出するため、接合部10に溝11を形成し、図14のように、接合部10を、中央部の領域10aと外周部の領域10bとに分割する。また図13に示すように、補助部材9を用いて、半導体チップ1の外周部に断線検知を目的とした配線構造12(接続経路)を形成する。この場合は、補助部材9として導電性を有する部材を用いる。
例えば半導体部品の内部または外部に備えられる測定部(図示せず)が配線構造12の電気特性を測定することにより、配線構造12の断線を検知する。電気特性は例えば、電気抵抗値、電流、および電圧などである。
図15は、配線構造12に断線が生じた場合の例を説明する図である。図15のように補助部材9の下部においてき裂13が発生し配線構造12が断線すると、電気抵抗値の変化などの断線信号を検知することができる。これにより、接合部10の故障予兆検出が可能となる。故障予兆の検出は早期の保守作業実施などに活用可能であり、半導体パッケージを用いたシステムの堅牢性向上に有益である。
(第4の実施形態)
第4の実施形態では、半導体チップ1近傍の外周部の金属粒子焼結組織をち密化する異なる形態として、基板のダイマウント接合部直下の領域に凹部を形成する方法を説明する。
第4の実施形態では、半導体チップ1近傍の外周部の金属粒子焼結組織をち密化する異なる形態として、基板のダイマウント接合部直下の領域に凹部を形成する方法を説明する。
図16は、第4の実施形態の半導体部品を説明するための断面図である。基板2−4の凹部は、少なくとも半導体チップ1の形状よりも大きい形状とする。本実施形態の半導体部品は例えば以下のように製造される。まず基盤の凹部に金属粒子ペーストが充填される。次に、金属ペーストの上部に半導体チップ1が配置される。次に、半導体チップ1の上方から半導体チップ1が加圧され、加圧焼結が行われる。このような方法により、凹部の壁面の拘束によって半導体チップ1近傍の外周部の金属粒子焼結材に対しても加圧することが可能となり、焼結組織のち密化が実現できる。
以上説明したとおり、第1から第4の実施形態によれば、半導体チップの外側領域に存在する金属粒子ペーストも加圧して焼結を行うことができる。これにより、半導体チップの端部近傍の強度を向上させ、基板と半導体チップの接合信頼性を向上させることができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
1 半導体チップ
2 基板
3、4 焼結組織
5 金属粒子ペースト
6a、6b 緩衝部材
8 加圧ジグ
9 補助部材
10 接合部
11 溝
12 配線構造
2 基板
3、4 焼結組織
5 金属粒子ペースト
6a、6b 緩衝部材
8 加圧ジグ
9 補助部材
10 接合部
11 溝
12 配線構造
Claims (7)
- 回路基板と、
半導体チップと、
前記回路基板と前記半導体チップとの間で金属粒子を含むペーストを焼結することで形成され、前記回路基板と前記半導体チップとを接合する接合部と、を備え、
前記接合部は、前記半導体チップの直下の第1領域と、前記第1領域に隣接する第2領域と、を含み、
前記第2領域の空孔率は、前記第1領域の空孔率以下である、
半導体部品。 - 前記第2領域は、前記第1領域の平均厚さ以下の厚さである領域を含む、
請求項1に記載の半導体部品。 - 前記第2領域の前記半導体チップ側の面上に形成された補助部材をさらに備える、
請求項1に記載の半導体部品。 - 前記補助部材は導電性を有し、
前記接合部および前記補助部材は、電気特性を測定可能な接続経路を構成する、
請求項3に記載の半導体部品。 - 前記回路基板は、凹部を有し、
前記接合部は、前記凹部に充填した前記ペーストを焼結することで形成される、
請求項1に記載の半導体部品。 - 前記第2領域の幅は、100μm以下である、
請求項1に記載の半導体部品。 - 回路基板上に金属粒子を含むペーストを配置する工程と、
前記ペースト上に半導体チップを配置する工程と、
前記半導体チップの上方から前記半導体チップを加圧するとともに、前記ペーストの前記半導体チップが配置されていない領域の上方から前記ペーストを加圧し、前記ペーストを焼結する工程と、
を含む半導体部品の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013256839A JP2015115481A (ja) | 2013-12-12 | 2013-12-12 | 半導体部品および半導体部品の製造方法 |
EP14195392.7A EP2884527A3 (en) | 2013-12-12 | 2014-11-28 | Semiconductor component and method for manufacturing semiconductor component |
US14/564,610 US20150171054A1 (en) | 2013-12-12 | 2014-12-09 | Semiconductor component and method for manufacturing semiconductor component |
CN201410759400.0A CN104851861A (zh) | 2013-12-12 | 2014-12-11 | 半导体组件及制造半导体组件的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013256839A JP2015115481A (ja) | 2013-12-12 | 2013-12-12 | 半導体部品および半導体部品の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015115481A true JP2015115481A (ja) | 2015-06-22 |
Family
ID=51982492
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013256839A Pending JP2015115481A (ja) | 2013-12-12 | 2013-12-12 | 半導体部品および半導体部品の製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20150171054A1 (ja) |
EP (1) | EP2884527A3 (ja) |
JP (1) | JP2015115481A (ja) |
CN (1) | CN104851861A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021027288A (ja) * | 2019-08-08 | 2021-02-22 | 富士電機株式会社 | 半導体装置及び半導体装置の製造方法 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9905532B2 (en) * | 2016-03-09 | 2018-02-27 | Toyota Motor Engineering & Manufacturing North America, Inc. | Methods and apparatuses for high temperature bonding and bonded substrates having variable porosity distribution formed therefrom |
DE102016108000B3 (de) * | 2016-04-29 | 2016-12-15 | Danfoss Silicon Power Gmbh | Verfahren zum stoffschlüssigen Verbinden einer ersten Komponente eines Leistungshalbleitermoduls mit einer zweiten Komponente eines Leistungshalbleitermoduls |
JP7123688B2 (ja) * | 2018-08-06 | 2022-08-23 | 新光電気工業株式会社 | 半導体装置及びその製造方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63262845A (ja) * | 1987-04-20 | 1988-10-31 | Fujitsu Ltd | 半導体装置 |
EP0460286A3 (en) * | 1990-06-06 | 1992-02-26 | Siemens Aktiengesellschaft | Method and arrangement for bonding a semiconductor component to a substrate or for finishing a semiconductor/substrate connection by contactless pressing |
JP2008153470A (ja) * | 2006-12-18 | 2008-07-03 | Renesas Technology Corp | 半導体装置および半導体装置の製造方法 |
JP5012239B2 (ja) * | 2007-06-13 | 2012-08-29 | 株式会社デンソー | 接合方法及び接合体 |
DE102007037538A1 (de) * | 2007-08-09 | 2009-02-12 | Robert Bosch Gmbh | Baugruppe sowie Herstellung einer Baugruppe |
JP5123633B2 (ja) * | 2007-10-10 | 2013-01-23 | ルネサスエレクトロニクス株式会社 | 半導体装置および接続材料 |
DE102009008926B4 (de) * | 2009-02-13 | 2022-06-15 | Danfoss Silicon Power Gmbh | Verfahren zur Schaffung einer hochtemperatur- und temperaturwechselfesten Verbindung eines Halbleiterbausteins mit einem Verbindungspartner und einer Kontaktlasche unter Verwendung eines temperaturbeaufschlagenden Verfahrens |
DE102012201935A1 (de) * | 2012-02-09 | 2013-08-14 | Robert Bosch Gmbh | Verbindungsanordnung eines elektrischen und/oder elektronischen Bauelements |
JP2014112510A (ja) * | 2012-11-02 | 2014-06-19 | Nitto Denko Corp | 透明導電性フィルム |
-
2013
- 2013-12-12 JP JP2013256839A patent/JP2015115481A/ja active Pending
-
2014
- 2014-11-28 EP EP14195392.7A patent/EP2884527A3/en not_active Withdrawn
- 2014-12-09 US US14/564,610 patent/US20150171054A1/en not_active Abandoned
- 2014-12-11 CN CN201410759400.0A patent/CN104851861A/zh not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021027288A (ja) * | 2019-08-08 | 2021-02-22 | 富士電機株式会社 | 半導体装置及び半導体装置の製造方法 |
JP7351134B2 (ja) | 2019-08-08 | 2023-09-27 | 富士電機株式会社 | 半導体装置及び半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US20150171054A1 (en) | 2015-06-18 |
CN104851861A (zh) | 2015-08-19 |
EP2884527A2 (en) | 2015-06-17 |
EP2884527A3 (en) | 2015-08-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6111764B2 (ja) | パワーモジュール用基板の製造方法 | |
US9818716B2 (en) | Power module | |
JP5672324B2 (ja) | 接合体の製造方法及びパワーモジュール用基板の製造方法 | |
JP2015043392A (ja) | 接合体及びパワーモジュール用基板 | |
JP5720839B2 (ja) | 接合体及びパワーモジュール用基板 | |
KR20170137095A (ko) | 접합체, 히트 싱크가 부착된 파워 모듈용 기판, 히트 싱크, 및 접합체의 제조 방법, 히트 싱크가 부착된 파워 모듈용 기판의 제조 방법, 히트 싱크의 제조 방법 | |
JP3988735B2 (ja) | 半導体装置及びその製造方法 | |
JP2015115481A (ja) | 半導体部品および半導体部品の製造方法 | |
JP6575386B2 (ja) | 接合体の製造方法、ヒートシンク付パワーモジュール用基板の製造方法、及び、ヒートシンクの製造方法 | |
EP3093882B1 (en) | Electronic circuit device | |
JP2014187088A (ja) | パワー半導体装置の製造方法、パワー半導体装置 | |
JP6366723B2 (ja) | 半導体装置およびその製造方法 | |
JP2018110149A (ja) | 半導体装置の製造方法 | |
JP2013168545A (ja) | 導電性部材の接合方法 | |
EP3627548B1 (en) | Semiconductor module and method for manufacturing semiconductor module | |
US10937731B2 (en) | Semiconductor module and method for manufacturing semiconductor module | |
JP5904257B2 (ja) | パワーモジュール用基板の製造方法 | |
JP2014110282A (ja) | 金属微粒子含有ペーストを用いる接合方法 | |
JP6304670B1 (ja) | 放熱基板、放熱基板電極、半導体パッケージ、及び半導体モジュール | |
JP2008078679A (ja) | 半導体装置 | |
JP2019087608A (ja) | 接合体、絶縁回路基板、ヒートシンク付絶縁回路基板、ヒートシンク、及び、接合体の製造方法、絶縁回路基板の製造方法、ヒートシンク付絶縁回路基板の製造方法、ヒートシンクの製造方法 | |
JP4376798B2 (ja) | 半導体装置 | |
JP2019057609A (ja) | 半導体モジュール | |
WO2017077728A1 (ja) | パワーモジュール及びパワーモジュールの製造方法 | |
Xu et al. | Thermal performance and reliability management for novel power electronic packaging using integrated base plate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20151102 |