JP2015216160A - 電力用半導体装置および電力用半導体装置の製造方法 - Google Patents
電力用半導体装置および電力用半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2015216160A JP2015216160A JP2014096635A JP2014096635A JP2015216160A JP 2015216160 A JP2015216160 A JP 2015216160A JP 2014096635 A JP2014096635 A JP 2014096635A JP 2014096635 A JP2014096635 A JP 2014096635A JP 2015216160 A JP2015216160 A JP 2015216160A
- Authority
- JP
- Japan
- Prior art keywords
- power semiconductor
- semiconductor device
- semiconductor element
- metal
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/2901—Shape
- H01L2224/29016—Shape in side view
- H01L2224/29017—Shape in side view being non uniform along the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/2901—Shape
- H01L2224/29016—Shape in side view
- H01L2224/29018—Shape in side view comprising protrusions or indentations
- H01L2224/29019—Shape in side view comprising protrusions or indentations at the bonding interface of the layer connector, i.e. on the surface of the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/3201—Structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8384—Sintering
Landscapes
- Die Bonding (AREA)
Abstract
【課題】高温に対応するとともに、歩留まりと信頼性を両立させた電力用半導体装置を得ることを目的とする。【解決手段】本発明の電力用半導体装置1では、電力用半導体素子2と、金属焼結体(接合部4)を介して電力用半導体素子2が接合された回路基板3と、を備え、金属焼結体(接合部4)のうち、電力用半導体素子2の側部2sに近い部分(領域Re)の空隙率εeが、中央に近い部分(領域Rc)の空隙率εcよりも低くなるように構成した。【選択図】図1
Description
本発明は、電力用半導体装置とその製造方法に関し、とくに電力用半導体素子と回路基板との接合に焼結性金属を用いたものに関する。
インバーターの主回路回線のように電力を制御するためのパワーモジュール(電力用半導体装置)では、絶縁板上に金属パターンが形成された基板や金属フレーム等の基板に、半導体チップ(電力用半導体素子)が接合されている。従来、電力用半導体素子と基板との接合には、はんだを用いることが一般的であった。しかしながら、電力用半導体装置では、動作時に大電流が流れるため、内部のトランジスタやダイオードを構成する電力用半導体素子が発熱する。動作時と非動作時で、電力用半導体素子周辺の温度は大きく変化するため、その繰返し温度衝撃に対して十分高い接合信頼性が必要とされる。
また近年、電力用半導体装置のパワー密度を増大させ、小型化、高出力化させることが要望されている。パワー密度を増大させるためには、より大きな電流を電力用半導体素子に入力させる必要がある。その結果、動作時の電力用半導体素子の発熱量は大きくなり、より高い接合信頼性が必要となる。そのため、従来のはんだによる接合では高い信頼性を確保することが困難であった。はんだ成分の動作温度付近での固相拡散により、電力用半導体素子のメタライズ面や基板表面に、脆い金属間化合物層が生成されるためである。
そのため、はんだ接合に代わり、焼結性金属による加圧焼結接合を用いた接合が提案されている(例えば、特許文献1参照。)。一方、加圧焼結接合において高い接合信頼性を得るには、金属焼結体における空洞の形成を避ける、もしくは空洞のサイズを低減させる必要がある。そこで、基板に焼結ペーストを塗布した後、チップを焼結ペーストに搭載する前に、空洞形成の要因となる残留溶剤を焼結性ペーストから加熱乾燥により除去する方法が提案されている(例えば、特許文献2参照。)。
しかしながら、加圧焼結接合では、本質的に高い加圧力を要求され、金属焼結体における空洞の形成を避けるには、接合時の圧力を増加させる必要があるが、副作用として、電力用半導体素子などの破損率が増加するという問題がある。例えば、特許文献2では、追加的効果として、必要な加圧力を10%程度低減できるとしているが、この程度の効果では、実質的な改善は困難であり、接合信頼性と歩留まりの向上を両立させることは困難であった。
この発明は、上記のような問題点を解決するためになされたものであり、高温に対応するとともに、歩留まりと信頼性を両立させた電力用半導体装置を得ることを目的とする。
本発明にかかる電力用半導体装置は、電力用半導体素子と、金属焼結体を介して前記電力用半導体素子が接合された回路基板と、を備え、前記金属焼結体のうち、前記電力用半導体素子の端部に近い部分の方が、中央に近い部分よりも空隙率が低いことを特徴とする。
本発明にかかる電力用半導体装置の製造方法は、回路基板の一方の面に設定された塗布領域に、焼結性金属を含む接合材を塗布する工程と、前記塗布された接合材上に、電力用半導体素子を載置する工程と、前記塗布された接合材を、前記電力用半導体素子と前記回路基板とを介して加圧および加熱し、前記焼結性金属を焼結させて前記電力用半導体素子を前記回路基板に接合する工程と、を有し、前記接合材は、前記塗布領域における中央部の厚みが、端部の厚みよりも薄くなるように塗布されていることを特徴とする。
この発明によれば、接合性を決める部分である端部での焼結密度を維持しつつ、接合に必要な圧力を低減できるので、高温に対応するとともに、歩留まりと信頼性を両立させた電力用半導体装置を得ることができる。
実施の形態1.
図1〜図3は、本発明の実施の形態1にかかる電力用半導体装置の構成と製造方法について説明するための図である。図1は電力用半導体装置の平面図と、平面図におけるII−II線による切断面を示す断面模式図とを複合した図、図2は電力用半導体装置を製造する工程において、回路基板に接合材を塗布した状態を示す断面模式図、図3は基板にスクリーン印刷により接合材を塗布する際の状況を示す平面模式図である。
図1〜図3は、本発明の実施の形態1にかかる電力用半導体装置の構成と製造方法について説明するための図である。図1は電力用半導体装置の平面図と、平面図におけるII−II線による切断面を示す断面模式図とを複合した図、図2は電力用半導体装置を製造する工程において、回路基板に接合材を塗布した状態を示す断面模式図、図3は基板にスクリーン印刷により接合材を塗布する際の状況を示す平面模式図である。
本実施の形態1にかかる電力用半導体装置1は、図1に示すように、絶縁性の基材31の両面に導体パターン32、33が形成された回路基板3の一方の面(導体パターン32側)の所定位置に、略矩形板状の電力用半導体素子2(機械的なものとして扱う場合、あるいは、一般的なものも含める場合、チップと称する場合あり。)が、金属焼結体によって構成された接合部4によって接合されたものである。そして、接合部4のうち、チップの端部(側部2s)端部に近い領域Re部分よりも、チップの中心に近い領域Rcの部分の方が空隙率が高く、疎であることを特徴としている。
はじめに、本発明の電力用半導体装置1の特徴的な構成の詳細、およびそれを実現するための製造方法の説明の前に、電力用半導体装置(一般的なものも含める場合、パワーモジュールと称する。)の基本的な構成と動作について説明する。接合部4は、接合対象間に介在させた焼結性の金属微粒子(例えば、銀ナノ粒子)を含有する接合材(例えば、後述する焼結性金属ペースト4P)を、当該金属のバルクの融点よりも低い温度に加熱して焼結を進行させることによって形成される。例えば、接合対象が、チップと回路基板3(機械的なものとして扱う場合、あるいは、一般的なものも含める場合、基板と称する場合あり。)の場合、チップ、または基板の所定の位置に焼結性金属ペースト4Pを塗布し、焼結性金属ペースト4Pを挟むように、基板の所定の位置にチップをマウントする。そして、チップと基板を介して、焼結性金属ペースト4Pに圧がかかるように、チップと基板間を加圧し、所定の温度に加熱する接合工程により、チップと基板が接合される。
接合工程では、加圧により焼結性金属ペースト4Pは、金属粒子の凝集体から、粒子間が焼結した金属焼結体へと変化する。このとき、金属粒子間の空隙は減少し、密度は増大する。さらに、金属粒子は接しているチップと基板とも焼結し、その結果、接合強度が確保される。
電力用半導体素子2としては、シリコン(Si)や炭化珪素(SiC)を主材料として構成するのが通常である。一般的に、炭化珪素(SiC)、窒化ガリウム(GaN)系材料、あるいはダイヤモンドのような半導体材料は、シリコンよりもバンドギャップが広く、ワイドバンドギャップ半導体材料と称されている。そして、ワイドバンドギャップ半導体材料を用いた電力用半導体素子2は、高効率で300℃程度の高い温度範囲で使用可能とされている。
回路基板3の基材31には、アルミナ(Al2O3)や窒化ケイ素(SiN)などが使用され、導体パターン32、33には、銅もしくは、銅の表面が貴金属メッキされたものが使用される。なお、基板は、上述したように、絶縁物(基材31)と導体(導体パターン32、33)が組み合わされた絶縁基板と称される構成に限らず、金属フレームや、貴金属で表面が全面または一部形成された金属フレーム、あるいはヒートスプレッダのような金属板そのものでも構わない。
どのような構成の基板であっても、チップよりも線膨張係数が大きくなるため、温度が変化すると、チップと基板の線膨張係数差により、応力が発生する。通常、基板よりチップの面積の方が小さいため、チップの端部に特に応力が集中する。パワーモジュールの動作時、非動作時の繰返しにより、チップと基板の間には、繰返し熱衝撃が加わるため、パワーモジュールの使用中は、接合部(接合部4)に繰返し応力が加わる。
このとき、チップと基板との接合部のうち、チップ端部(側部2s)に近い部分(領域Re部分に相当)に、特に応力が集中するため、チップ端部に近い部分で剥離や亀裂等の破壊が発生し、徐々にチップ中心に向かって進展する。最終的には、チップの中心に近い部分(領域Rc部分に相当)も破壊される。その過程で、チップから基板に流れる電流および熱流束の抵抗が増加し、パワーモジュールそのものも破壊される。
接合部を構成する焼結金属体の一部に、ひとたび破壊が生じると、破壊点に応力がさらに集中する。そのため、チップの端部に近い部分が破壊されてから、チップの中心方向へ破壊が進展する時間は、焼結金属体の一部に初めの破壊が発生するまでの時間より、非常に短い。よって、焼結金属体が初めて破壊されるまでの時間を長時間化することが接合信頼性の向上に寄与する。そのためには、背景技術で説明したように、焼結金属体の空隙率を抑えて、接合部を強固にする必要があるが、空隙率の抑制のために高い圧力で接合すると、チップ等の損傷を招き、却って信頼性を損ねることがある。
つまり、製造時の歩留まりと製品としての信頼性は、トレードオフの関係にあり、双方ともに向上させることは困難であった。しかし、本発明者は、破壊の起点が、チップの端部に近い部分であること、およびチップの中心に近い部分が破壊される前に、接合部(焼結金属体)の電気抵抗、熱抵抗が、許容値を越え、パワーモジュールが破壊されることに着目した。
そこで、本発明の実施の形態1にかかる電力用半導体装置1では、接合部4のうち、接続信頼性にはほとんど寄与しない電力用半導体素子2の中心に近い領域Rc部分の空隙率が、破壊の起点となる端部(側部2s)に近い領域Re部分の空隙率よりも高くなるようにした。その結果、接合部4のうち、端部(側部2s)に近い領域Re部分は焼結性が高く、空隙が少ないため、破壊の起点が生ずるまでの時間を長時間化することができ、結果接合信頼性を向上することができる。一方、領域Rc部分の密度は低くてもよいので、接合工程時に領域Rc部分に必要な圧力は低くてもよい。そのため、接合部4を形成する際に接合工程時にチップに加える圧力は、領域Re部分の金属焼結体部分の空隙を減らすために必要な分だけで良く、特段に高くする必要が無く、チップの割れ等による破損率を低減させることができる。
なお、上述した接合部4は、(接合材中の)粉体が加熱焼結されることで形成できるものであれば、特に指定はしないが、焼結銀、特に、銀ナノ粒子が焼結したもので特に効果的である。一般的に金属粉体の表面には酸化膜が形成されているが、銀粉体の酸化膜は、比較的薄くて脆い。そのため、加圧焼結接合時に粒子間が焼結しやすく、かつ粒界を形成する酸化物の量が少ないため、焼結後の金属含有率が高くなり、熱伝導性が高くなるからである。さらには、有機物質で被覆された一次粒径が1nm以上、200nm以下である銀ナノ粒子の場合、更に低温、低圧で焼結できるため好ましい。その際、回路基板3は、前述のように、導体パターン32、33に絶縁物である基材31が挟まれたものに限らず、金属フレーム等を用いることができるが、接合部4を構成する焼結金属体と金属接合できるものであれば特に指定はしない。
つぎに、接合部4における、領域Rc部分と領域Re部分の空隙率の設定について説明する。
はじめに、領域Rcと領域Reを以下のように定義する。チップの端部(側部2s)に近い領域Re部分とは、接合部4がチップの裏側の主面である接合面2jより広い場合には、チップの端(側部2s)から、接合面2jの短辺の長さの10%内側に入った領域とする。一方、接合部4が接合面2jより狭い場合には、接合部4の端から、接合部4のチップとの接合面4j2の短辺の長さの10%内側に入った領域とする。
はじめに、領域Rcと領域Reを以下のように定義する。チップの端部(側部2s)に近い領域Re部分とは、接合部4がチップの裏側の主面である接合面2jより広い場合には、チップの端(側部2s)から、接合面2jの短辺の長さの10%内側に入った領域とする。一方、接合部4が接合面2jより狭い場合には、接合部4の端から、接合部4のチップとの接合面4j2の短辺の長さの10%内側に入った領域とする。
また、チップの中心に近い領域Rcとは、接合部4が接合面2jより広い場合には、チップの中心から、接合面2jの短辺の長さの10%外側までの領域とする。一方、接合部4が接合面2jより狭い場合には、チップの中心から、接合部4のチップとの接合面4j2の短辺の長さの10%外側までの領域とする。
このように定義した領域Re、Rcを用いると、チップの端部に近い領域Re部分の空隙率εeは、10%以下であることが好ましい。10%以下であることにより、接合部4を構成する焼結金属体のうち、チップの端部に近い部分の凝集力が高くなるとともに、応力集中点が少なくなり、熱衝撃疲労、例えば、−40℃と150℃の繰返し温度サイクルにおいてもクラックが生じない。一方、チップの中心部に近い部分の空隙率εcは、領域Re部分の空隙率εeよりも大きく、かつ30%以下であることが好ましい。30%を超えると、金属焼結体の電気抵抗および熱抵抗が急激に高まり、ホットスポットとなる危険性を伴うためである。
なお、上記空隙率εeおよびεcは、接合部4の断面観察により、所定領域(面積)内の空孔部分の面積(総面積)の割合として算出している。上記好適範囲を求めた例では、接合部4部分を切断し、粒径1μmのアルミナ砥粒で研磨した断面で、20μm四方の領域における空孔部の総面積を算出した。その際、例えば、空孔部の総面積が40μm2であれば、空隙率は10%(40/(20×20)=0.1)であるとした。なお、この空隙率は、体積を直接測定して算出したものではない。しかし、接合部4として形成された焼結金属体に対しては、実際に領域ごとにサンプルを採取し、体積を測定して得られる空隙率と等価であることを確認している。
つぎに、上述した領域によって密度の異なる接合部4を形成する方法(電力用半導体装置の製造方法)について説明する。
図2に示すように、回路基板3の導体パターン32上には、実装するチップ(電力用半導体素子2)の接合面2jとほぼ同形状のパターンを形成するように、焼結性金属ペースト4Pが塗布(設置)されている。その際、形成された焼結性金属ペースト4Pのパターンは、領域Reに対応するパターン端部に近い部分の厚みが、領域Rcに対応するパターン中心部に近い部分の厚みよりも厚くなっている。
図2に示すように、回路基板3の導体パターン32上には、実装するチップ(電力用半導体素子2)の接合面2jとほぼ同形状のパターンを形成するように、焼結性金属ペースト4Pが塗布(設置)されている。その際、形成された焼結性金属ペースト4Pのパターンは、領域Reに対応するパターン端部に近い部分の厚みが、領域Rcに対応するパターン中心部に近い部分の厚みよりも厚くなっている。
接合部4を形成するための接合材である焼結性金属ペースト4Pをこのような形態に塗布(設置)した後は、通常の焼結性金属による接合と同様に、チップをマウントして加圧焼結接合工程に移る。その際、パターン端部に近い部分の焼結性金属ペースト4Pが、重点的に押しつぶされるので、他の部分に比べて空洞が形成されにくくなる。一方、パターン中心部に近い部分の焼結性金属ペースト4Pは、パターン端部に近い部分が押しつぶされて、パターン中心部に近い部分の厚みになるまで、圧がかからない。すなわち、パターン端部に近い部分が押しつぶされるまでは、パターン端部に近い部分に圧力が集中する。
引き続き加圧されると、パターン中心部に近い部分の焼結性金属ペースト4Pも加圧され、圧縮されて空洞が縮小する。ただし、その際には、すでにある程度圧縮されたパターン端部に近い部分もさらに圧縮される。その結果、接合部4を構成する金属焼結体は、パターン中心部に近い領域Rcの部分に比べ、パターン端部に近い領域Re部分の空隙率を低減させることができる。
つまり、上述したようにパターン中心部が薄く、端部が厚くなるように焼結性金属ペースト4Pを形成してから、チップを搭載し、一定の圧力で加圧焼結接合を行った場合、面内で厚みを均一にした場合よりも、パターン端部の空隙率は低くなる。逆に言えば、パターン端部において、同じ空隙率を得るために必要な圧力は、パターン中心部を薄く、端部を厚くした場合の方が、厚みを均一にした場合よりも低くなる。さらには、同じ組成の接合材(焼結性金属ペースト4P)を用いて、空隙率に分布をつけることができる。そのため、接合材の種類を変えて空隙率に変化をつける場合と比べ、応力が集中するような特異点が発生することが無く、接合信頼性が確保できると共に、生産性も向上できる。
なお、本実施の形態1にかかる接合方法(電力用半導体装置の製造方法)に用いる接合材としては、加熱焼結される粉体を含んでいるものであれば適用可能であるが、とくに、焼結銀、さらには、銀ナノ粒子が含まれる物が好ましい。一般的に金属粉体の表面には酸化膜が形成されているが、銀粉体の酸化膜は、比較的薄くて脆い。そのため、加圧焼結接合時に粒子間が焼結しやすく、かつ粒界を形成する酸化物の量が少ないため、焼結後の金属含有率が高くなり、熱伝導性が高くなるからである。さらには、安定して、パターン中心部を薄く、端部が厚くなるように形成するために、焼結性金属ペースト4Pの特性として、降伏強度を有するか、チクソ値(ズリ速度が10s−1の場合と、1s−1の場合の粘度の比率)が3以上であることが好ましい。
つぎに、焼結性金属ペースト4Pの厚み分布の設定について説明する。
はじめに、領域Reに対応するパターン端部と、領域Rcに対応するパターン中心部、および接合材の平均的な厚みを定義する。パターン端部とは、焼結性金属ペースト4Pのパターン端部、つまり塗布領域の端から、塗布領域の短辺の長さの10%内側に入った領域とする。また、パターン中心部は、塗布領域の中心から、塗布領域の短辺の長さの10%外側までの領域とする。さらには、チップの接合面2jの短辺の長さの5%以下のピッチで基板上の焼結性金属ペースト4Pの全面の厚みを非接触型変位計で測定した値の平均値を接合材の平均的な厚みとする。
はじめに、領域Reに対応するパターン端部と、領域Rcに対応するパターン中心部、および接合材の平均的な厚みを定義する。パターン端部とは、焼結性金属ペースト4Pのパターン端部、つまり塗布領域の端から、塗布領域の短辺の長さの10%内側に入った領域とする。また、パターン中心部は、塗布領域の中心から、塗布領域の短辺の長さの10%外側までの領域とする。さらには、チップの接合面2jの短辺の長さの5%以下のピッチで基板上の焼結性金属ペースト4Pの全面の厚みを非接触型変位計で測定した値の平均値を接合材の平均的な厚みとする。
このような定義を用いると、パターン端部における接合材の厚みは、平均的な厚みに対して110%以上であることが、加圧焼結接合後の空隙率低減に好ましい。平均的な厚みの110%未満の場合、領域Re部分の金属焼結体の気孔率を10%以下にするだけの圧力をチップに加えると、チップ割れの確率が飛躍的に高くなるためである。
また、パターン端部における接合材の厚みは、平均的な厚みに対して130%以下であることが、パターン中心部の焼結性金属ペースト4Pの焼結性を確保するために好ましい。パターン端部における接合材の厚みが130%を超えると、パターン端部とパターン中心部にかかる圧力の差が大きくなりすぎてしまう。そのため、パターン中心部の焼結性金属ペースト4Pを焼結するために必要なチップにかける圧力が大きくなりすぎてしまい、チップ割れの確率が飛躍的に高くなるためである。
つぎに、スクリーン印刷を用いて、パターン端部の厚みがパターン中心部の厚みよりも厚くなるように、焼結性金属ペースト4Pのパターンを形成する例について説明する。図3に示すように、図示しないスクリーン印刷機で用いるスクリーンマスク50には、開口部50aが形成されており、回路基板3の導体パターン32上に設定された塗布領域に対して位置決め設置されている。
開口部50aの形状は、焼結性金属ペースト4Pの塗布領域に対応した矩形をなし、図1で説明したチップの主面の輪郭(側部2s)とほぼ同じであり、A、B、C、Dを頂点とする長方形となる。また、開口部50aには、通常のスクリーン印刷で用いられるような、金属メッシュやテトロンメッシュ等の支持体がないことが好ましい。
そして、図示しない焼結性金属ペーストをスキージングするためのスキージ60を、開口部50aに対して斜めになるように配置している。また、スキージ60の進行方向Dsは、スキージ60がスクリーンマスク50に接する時の接触面の長軸XLに対して、ほぼ垂直である。そのため、スキージ60の長軸XLは、スキージ60の進行中、4辺Eab、Ebc、Ecd、Eda(まとめて、辺50e)のいずれに対しても、傾いており、平行ではない。このような状況で焼結性金属ペースト4Pを基板に印刷すると、パターンの端部と比べパターン中心部の厚みが薄くなるように、厚み分布をつけて焼結性金属ペースト4Pを塗布することが可能となる。
なお、スクリーン印刷においては、理想的にはペーストの厚みは、スクリーンマスク50の厚みで規定できる。しかし、実際の印刷時には、スキージ60をスクリーンマスク50に押し付けるように、一定の圧力で下方向(図中奥行き方向)に力を加えながら進行方向Dsに沿って移動させる。その際、スキージ60がスクリーンマスク50と接している限り、スキージ60にはたわみが生じるが、スキージ60の一部が支持体のない開口部50a部分をまたぐようになると、たわみが緩和される。
その結果、スキージ60の開口部50aをまたいだ部分では、スクリーンマスク50に当たっている部分よりも中心部の方がより基材側に近づくようになる。その分、開口部50aに充填された焼結性金属ペースト4Pは、スキージ60で掻き取られてしまい、厚みが薄くなる。開口部50aをまたぐ部分の幅が大きいと、スキージ60のたわみがより緩和されて基材に近づくため、より焼結性金属ペースト4Pの厚みは薄くなり、とくに、またいだ部分の中心付近が最も薄くなる。
ここで、開口部50aの4つの辺50eのいずれかの辺(例えば、辺Eab、Ecd)に対して、スキージ60の進行方向Dsが平行である場合、スキージ60のスクリーンマスク50との接触面の長軸XLは、辺Ebc、Edaに対して平行になる。すると、スキージ60のたわみの緩和量は、頂点Bと頂点C中点と、頂点Aと頂点Dの中点を結ぶ線分上で最も大きく、印刷厚も薄くなる。その結果、辺Ebcの中点と辺Edaの中点は、パターン端部になるにもかかわらず、焼結性金属ペースト4Pの塗布厚みが薄くなる。
一方、スキージ60の進行方向Dsが、開口部50aの4つの辺50eのいずれに対しても、平行でない場合、スキージ60のたわみが最も緩和される箇所はパターン端部から外れた位置になる。とくに、スキージ60の進行方向Dsが、開口部50aの2本の対角線AC、BDの内の一本と平行になる場合、対角線の中心における厚みが、理論的には最も薄くなる。すなわち、パターン端部が最も厚く、パターン中心部が最も薄くなるように、焼結性金属ペースト4Pを塗布することができる。つまり、スクリーンマスク50自体に厚み分布をつけなくとも、所望の厚み分布に焼結性金属ペースト4Pを塗布することができる。
ただし、実質的には、対角線の中心の一点のみを薄くする必要はなく、開口部50aの2本の対角線AC、BDの内のひとつと、スキージ60の進行方向Dsとのなす角が、0度以上、30度以下の鋭角であれば十分効果が得られる。なお、この条件は、進行方向Dsと長軸XLが垂直である場合を想定したものであり、長軸XLと各辺50eとのなす角が45度±30度、つまり、15度から75度の範囲にあることを意味している。
以上のように、本発明の実施の形態1にかかる電力用半導体装置1によれば、電力用半導体素子2と、金属焼結体(接合部4)を介して電力用半導体素子2が接合された回路基板3と、を備え、金属焼結体(接合部4)のうち、電力用半導体素子2の端部(側部2s)に近い部分(領域Re)の方が、中央に近い部分(領域Rc)よりも空隙率が低いように構成したので、接合性を決める部分である端部(領域Re)での焼結密度を維持しつつ、接合に必要な圧力を低減できるので、高温に対応するとともに、歩留まりと信頼性を両立させた電力用半導体装置1を得ることができる。
とくに、金属焼結体(接合部4)のうち、端部(側部2s)に近い部分(領域Re)の空隙率εeを10%以下に、金属焼結体(接合部4)のうち、中央に近い部分(領域Rc)の空隙率εcを30%以下にすれば、熱衝撃疲労にも確実に耐え、電気抵抗や熱抵抗の急激な増加もない信頼性の高い電力用半導体装置1が得られる。
また、金属焼結体は銀粒子によって構成されているので、容易に上述した電力用半導体装置1を得ることができる。
また、本実施の形態1にかかる電力用半導体装置の製造方法によれば、回路基板3の一方の面(導体パターン32)に設定された塗布領域に、焼結性金属(例えば、銀ナノ粒子)を含む接合材(焼結性金属ペースト4P)を塗布する工程と、塗布された接合材(焼結性金属ペースト4P)上に、電力用半導体素子2を載置する工程と、塗布された接合材(焼結性金属ペースト4P)を、電力用半導体素子2と回路基板3とを介して加圧および加熱し、焼結性金属を焼結させて電力用半導体素子2を回路基板3に接合する工程と、を有し、接合材(焼結性金属ペースト4P)は、領域Rcに対応する塗布領域における中央部の厚みが、領域Reに対応する端部の厚みよりも薄くなるように塗布されているので、接合性を決める部分である端部(領域Re)での焼結密度を維持しつつ、接合に必要な圧力を低減できるので、高温に対応するとともに、歩留まりと信頼性を両立させた電力用半導体装置1を得ることができる。
とくに、領域Reに対応する端部の厚みが、塗布された接合材の平均の厚みに対して110〜130%になるようにすれば、チップ割れを回避するとともに、熱衝撃疲労にも確実に耐え、電気抵抗や熱抵抗の急激な増加もない信頼性の高い電力用半導体装置1が得られる。
また、接合材(焼結性金属ペースト4P)を塗布する工程には、スキージ60をスクリーンマスク50に接触させながら進行させるスクリーン印刷が用いられ、スクリーンマスク50には、塗布領域に対応した矩形の開口部50aが形成されており、スキージ60が開口部50aをまたぐ際には、スキージ60のスクリーンマスク50との接触面における長軸XLが、開口部50aの辺50eに対して傾いているので、厚みが均一なマスクを用いても上述した厚み分布をつけて接合材を塗布することができる。
その際、長軸XLの開口部50aの辺50eに対する傾きが、15度から75度の範囲であれば、厚みが均一なマスクを用いても、確実に上述した厚み分布をつけて接合材を塗布することができる。
なお、上記実施の形態1においては、スイッチング素子(トランジスタ)や整流素子(ダイオード)として機能する電力用半導体素子2には、従来から用いられているSiであっても、SiCなどのワイドバンドギャップ半導体のどちらを用いても構わない。しかし、シリコンよりもワイドギャップ半導体を形成できる炭化ケイ素や、窒化ガリウム系材料又はダイヤモンドを用いた時の方が、以下に述べるように本発明による効果をより一層発揮することができる。
ワイドバンドギャップ半導体によって形成されたスイッチング素子や整流素子(上記実施の形態における電力用半導体素子2)は、シリコンで形成された素子よりも電力損失が低いため、スイッチング素子や整流素子における高効率化が可能であり、ひいては、電力用半導体装置1の高効率化が可能となる。さらに、耐電圧性が高く、許容電流密度も高いため、スイッチング素子や整流素子の小型化が可能であり、これら小型化されたスイッチング素子や整流素子を用いることにより、電力用半導体装置1も小型化が可能となる。また耐熱性が高いので、高温動作が可能であり、ヒートシンクや放熱フィン等の冷却部材の小型化や、水冷部の空冷化も可能となるので、電力用半導体装置1の一層の小型化が可能になる。
一方、上記のように高温動作する場合は停止・駆動時の温度差が大きくなり、さらに、高効率・小型化によって、単位体積当たりに扱う電流量が大きくなる。そのため経時的な温度変化や空間的な温度勾配が大きくなり、チップと基材間を接合する接合部4にかかる熱応力も大きくなる可能性がある。しかし、本発明のように、チップにかける圧力を高くすることなく、チップ端部(側部2s)に近い領域Reの空隙率を低減することができるので、接合部4の信頼性向上と歩留まり向上を両立させることができる。そのため、ワイドバンドギャップ半導体の特性を活かして、小型化や高効率化を進めてもパワーサイクル寿命が長く、信頼性の高い電力用半導体装置を得ることが容易となる。つまり、本発明による効果を発揮することで、ワイドバンドギャップ半導体の特性を活かすことができるようになる。
なお、スイッチング素子及び整流素子の両方がワイドバンドギャップ半導体によって形成されていても、いずれか一方の素子がワイドバンドギャップ半導体によって形成されていてもよいことは言うまでもない。
1:電力用半導体装置、 2:電力用半導体素子、 2j:接合面(主面)、 2s:側部(端部)、 3:絶縁基板、 31:基材、 32,33:導体パターン、 4:接合部(金属焼結体)、 4P:焼結性金属ペースト(接合材)、 50:スクリーンマスク、 50a:開口部、 50e:開口部の辺、 60:スキージ、
Ds:スキージの進行方向、 Rc:中心部の領域、 Re:端部の領域、 XL:スキージのスクリーンマスクとの接触面における長軸。
Ds:スキージの進行方向、 Rc:中心部の領域、 Re:端部の領域、 XL:スキージのスクリーンマスクとの接触面における長軸。
Claims (9)
- 電力用半導体素子と、
金属焼結体を介して前記電力用半導体素子が接合された回路基板と、を備え、
前記金属焼結体のうち、前記電力用半導体素子の端部に近い部分の方が、中央に近い部分よりも空隙率が低いことを特徴とする電力用半導体装置。 - 前記金属焼結体は銀粒子によって構成されていることを特徴とする請求項1に記載の電力用半導体装置。
- 前記金属焼結体のうち、前記端部に近い部分の空隙率は、10%以下であり、
前記金属焼結体のうち、前記中央に近い部分の空隙率は、30%以下であることを特徴とする請求項1または2に記載の電力用半導体装置。 - 前記電力用半導体素子は、ワイドバンドギャップ半導体材料で形成されていることを特徴とする請求項1から3のいずれか1項に記載の電力用半導体装置。
- 前記ワイドバンドギャップ半導体材料は、炭化ケイ素、窒化ガリウム系材料、およびダイヤモンドのうちのいずれかであることを特徴とする請求項4に記載の電力用半導体装置。
- 回路基板の一方の面に設定された塗布領域に、焼結性金属を含む接合材を塗布する工程と、
前記塗布された接合材上に、電力用半導体素子を載置する工程と、
前記塗布された接合材を、前記電力用半導体素子と前記回路基板とを介して加圧および加熱し、前記焼結性金属を焼結させて前記電力用半導体素子を前記回路基板に接合する工程と、を有し、
前記接合材は、前記塗布領域における中央部の厚みが、端部の厚みよりも薄くなるように塗布されていることを特徴とする電力用半導体装置の製造方法。 - 前記端部の厚みが、前記塗布された接合材の平均の厚みに対して110〜130%であることを特徴とする請求項6に記載の電力用半導体装置の製造方法。
- 前記接合材を塗布する工程には、スキージをスクリーンマスクに接触させながら進行させるスクリーン印刷が用いられ、
前記スクリーンマスクには、前記塗布領域に対応した矩形の開口部が形成されており、
前記スキージが前記開口部をまたぐ際には、前記スキージの前記スクリーンマスクとの接触面における長軸が、前記開口部の辺に対して傾いていることを特徴とする請求項6または7に記載の電力用半導体装置の製造方法。 - 前記長軸の前記開口部の辺に対する傾きが、15度から75度の範囲であることを特徴とする請求項8に記載の電力用半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014096635A JP2015216160A (ja) | 2014-05-08 | 2014-05-08 | 電力用半導体装置および電力用半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014096635A JP2015216160A (ja) | 2014-05-08 | 2014-05-08 | 電力用半導体装置および電力用半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015216160A true JP2015216160A (ja) | 2015-12-03 |
Family
ID=54752831
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014096635A Pending JP2015216160A (ja) | 2014-05-08 | 2014-05-08 | 電力用半導体装置および電力用半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2015216160A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018037992A1 (ja) * | 2016-08-22 | 2018-03-01 | 千住金属工業株式会社 | 金属焼結接合体、およびダイ接合方法 |
CN109075198A (zh) * | 2016-04-06 | 2018-12-21 | 三菱电机株式会社 | 电力用半导体装置 |
WO2020026516A1 (ja) * | 2018-07-30 | 2020-02-06 | 株式会社日立製作所 | 半導体装置、焼結金属シートおよび焼結金属シートの製造方法 |
WO2020255773A1 (ja) * | 2019-06-20 | 2020-12-24 | 富士電機株式会社 | 半導体装置及び半導体装置の製造方法 |
WO2023017680A1 (ja) * | 2021-08-12 | 2023-02-16 | 富士電機株式会社 | 半導体装置及びその製造方法 |
DE112022000219T5 (de) | 2021-07-16 | 2023-08-17 | Fuji Electric Co., Ltd. | Halbleitervorrichtung |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001210948A (ja) * | 2000-01-21 | 2001-08-03 | Kyocera Corp | セラミック回路基板 |
JP2006128734A (ja) * | 2006-02-09 | 2006-05-18 | Kyocera Corp | 電子部品搭載構造体 |
JP2008311371A (ja) * | 2007-06-13 | 2008-12-25 | Denso Corp | 接合方法及び接合体 |
JP2011165871A (ja) * | 2010-02-09 | 2011-08-25 | Denso Corp | 電子装置およびその製造方法 |
JP2011249257A (ja) * | 2010-05-31 | 2011-12-08 | Hitachi Ltd | 焼結銀ペースト材料及び半導体チップ接合方法 |
JP2013201330A (ja) * | 2012-03-26 | 2013-10-03 | Hitachi Ltd | パワーモジュールの製造方法、及びパワーモジュール |
JP2013229457A (ja) * | 2012-04-26 | 2013-11-07 | Mitsubishi Electric Corp | 半導体装置および半導体装置の製造方法 |
JP2014029897A (ja) * | 2012-07-31 | 2014-02-13 | Hitachi Ltd | 導電性接合体およびそれを用いた半導体装置 |
WO2014155619A1 (ja) * | 2013-03-28 | 2014-10-02 | 株式会社安川電機 | 半導体装置、電力変換装置および半導体装置の製造方法 |
-
2014
- 2014-05-08 JP JP2014096635A patent/JP2015216160A/ja active Pending
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001210948A (ja) * | 2000-01-21 | 2001-08-03 | Kyocera Corp | セラミック回路基板 |
JP2006128734A (ja) * | 2006-02-09 | 2006-05-18 | Kyocera Corp | 電子部品搭載構造体 |
JP2008311371A (ja) * | 2007-06-13 | 2008-12-25 | Denso Corp | 接合方法及び接合体 |
JP2011165871A (ja) * | 2010-02-09 | 2011-08-25 | Denso Corp | 電子装置およびその製造方法 |
JP2011249257A (ja) * | 2010-05-31 | 2011-12-08 | Hitachi Ltd | 焼結銀ペースト材料及び半導体チップ接合方法 |
JP2013201330A (ja) * | 2012-03-26 | 2013-10-03 | Hitachi Ltd | パワーモジュールの製造方法、及びパワーモジュール |
JP2013229457A (ja) * | 2012-04-26 | 2013-11-07 | Mitsubishi Electric Corp | 半導体装置および半導体装置の製造方法 |
JP2014029897A (ja) * | 2012-07-31 | 2014-02-13 | Hitachi Ltd | 導電性接合体およびそれを用いた半導体装置 |
WO2014155619A1 (ja) * | 2013-03-28 | 2014-10-02 | 株式会社安川電機 | 半導体装置、電力変換装置および半導体装置の製造方法 |
Cited By (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109075198A (zh) * | 2016-04-06 | 2018-12-21 | 三菱电机株式会社 | 电力用半导体装置 |
CN109075198B (zh) * | 2016-04-06 | 2023-04-21 | 三菱电机株式会社 | 电力用半导体装置 |
US11024598B2 (en) | 2016-08-22 | 2021-06-01 | Senju Metal Industry Co., Ltd. | Metallic sintered bonding body and die bonding method |
JPWO2018037992A1 (ja) * | 2016-08-22 | 2018-08-23 | 千住金属工業株式会社 | 金属焼結接合体、およびダイ接合方法 |
KR20190022893A (ko) * | 2016-08-22 | 2019-03-06 | 센주긴조쿠고교 가부시키가이샤 | 금속 소결 접합체 및 다이 접합 방법 |
CN109643663A (zh) * | 2016-08-22 | 2019-04-16 | 千住金属工业株式会社 | 金属烧结接合体和芯片接合方法 |
KR101971416B1 (ko) | 2016-08-22 | 2019-04-22 | 센주긴조쿠고교 가부시키가이샤 | 금속 소결 접합체 및 다이 접합 방법 |
AU2017317329B2 (en) * | 2016-08-22 | 2019-05-02 | Senju Metal Industry Co., Ltd. | Metallic sintered bonding body and die bonding method |
WO2018037992A1 (ja) * | 2016-08-22 | 2018-03-01 | 千住金属工業株式会社 | 金属焼結接合体、およびダイ接合方法 |
JP2020021756A (ja) * | 2018-07-30 | 2020-02-06 | 株式会社日立製作所 | 半導体装置、焼結金属シートおよび焼結金属シートの製造方法 |
JP7072462B2 (ja) | 2018-07-30 | 2022-05-20 | 株式会社日立製作所 | 半導体装置、焼結金属シートおよび焼結金属シートの製造方法 |
US11437338B2 (en) | 2018-07-30 | 2022-09-06 | Hitachi, Ltd. | Semiconductor device, sintered metal sheet, and method for manufacturing sintered metal sheet |
WO2020026516A1 (ja) * | 2018-07-30 | 2020-02-06 | 株式会社日立製作所 | 半導体装置、焼結金属シートおよび焼結金属シートの製造方法 |
WO2020255773A1 (ja) * | 2019-06-20 | 2020-12-24 | 富士電機株式会社 | 半導体装置及び半導体装置の製造方法 |
JPWO2020255773A1 (ja) * | 2019-06-20 | 2021-10-21 | 富士電機株式会社 | 半導体装置及び半導体装置の製造方法 |
JP7238985B2 (ja) | 2019-06-20 | 2023-03-14 | 富士電機株式会社 | 半導体装置及び半導体装置の製造方法 |
US12021043B2 (en) | 2019-06-20 | 2024-06-25 | Fuji Electric Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
DE112022000219T5 (de) | 2021-07-16 | 2023-08-17 | Fuji Electric Co., Ltd. | Halbleitervorrichtung |
WO2023017680A1 (ja) * | 2021-08-12 | 2023-02-16 | 富士電機株式会社 | 半導体装置及びその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6632686B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2015216160A (ja) | 電力用半導体装置および電力用半導体装置の製造方法 | |
JP4770533B2 (ja) | 半導体装置の製造方法および半導体装置 | |
JP2015177182A (ja) | パワーモジュール | |
JP6146007B2 (ja) | 接合体の製造方法、パワーモジュールの製造方法、パワーモジュール用基板及びパワーモジュール | |
JP2018026417A (ja) | 電力用半導体装置 | |
JP6143687B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP6366766B2 (ja) | 半導体装置 | |
JP6890520B2 (ja) | 電力用半導体装置 | |
TWI781246B (zh) | 附散熱器的功率模組用基板及附散熱器的功率模組用基板的製造方法 | |
JP2014135411A (ja) | 半導体装置および半導体装置の製造方法 | |
JP5889488B2 (ja) | 電子回路装置 | |
JP6399906B2 (ja) | パワーモジュール | |
JP2006228804A (ja) | 半導体モジュール用セラミックス回路基板及びその製造方法 | |
JP6508193B2 (ja) | 半導体装置の製造方法および半導体装置 | |
JP2014103182A (ja) | 電力用半導体装置 | |
US10290602B2 (en) | Semiconductor device and method of making semiconductor device | |
JP5866075B2 (ja) | 接合材の製造方法、接合方法、および電力用半導体装置 | |
JP2014160707A (ja) | 接合体の製造方法、パワーモジュールの製造方法、及びパワーモジュール | |
JP6436247B2 (ja) | 半導体装置及びその製造方法 | |
JP6832426B2 (ja) | パワーモジュール用基板およびパワーモジュール | |
JP6160037B2 (ja) | 接合体の製造方法、パワーモジュールの製造方法、及び、接合体、パワーモジュール、パワーモジュール用基板 | |
WO2013021983A1 (ja) | 半導体装置及びその製造方法 | |
JP5322774B2 (ja) | 実装構造体、およびその製造方法 | |
JP2021027288A (ja) | 半導体装置及び半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161024 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170602 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170613 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20171205 |