JP5322774B2 - 実装構造体、およびその製造方法 - Google Patents

実装構造体、およびその製造方法 Download PDF

Info

Publication number
JP5322774B2
JP5322774B2 JP2009125678A JP2009125678A JP5322774B2 JP 5322774 B2 JP5322774 B2 JP 5322774B2 JP 2009125678 A JP2009125678 A JP 2009125678A JP 2009125678 A JP2009125678 A JP 2009125678A JP 5322774 B2 JP5322774 B2 JP 5322774B2
Authority
JP
Japan
Prior art keywords
substrate
semiconductor element
terminal
electrode
bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009125678A
Other languages
English (en)
Other versions
JP2010272818A (ja
Inventor
かおり 矢野
毅 川端
達雄 笹岡
知規 伊藤
宏樹 池内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2009125678A priority Critical patent/JP5322774B2/ja
Publication of JP2010272818A publication Critical patent/JP2010272818A/ja
Application granted granted Critical
Publication of JP5322774B2 publication Critical patent/JP5322774B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/06102—Disposition the bonding areas being at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/8184—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

本発明は、実装構造体、およびその製造方法に関し、特に実装構造体を構成する半導体素子と基板とを接合する接合構造の改良に関する。
半導体素子などの電子部品を、セラミックやポリイミド等の基板上に実装する方法として、金属ナノ粒子を接合材料として用いた方法が注目されている。金属ナノ粒子とはＡｕ、Ａｇ、Ｃｕ、Ｓｎ等の１００ｎｍ未満のサイズの金属粒子である。この金属ナノ粒子は、微細化により、表面活性度が高く且つ融点が低くなっており、低温（例えば１５０〜３５０℃）での焼結が可能である。
また、金属ナノ粒子は、互いに結合してサイズが大きくなると、厚みがミリメートル単位以上である通常サイズの金属材料（以下、バルク金属材料という）と同等の高い融点となる。このため、電子部品の実装時の熱ストレスの低減および実装後の耐熱温度の向上が要求される幅広い製品への適用に好適である。また、導電ペースト（例えば、エポキシ系導電性接着剤）を使用して接合する場合と比較して、金属ナノ粒子を使用しての接合は、樹脂ではなく金属を溶融して接合が行われる。したがって、抵抗率が低く、接合強度の大きい、より優れた接合が実現される。
特許文献１に、金属ナノ粒子を接合材料として使用して、半導体素子を基板に実装した実装構造の一例が示されている。特許文献１の実装構造においては、半導体素子の端子に設けられたバンプと、基板の電極との間に金属ナノ粒子を介在させ、その金属ナノ粒子を焼結して半導体素子の端子と基板の電極とを接合している（特許文献１の図１参照）。
特開２００７−２０８０８２号公報
しかしながら、金属ナノ粒子を焼結して形成される層は熱伝導率がバルク金属材料よりも小さい。このため、半導体素子のバンプと基板の電極との間に金属ナノ粒子が介在している上記従来技術においては、半導体素子が発生した熱を基板に効果的に放熱することが困難となる。その結果、半導体素子の発熱量が大きい場合には十分な放熱を行うことができず、半導体素子の動作が不安定になる等の様々な不具合が生じる。また、半導体素子がＬＥＤ（Light Emitting Diode：発光ダイオード）素子である場合には、発光効率が著しく低下したりする等の不具合が生じる。
さらには、近年、半導体素子の処理能力はますます向上し、その発熱量もますます大きくなる傾向にあることから、半導体素子から基板への良好な放熱性が求められている。そのためには、半導体素子の端子または基板の電極と、これらを接合する接合部（バンプ等）との接触面積を大きくするのが効果的である。しかしながら、放熱性を良好とするためにバンプの面積を大きくすると、接合のために、より大きな荷重を与えたり、より高温に加熱したりするなどの必要があり、半導体素子を損傷する危険性が増大する。
本発明は、上記問題点に鑑みてなされたものであり、半導体素子を基板に接合する際の半導体素子の損傷を抑えながら、半導体素子から基板への高い放熱性と、強固な接合性とを達成することができる実装構造体、およびその製造方法を提供することを目的とする。
上記目的を達成するために、本発明は、半導体素子と基板とを備え、前記半導体素子の端子と前記基板の電極とを対向させるとともに、導体からなる接合部により接合して、前記半導体素子を前記基板に実装した実装構造体であって、
前記接合部は、バルク金属材料よりなるバンプと、その周囲に配された、金属粒子を焼結した焼結体とを含み、
前記バンプと前記焼結体とがそれぞれ独立に、前記半導体素子の端子と前記基板の電極とを電気的に接続し、
前記バンプは、１つの前記端子に対して１つのみであり、前記端子の中央に位置する中央部と、前記中央部から放射状に、前記端子の周辺部に向かって延びるように形成された複数の線状部とを含む実装構造体を提供する。
ここで、バルク金属材料とは、目視により形が判別し得る程度の大きさ、つまり厚みがマイクロメートル単位以上の通常の大きさの金属材料をいう。
本発明の好ましい形態の実装構造体においては、前記金属粒子は、平均粒径が０．５ｎｍ以上且つ１００ｎｍ以下の金属ナノ粒子である。
本発明の別の好ましい形態の実装構造体においては、前記半導体素子の端子または前記基板の電極は、前記バンプとの接触面積が、前記焼結体との接触面積よりも大きい。
本発明の別の好ましい形態の実装構造体においては、前記半導体素子は、少なくとも１つの端子が、複数個の前記バンプを含む接合部により前記基板の電極と接合されている。
本発明の別の好ましい形態の実装構造体においては、前記半導体素子の端子は、略全面が前記接合部と接触しており、その中央部における前記バンプとの接触面積の比率が、その周辺部における前記バンプとの接触面積の比率よりも大きい。
本発明の別の好ましい形態の実装構造体においては、前記バンプが所定の間隔をおいて互いに平行に並ぶ複数の列をなすように形成されている。
本発明の別の好ましい形態の実装構造体においては、前記金属粒子が、金、銀および銅、並びにそれらの合金よりなる群から選択される少なくとも１種を含む。
本発明の別の好ましい形態の実装構造体においては、前記バンプが、金、銀および銅、並びにそれらの合金よりなる群から選択される少なくとも１種を含む。
本発明の別の好ましい形態の実装構造体においては、前記半導体素子の端子または前記基板の電極が、金または金合金を含み、または表面が金または金合金によりコーティングされた導体から構成されている。
本発明の別の好ましい形態の実装構造体においては、前記半導体素子がＬＥＤ素子である。
また、参考形態として、半導体素子と基板とを備え、前記半導体素子の端子と前記基板の電極とを対向させるとともに、導体からなる接合部により接合して、前記半導体素子を前記基板に実装した実装構造体であって、
前記接合部の少なくとも１つが、バルク金属材料よりなるバンプと、その周囲に配された、金属粒子を焼結した焼結体とを含み、当該接合部は、前記バンプと前記焼結体とがそれぞれ独立に、前記半導体素子の端子と前記基板の電極とを電気的に接続しているとともに、
前記接合部の他の少なくとも１つが、前記バンプのみからなる実装構造体を提供する。
さらに、本発明は、半導体素子の端子および基板の電極の少なくとも一方に、バルク金属材料からなるバンプを形成する工程ａ、
前記半導体素子の端子および前記基板の電極の他方に金属粒子を含むペーストを供給する工程ｂ、
前記半導体素子の端子と前記基板の電極とを対向させ、前記バンプにより前記半導体素子の端子と前記基板の電極とを接合する工程ｃ、並びに
前記バンプの周囲に配された前記金属粒子を含むペーストを加熱して、前記半導体素子の端子と前記基板の電極とをさらに接合するように、前記金属粒子の焼結体を形成する工程ｄ、
を含み、
前記バンプは、１つの前記端子に対して１つのみであり、前記端子の中央に位置する中央部と、前記中央部から放射状に、前記端子の周辺部に向かって延びるように形成された複数の線状部とを含み、前記端子の上面に垂直な方向からの前記バンプの投影面積が、前記周辺部より前記中央部で大きい、または
前記バンプは、複数の線状バンプを含み、前記複数の線状バンプは、所定間隔をおいて互いに平行に並ぶ複数の列として前記端子の上面に配置され、前記列は、前記端子の上面の１つの辺から対向する他の辺へ向かって延びている、実装構造体の製造方法を提供する。
本発明の好ましい形態の製造方法は、さらに、前記形成されたバンプをレベリングする工程ｅを含む。
本発明の別の好ましい形態の製造方法においては、前記工程ｃが、前記バンプに超音波振動を付与して行われる。
本発明の別の好ましい形態の製造方法においては、前記工程ｂにおいて、前記ペーストを、前記半導体素子の端子または前記基板の電極の他方の、前記バンプと対向する部分を除いた部分に供給する。
本発明の実装構造体によれば、接合部を構成するバンプおよび金属粒子の焼結体の両方が、直接的に半導体素子の端子および基板の電極と接触して、それらを接合するので、半導体素子が発生した熱を基板へ効果的に放熱することができる。
また、より大きな放熱性およびより強固な接合性を得るために、接合部の接合面積を大きくする場合にも、金属粒子の焼結体の接合面積を大きくすることで、大きな荷重をかけたり、高温に加熱したりすることなしに、半導体素子の端子と基板の電極とを接合することができる。
本発明の実施の形態１に係る実装構造体の概略構成を示す断面図である。 金属粒子を含むペーストの概略構成を示す模式図である。 本発明の実装構造体の製造方法の最初の手順を示す、半導体素子の一部の断面図である。 本発明の実装構造体の製造方法の次の手順を示す、基板の断面図である。 本発明の実装構造体の製造方法のさらに次の手順を示す、半導体素子および基板の一部の断面図である。 本発明の実装構造体の製造方法のさらに次の手順を示す、完成した実装構造体の一部の断面図である。 上記実施の形態１のより好ましい形態に係る実装構造体の半導体素子の底面図である。 上記実施の形態１の別のより好ましい形態に係る実装構造体の半導体素子の底面図である。 上記実施の形態１のさらに別のより好ましい形態に係る実装構造体の半導体素子の底面図である。 上記実施の形態１のさらに別のより好ましい形態に係る実装構造体の半導体素子の底面図である。 本発明の実施の形態２に係る実装構造体の製造方法の手順を示す半導体および基板の一部の断面図である。
以下本発明の実施の形態について、図面を参照しながら説明する。
（実施の形態１）
図１に、本発明の実施の形態１に係る実装構造体の概略構成を、一部を断面にした横断面図により示す。図示例の実装構造体１０は、基板２と、基板２に実装される半導体素子４とを含んでいる。基板２の表面には、半導体素子４の端子５と接続される電極３が形成されている。
半導体素子４は、端子５が基板２の電極３と対向するように配置されており、その状態で導体からなる接合部６により端子５と電極３とが接合されて、半導体素子４は、基板２に実装される。電極３および端子５は、例えばＡｕ（金）、Ａｇ(銀)、Ｃｕ(銅)もしくはＡｌ（アルミニウム）、またはそれらの合金から形成することができる。ただし、後で説明する焼結体１２との接合性を考慮するならば、電極３および端子５は、酸化しにくいＡｕもしくはＡｕ合金から形成されるか、または表面をＡｕまたはＡｕ合金によりコーティングした金属とするのが好ましい。
接合部６は、バルク金属材料からなるバンプ８と、その周囲に配される金属粒子の焼結体１２とから構成される。バンプ８および焼結体１２は、それぞれ、基板２の電極３および半導体素子４の端子５のそれぞれとの接触面を有している。その結果、基板２の電極３と半導体素子４の端子５とは、バンプ８および焼結体１２の両方により導通された状態となっている。すなわち、バンプ８と焼結体１２とがそれぞれ独立に、半導体素子４の端子５と基板２の電極３とを電気的に接続している。
基板２は、例えばアルミナ基板や窒化アルミニウム基板等の放熱性のよい素材から構成された基板とするのが好ましい。その他、メタルコア基板、およびメタルベース基板のような高放熱基板とすることもできる。
バンプ８は、マイグレーションや酸化をしにくいことから、Ａｕで形成するのが好ましい。しかしながら、Ａｕの合金、Ａｇ、Ａｇの合金、Ｃｕ、またはＣｕの合金等の熱伝導性の良い導体であれば、バンプ８の素材として好適に使用することができる。
焼結体１２は金属粒子を含むペーストをバンプ８の周囲に供給し、その金属粒子を焼結して形成される。
図２に、焼結体１２を形成するために使用されるペーストの一例を模式的に示す。図示例のペースト１４は、導電成分である多数の金属粒子１６と、個々の金属粒子１６が、互いに融着しないように分離させる分散剤１８と、分散剤１８により互いに分離された金属粒子１６を分散させる分散媒２０とから構成されている。なお、図２においては、視認性を考慮して、個々の金属粒子１６を断面により示す一方で、分散剤１８については、個々の金属粒子１６の断面を構成する平面と交わる位置にあるものを正面図により示している。
金属粒子１６には、平均粒径が０．５〜１００ｎｍの金属粒子（金属ナノ粒子）を使用することができる。そのような金属粒子１６の一例として、粒径が３〜７ｎｍである、ハリマ化成（株）製のＮＰＧ−Ｊがある。また、金属粒子１６の素材として、Ａｕ、Ａｇ、およびＣｕ、並びにそれらの合金を使用することができる。
分散媒２０には、テルピネオール、デカノール、テトラデカン、トルエンまたはデカリン等を使用することができる。
次に、図３Ａから図３Ｄを参照して、接合部６により基板２の電極３と半導体素子４の端子５とを接合する手順の一例を説明する。
図３Ａにおいては、半導体素子４の一例としてのＬＥＤ素子の端子５の上に、例えばワイヤーボンディング装置を使用してバンプ８を形成している。このとき、図に示すようにバンプ８の高さに差がある場合には、バンプ８の高さを一定とするようにレベリングを行うのが好ましい。バンプ８は、ワイヤーボンディング装置を使用して形成することができる他、メッキ法、塗布法または印刷法により形成することができる。塗布法または印刷法による場合には、バンプ形成用のペーストを供給した後に、焼成してバンプ８を形成することができる。
また、バンプ８は、端子５の面積が比較的大きい場合には、図３Ａに示すように、半導体素子４の１つの端子５の上に複数個形成するのが好ましい。これにより、焼結体１２よりも熱伝導性に優れるバンプ８が、１つの端子５の上に分散して存在することになり、半導体素子４が発生した熱をより均一に基板へ放熱することができる。その結果、半導体素子４がＬＥＤ素子からなる場合にも、その発熱を効果的に放熱することが可能となり、発光効率の低下を効果的に抑制することができる。
一方、図３Ｂに示すように、基板２の電極３の上には、金属粒子１６を含むペースト１４を供給する。ペースト１４を供給する方法は塗布または印刷によることができる。ペースト１４の塗布または印刷の具体的方法を挙げれば、例えば、スクリーンおよびスキージを使用する方法、インクジェット方式、転写用のステージの上に塗布したペースト１４を電極上に形成されたバンプ８に転写する方法等がある。
ペースト１４を基板２の電極３の上に供給した後、必要に応じて乾燥工程を行うことができる。
なお、半導体素子４がＬＥＤ素子の場合には、発熱性を有しないＮ極端子においては特に伝熱性を上げる必要がないので、接合部を、焼結体１２を有しないバンプ８のみから構成することができる。これにより、ペースト１４の使用量を削減することができる。
次に、図３Ｃに示すように、図示しないフリップチップボンダーの搭載ツール２２により、半導体素子４を、端子５と基板２の電極３とを対向させるようにして保持する。搭載ツール２２を通して半導体素子４に超音波振動を印加しながら、バンプ８を基板２の電極３に押し付けるように、半導体素子４を基板２に向かって押圧する。これにより、バンプ８により半導体素子４の端子５と基板２の電極３とが接合される。超音波振動を半導体素子４に印加しながら接合することで、バンプ８と電極２とをより強固に接合することができる。
ここで、超音波振動を印加せずに、押圧のみにより、または加熱しながら押圧することにより、バンプ８と電極３とを接合してもよい。超音波振動を印加しないことにより、半導体素子４に与える物理的ダメージを低減することができる。
次に、図３Ｄに示すように、基板２を通してペースト１４を加熱することにより、分散剤１８および分散媒２０を分解するとともに、ペースト１４中の金属粒子１６（図２参照）同士を互いに溶着させて焼結体１２を形成する。焼結体１２を形成するための焼成は、例えば電気炉およびホットプレート等を使用して、２００〜３００℃の温度で基板２を３０〜６０分間加熱するようにして行うことができる。
ここで、焼結体１２の形成は、バンプ８と電極３とを接合するときに（図３Ｃ参照）同時にペースト１４（基板２）を加熱するようにして行ってもよい。これにより、工程数を削減することができる。
また、基板２を通して加熱する方法に限らず、例えば超音波や、電磁波等のエネルギーをペースト１４に付与することにより、ペースト１４中の金属粒子１６を焼結してもよい。
以上述べたように、本実施の形態の実装構造体においては、基板２の電極３と半導体素子４の端子５とを接合する接合部６が、バルク金属材料からなるバンプ８と、金属粒子１６の焼結体１２とから構成されている。このため、接合部６の全てをバンプ８から形成する場合と比較して、基板２の電極３と半導体素子４の端子５とを接合するときに、半導体素子４を基板２に向かって押圧するときの荷重をより小さくすることができる。したがって、接合部６と、基板２の電極３および半導体素子４の端子５との接触面積を容易に大きくすることができ、半導体素子４が発生する熱の放熱性を容易に向上させることができる。また、基板２の電極３と半導体素子４の端子５との接合をより強固なものとすることができるとともに、導電性も向上する。
また、図４に示すように、比較的面積の大きい１つの端子５にバンプ８を複数個設ける場合には、端子５の周辺部よりも中央部により多くのバンプ８を設けるのが好ましい。これにより、端子５の周辺部よりも中央部の熱伝導性がより大きくなり、焼結体１２の焼結は、端子５の中央部が周辺部よりも先に完了する。その結果、焼結の際に発生する気体を外部へ効率よく逃がすことができ、焼結体１２内部の空隙を低減することができる。したがって、放熱性が向上する。
図５に、メッキ法、塗布法または印刷法により、平面視による面積の大きな１つのバンプ８を形成した場合を示す。図示例のバンプ８は、端子５の周辺部よりも中央部において平面視による面積が大きくなっている。その結果、端子５の周辺部よりも中央部の熱伝導性がより大きくなり、図４の場合と同様の効果を得ることができる。
また、図６および図７に示すように、バンプ８は、所定の間隔をおいて互いに平行に並ぶ複数の列をなすように形成することが好ましい。これにより、焼結体１２の焼結の際に発生する気体を外部へ効率よく逃がすことができる。焼結体１２の焼結は、バンプ８の周囲から順次完了するからである。その結果、焼結体１２内部の空隙を低減することができ、放熱性が向上する。
ここで、バンプ８と基板２の電極３および半導体素子４の端子５との接触面積は、焼結体１２とそれらとの接触面積よりも大きい方が好ましい。これは、バルク金属材料からなるバンプ８は、金属ナノ粒子の焼結体１２よりも一般的に熱伝導性に優れるからであり、その結果、放熱性が向上する。
また、本実施の形態１においては、半導体素子４の端子５のほぼ全面と接触するように接合部６を設けている（図３Ｄ等参照）。その結果、接合部６を通した放熱性が顕著に向上する。
なお、接合部６の全てをバンプ８から構成し、その平面視面積を大きくして放熱性の向上を図ろうとすると、高荷重および高温加熱の下で接合を行う必要があり、半導体素子４に損傷を与える可能性が増大する。本実施の形態の実装構造体によれば、そのような不具合を生じることなく放熱性を向上させることができる。
（実施の形態２）
次に、図８を参照して、本発明の実施の形態２を説明する。実施の形態２は、実施の形態１を改変したものであり、基本的な構成は実施の形態１と共通であるので、以下に、実施の形態１とは異なる部分を主に説明する。
図８に示すように、実施の形態２の実装構造体１０Ａにおいては、ペースト１４は、基板２の電極３の、バンプ８と対向する部分には供給されておらず、バンプ８と対向しない部分にのみ供給されている。
これにより、ペースト１４を、バンプ８と電極３との間に全く介在させることなくバンプ８と電極３とを接合することが可能となる。その結果、バンプ８と電極３との接触面積をさらに大きくすることができる。したがって、半導体素子４から基板２への放熱性がさらに向上する。また、バンプ８と電極３とを接合する際に、バンプ８と対向する部分のペースト１４をバンプ８によって押しのける必要がなくなる。このため、半導体素子の実装をより低荷重で実現することができ、薄い半導体素子であっても損傷することなく基板２に実装することが可能となる。
以上、本発明を実施の形態により説明したが、本発明は、種々改変が可能である。例えば、バンプ８は半導体素子４の端子５に形成するものとしたが、バンプ８を基板２の電極３に形成し、ペースト１４を半導体素子４の端子５に供給することも可能である。
半導体素子４はＬＥＤ素子に限らず、本発明は、発熱性を有する全ての半導体素子に好適に適用できる。
焼結体１２の材料である金属粒子１６は、金属ナノ粒子としたが、ミクロンサイズの金属粒子を金属粒子１６として使用することもできる。ただし、金属ナノ粒子は、素材金属よりも遙かに低い融点で粒子を焼結することができ、焼結後には融点がバルク金属材料と同じ温度にまで上昇するという特徴を持つ。そのため、低温で接合でき、実装後に耐熱温度が向上するという点で、焼結体１２の材料は金属ナノ粒子を用いるのが好ましい。
ペースト１４は、バンプ８を基板２の電極３と接合する前に電極３の上に供給したが、バンプ８を基板２の電極３と接合した後に、基板２の電極３と半導体素子４の端子５との間に注入する等して、供給することもできる。
さらに、半導体素子４の端子５の全てが基板２の電極２と対向している必要はなく、複数設けられた端子５の中の少なくとも１つが基板２と対向していればよい。
本発明の実装構造体、およびその製造方法によれば、低荷重下での半導体素子の端子と基板の電極との間での良好な接合、並びに半導体素子から基板への接合部を通した良好な放熱性が達成される。したがって、発熱量の多い半導体素子や、温度の上昇により性能の劣化が激しい半導体素子の実装への適用に有効である。
２ 基板
３ 電極
４ 半導体素子
５ 端子
６ 接合部
８ バンプ
１０ 実装構造体
１２ 焼結体
１４ ペースト
１６ 金属粒子

Claims (4)

  1. 半導体素子と基板とを備え、前記半導体素子の端子と前記基板の電極とを対向させるとともに、導体からなる接合部により接合して、前記半導体素子を前記基板に実装した実装構造体であって、
    前記接合部は、バルク金属材料よりなるバンプと、その周囲に配された、金属粒子を焼結した焼結体とを含み、
    前記バンプと前記焼結体とがそれぞれ独立に、前記半導体素子の端子と前記基板の電極とを電気的に接続し、
    前記バンプは、１つの前記端子に対して１つのみであり、前記端子の中央に位置する中央部と、前記中央部から放射状に、前記端子の周辺部に向かって延びるように形成された複数の線状部とを含む実装構造体。
  2. 前記金属粒子は、平均粒径が０．５ｎｍ以上且つ１００ｎｍ以下の金属ナノ粒子である請求項１記載の実装構造体。
  3. 前記半導体素子の端子または前記基板の電極が、金または金合金を含み、または表面が金または金合金によりコーティングされた導体から構成された請求項１または２記載の実装構造体。
  4. 半導体素子の端子および基板の電極の少なくとも一方に、バルク金属材料からなるバンプを形成する工程ａ、
    前記半導体素子の端子および前記基板の電極の他方に金属粒子を含むペーストを供給する工程ｂ、
    前記半導体素子の端子と前記基板の電極とを対向させ、前記バンプにより前記半導体素子の端子と前記基板の電極とを接合する工程ｃ、並びに
    前記バンプの周囲に配された前記金属粒子を含むペーストを加熱して、前記半導体素子の端子と前記基板の電極とをさらに接合するように、前記金属粒子の焼結体を形成する工程ｄ、を含み、
    前記バンプは、１つの前記端子に対して１つのみであり、前記端子の中央に位置する中央部と、前記中央部から放射状に、前記端子の周辺部に向かって延びるように形成された複数の線状部とを含み、前記端子の上面に垂直な方向からの前記バンプの投影面積が、前記周辺部より前記中央部で大きい、実装構造体の製造方法。
JP2009125678A 2009-05-25 2009-05-25 実装構造体、およびその製造方法 Active JP5322774B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009125678A JP5322774B2 (ja) 2009-05-25 2009-05-25 実装構造体、およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009125678A JP5322774B2 (ja) 2009-05-25 2009-05-25 実装構造体、およびその製造方法

Publications (2)

Publication Number Publication Date
JP2010272818A JP2010272818A (ja) 2010-12-02
JP5322774B2 true JP5322774B2 (ja) 2013-10-23

Family

ID=43420578

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009125678A Active JP5322774B2 (ja) 2009-05-25 2009-05-25 実装構造体、およびその製造方法

Country Status (1)

Country Link
JP (1) JP5322774B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014093413A (ja) * 2012-11-02 2014-05-19 Toyota Industries Corp 半導体装置
FR3047111B1 (fr) * 2016-01-26 2018-03-23 Commissariat A L'energie Atomique Et Aux Energies Alternatives Assemblage comprenant des moyens d'interconnexion mixtes comportant des elements intermediaires d'interconnexion et des joints frittes metalliques et procede de fabrication

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63289844A (ja) * 1987-05-21 1988-11-28 Fuji Electric Co Ltd 半導体装置のバンプ電極
JP3868766B2 (ja) * 2001-07-02 2007-01-17 株式会社東芝 半導体装置
JP4731340B2 (ja) * 2006-02-02 2011-07-20 富士通株式会社 半導体装置の製造方法
US20100252855A1 (en) * 2007-11-15 2010-10-07 Hidenori Kamei Semiconductor light-emitting device
JP5151584B2 (ja) * 2008-03-17 2013-02-27 富士通株式会社 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
JP2010272818A (ja) 2010-12-02

Similar Documents

Publication Publication Date Title
JP6430007B2 (ja) 半導体装置および半導体装置の製造方法
JP5305148B2 (ja) 電子部品、それを用いた電子部品装置およびその製造方法
US20110114706A1 (en) Mounting structure, and method of manufacturing mounting structure
JP6072667B2 (ja) 半導体モジュールとその製造方法
JP4539980B2 (ja) 半導体装置およびその製造方法
JP6854810B2 (ja) 半導体装置
US20150041827A1 (en) Bonding structure including metal nano particles and bonding method using metal nano particles
JP6575386B2 (ja) 接合体の製造方法、ヒートシンク付パワーモジュール用基板の製造方法、及び、ヒートシンクの製造方法
US20150123263A1 (en) Two-step method for joining a semiconductor to a substrate with connecting material based on silver
JP2013229561A (ja) 接合体の製造方法、パワーモジュールの製造方法、パワーモジュール用基板及びパワーモジュール
JP2006228804A (ja) 半導体モジュール用セラミックス回路基板及びその製造方法
JP2015216160A (ja) 電力用半導体装置および電力用半導体装置の製造方法
JP4191567B2 (ja) 導電性接着剤による接続構造体及びその製造方法
JP6261819B1 (ja) 半導体装置および半導体装置の製造方法
CN101652856A (zh) 用于改良热性能的具有焊接盖的集成电路封装
JP5322774B2 (ja) 実装構造体、およびその製造方法
US20210280534A1 (en) Semiconductor device and method for manufacturing semiconductor device
JP2009158816A (ja) 半導体装置
JP5414622B2 (ja) 半導体実装基板およびそれを用いた実装構造体
JPH1187556A (ja) 半導体装置
JP6936595B2 (ja) 半導体装置
JP2019121679A (ja) 電子装置及び電子装置の製造方法
JP2014029964A (ja) 接合体の製造方法、パワーモジュールの製造方法、及びパワーモジュール
JP2010278193A (ja) 電子部品、それを用いた電子部品装置およびそれらの製造方法
JP5383151B2 (ja) 電子部品搭載用基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120302

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121025

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130418

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130617

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130704

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130716

R150 Certificate of patent or registration of utility model

Ref document number: 5322774

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150