JP6261819B1 - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP6261819B1 JP6261819B1 JP2017517818A JP2017517818A JP6261819B1 JP 6261819 B1 JP6261819 B1 JP 6261819B1 JP 2017517818 A JP2017517818 A JP 2017517818A JP 2017517818 A JP2017517818 A JP 2017517818A JP 6261819 B1 JP6261819 B1 JP 6261819B1
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- bonding
- sinterable metal
- substrate
- metal bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 239
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000000463 material Substances 0.000 claims abstract description 170
- 239000000758 substrate Substances 0.000 claims abstract description 93
- 230000002093 peripheral effect Effects 0.000 claims abstract description 26
- 239000002184 metal Substances 0.000 claims description 76
- 229910052751 metal Inorganic materials 0.000 claims description 76
- 238000000034 method Methods 0.000 claims description 67
- 238000010438 heat treatment Methods 0.000 claims description 37
- 229910002601 GaN Inorganic materials 0.000 claims 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims 1
- 239000010432 diamond Substances 0.000 claims 1
- 229910003460 diamond Inorganic materials 0.000 claims 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims 1
- 229910010271 silicon carbide Inorganic materials 0.000 claims 1
- 238000010008 shearing Methods 0.000 abstract description 24
- 238000005304 joining Methods 0.000 abstract description 17
- 239000003960 organic solvent Substances 0.000 description 15
- 229940058401 polytetrafluoroethylene Drugs 0.000 description 13
- 229920001343 polytetrafluoroethylene Polymers 0.000 description 13
- 239000004810 polytetrafluoroethylene Substances 0.000 description 13
- 239000000835 fiber Substances 0.000 description 10
- 239000002923 metal particle Substances 0.000 description 10
- 239000000919 ceramic Substances 0.000 description 9
- 239000011347 resin Substances 0.000 description 9
- 229920005989 resin Polymers 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 238000000227 grinding Methods 0.000 description 8
- 238000007747 plating Methods 0.000 description 8
- 239000002105 nanoparticle Substances 0.000 description 7
- 230000002829 reductive effect Effects 0.000 description 7
- 238000005245 sintering Methods 0.000 description 6
- 239000011248 coating agent Substances 0.000 description 5
- 238000000576 coating method Methods 0.000 description 5
- 238000005498 polishing Methods 0.000 description 5
- 230000002040 relaxant effect Effects 0.000 description 5
- 238000011049 filling Methods 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 238000009713 electroplating Methods 0.000 description 3
- 239000008188 pellet Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 239000011359 shock absorbing material Substances 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 238000005219 brazing Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/52—Mounting semiconductor bodies in containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
- H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
- H01L21/447—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428 involving the application of pressure, e.g. thermo-compression bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/115—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
- H01L2224/11505—Sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
- H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
- H01L2224/26175—Flow barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8384—Sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1027—IV
- H01L2924/10272—Silicon Carbide [SiC]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Materials Engineering (AREA)
- Die Bonding (AREA)
- Pressure Welding/Diffusion-Bonding (AREA)
Abstract
Description
1つめは、基板電極上の緩衝材にかかるせん断力を分散、抑制することができるような凸部を、半導体素子を搭載する予定の外周部に設け、この中央部分に半導体素子を搭載し加圧加熱接合することで、半導体素子表面への緩衝材の固着を抑制する方法である。
2つめは、基板電極上の半導体素子を搭載する部分に、接合用ペーストを充填するような凹部を設け、さらに緩衝材にかかるせん断力を分散、抑制することができるような凸部を凹部周辺にもうけ、半導体素子表面への緩衝材の固着を抑制する方法である。
3つめは、搭載する半導体素子の端部(側面部に同じ。以下同様)を、緩衝材にかかるせん断力を分散、抑制することができるような丸形形状、もしくは斜め形状を設けることで、半導体素子表面への緩衝材の固着を抑制する方法である。
4つめは、基板電極上の緩衝材にかかるせん断力を分散、抑制することができるような凸部構造を有する治具を、半導体素子を搭載する予定の外周部に設け、この中央部分に半導体素子を搭載し、加圧加熱接合により前記治具を除去することで、半導体素子表面への緩衝材の固着を抑制する方法である。
図1は本発明の実施の形態1による半導体装置の接合方法を説明する模式図であり、図2は、図1のうち、加圧加熱工程時の半導体素子の端部(側面部に同じ。以下同様)の拡大図である。
まず、絶縁基板1(以降、基板1と呼ぶ)としてここでは、Si3N4製のセラミックス板11(厚さ0.6mm)の半導体素子4を搭載する片面(表面に同じ。以下同様)に基板電極2としてCu電極(厚さ0.4mm)を、もう片面(底面に同じ。以下同様)に裏面電極12(Cu電極、厚さ0.3mm)をろう付け処理した50mm×50mm×1.3mmt(t:厚さ)の基板上の10.1mm×10.1mmのチップ接合部分に、深さ0.10mmの座繰り部分を2箇所設け、その外周部に高さ0.1mmで、外周方向に広がった凸部(図2の符号Aで示した一点鎖線で囲んだ部分を参照)を設けた基板1を使用する。
ここで、図2では接合材3の頂部も斜面となっている。ペーストの充填率とPTFEの変形による上からの押さえ込みにより、このような形状になる。ペーストの充填率が不足していると頂部は球状(かまぼこ状)になり、過多になっていると頂部は斜面状になるが、あふれたペーストがPTFEとともに外部にAg粒子状態となり押し出される。
なお、詳しい説明は省略するが、接合後のこの段階において、不要となった緩衝材5は、適宜の方法で取り除かれる。
なお、この接合後の工程には、例えばワイヤボンド結線の際など、半導体素子4の表面に緩衝材由来の異物が付着していると、ワイヤボンドの接合不良などの問題が発生する場合があるが、本実施の形態で説明した半導体素子4の表面には異物の付着がないため、ワイヤボンド工程での工程不良は確認されなかった。
以上のように本実施の形態で説明した発明によれば、焼結性金属接合材を加圧加熱接合する際に用いる緩衝材5が半導体素子4の表面に固着することを防止することができる。
図4は本発明の実施の形態2による半導体装置の接合方法を説明する模式図であり、図5は図4のうち、加圧加熱工程時の半導体素子4の端部の拡大図である。
図6は本発明の実施の形態3による半導体装置の接合方法を説明する模式図であり、図7は図6のうち、加圧加熱工程時の半導体素子4の端部の拡大図である。
図8は本発明の実施の形態4による半導体装置の接合方法を説明する模式図であり、図9は図8のうち、加圧加熱工程時の半導体素子4の端部の拡大図である。
図10は本発明の実施の形態5による半導体装置の接合方法を説明する模式図であり、図11は図10のうち、加圧加熱工程時の半導体素子4端部の拡大図である。
なお、詳しい説明は省略するが、接合後のこの段階において、不要となった緩衝材と治具は適宜の方法で取り除かれる。
図12は本発明の実施の形態6による半導体装置の接合方法を説明する模式図であり、図13は、図12のうち、加圧加熱工程時の半導体素子4端部の拡大図である。
印刷塗布した焼結性金属接合ペースト(接合材3)は、有機溶媒分を除去するために50〜200℃で加熱乾燥する。ここでは、具体的には80℃で30分間加熱することでペースト中に含まれる有機溶媒分を除去した。
なお、詳しい説明は省略するが、接合後のこの段階において、不要となった緩衝材と治具は適宜の方法で取り除かれる。
図14は本発明の実施の形態7による半導体装置の接合方法を説明する模式図であり、図15は、図14のうち、加圧加熱工程時の半導体素子4端部の拡大図である。
印刷塗布した焼結性金属接合ペースト(接合材3)は、有機溶媒分を除去するために50〜200℃で加熱乾燥する。ここでは、具体的には80℃で30分間加熱することでペースト中に含まれる有機溶媒分を除去した。
なお、詳しい説明は省略するが、接合後のこの段階において、不要となった緩衝材と治具は適宜の方法で取り除かれる。
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することができる。
Claims (7)
- 半導体素子と、
底面と側面で構成される容器形状を有する焼結性金属接合材を介して、前記半導体素子の底面および側面で接合されている接合部を有する基板電極を表面上に形成した絶縁基板と、
を備えた半導体装置であって、
前記基板電極は、前記接合部の側面と対向する部分に凸部が形成されているとともに、かつ前記凸部の一辺は前記半導体素子を搭載する部分の側の面が垂直であり、かつ、もう一辺は前記半導体素子を搭載する部分の底面よりも外周方向に広がっていることを特徴とする半導体装置。 - 前記凸部は、前記焼結性金属接合材と接する前記接合部の内周側の上端面に形成されていることを特徴とする請求項1に記載の半導体装置。
- 前記半導体素子は、炭化ケイ素、窒化ガリウム系材料、またはダイヤモンドのうちのいずれかであるワイドギャップ半導体材料により構成されていることを特徴とする、請求項1または請求項2に記載の半導体装置。
- 前記半導体素子は、一定の厚さ部分に繋がる、円弧形状もしくは三角形形状の断面を形成する側面部分を有することを特徴とする請求項1から3のいずれか1項に記載の半導体装置。
- 焼結性金属接合材によって半導体素子と絶縁基板とを接合することにより、前記半導体素子を前記絶縁基板に実装する半導体装置の製造方法であって、
前記絶縁基板上に設けた基板電極に、前記焼結性金属接合材を設ける工程と、
前記半導体素子の厚み方向断面形状が、上側表面から下側方向に向かって長さが大きくなるように、端部表面から45度から90度未満の角度を持って形成されている凸部を前記焼結性金属接合材の外周部分と接する部分に有し、前記焼結性金属接合材によっては接合されない、Niを主原料とする材料により形成している治具を、前記基板電極上に装着する工程と、
前記半導体素子を、前記焼結性金属接合材上、かつ前記治具の凸部の内側に搭載する工程と、
前記半導体素子と前記絶縁基板とを接合する際に、前記半導体素子の表面側に、前記半導体素子を覆うように設けられた緩衝材を介して、前記半導体素子を加圧し加熱する工程と、
を含むことを特徴とする半導体装置の製造方法。 - 焼結性金属接合材によって半導体素子と絶縁基板とを接合することにより、前記半導体素子を前記絶縁基板に実装する半導体装置の製造方法であって、
前記絶縁基板上に設けた凹部を有する基板電極に、前記焼結性金属接合材を塗布する工程と、
前記基板電極の凹部の外周端面の上端で当該凹部に外接する部分が、前記基板電極の凹部で前記半導体素子の厚み方向断面形状が、上側表面から下側方向に向かって長さが大きくなるように、端部表面から45度から90度未満の角度を持って形成されている部分を有し、前記焼結性金属接合材によっては接合されない、Niを主原料とする材料により形成している治具を装着する工程と、
前記半導体素子側から前記半導体素子と前記絶縁基板とを接合するために、前記半導体素子を覆うように設けられた緩衝材を介して、前記半導体素子を加圧し加熱する工程と、
を含むことを特徴とする半導体装置の製造方法。 - 前記基板電極の凹部に前記焼結性金属接合材を充填した後、加圧処理および加熱処理により前記絶縁基板に前記半導体素子を接合することにより、前記半導体素子の底面および側面を前記焼結性金属接合材で接合することを特徴とする請求項6に記載の半導体装置の製造方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016095797 | 2016-05-12 | ||
JP2016095797 | 2016-05-12 | ||
PCT/JP2017/000085 WO2017195399A1 (ja) | 2016-05-12 | 2017-01-05 | 半導体装置および半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP6261819B1 true JP6261819B1 (ja) | 2018-01-17 |
JPWO2017195399A1 JPWO2017195399A1 (ja) | 2018-05-24 |
Family
ID=60267692
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017517818A Active JP6261819B1 (ja) | 2016-05-12 | 2017-01-05 | 半導体装置および半導体装置の製造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US10741413B2 (ja) |
JP (1) | JP6261819B1 (ja) |
CN (1) | CN109075082B (ja) |
DE (1) | DE112017002421B4 (ja) |
WO (1) | WO2017195399A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7416421B2 (ja) | 2020-08-05 | 2024-01-17 | アーキヤマデ株式会社 | アンカー用下孔形成方法、及び、それに用いられる削り落とし具 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11594513B2 (en) | 2018-04-27 | 2023-02-28 | Nitto Denko Corporation | Manufacturing method for semiconductor device |
JP7023302B2 (ja) * | 2020-02-04 | 2022-02-21 | 田中貴金属工業株式会社 | 導電性接合材料を備える接合部材及び接合方法 |
CN116830259A (zh) * | 2021-01-29 | 2023-09-29 | 京瓷株式会社 | 电子元件安装用基板 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005056873A (ja) * | 2003-08-01 | 2005-03-03 | Hitachi Ltd | 半導体パワーモジュール |
JP2008311366A (ja) * | 2007-06-13 | 2008-12-25 | Denso Corp | 樹脂封止型半導体装置 |
JP2011249257A (ja) * | 2010-05-31 | 2011-12-08 | Hitachi Ltd | 焼結銀ペースト材料及び半導体チップ接合方法 |
JP2014127537A (ja) * | 2012-12-26 | 2014-07-07 | Hitachi Power Semiconductor Device Ltd | 導電性接合材料を用いた半導体装置及びその半導体装置の製造方法。 |
JP2014135411A (ja) * | 2013-01-11 | 2014-07-24 | Mitsubishi Electric Corp | 半導体装置および半導体装置の製造方法 |
JP2014239170A (ja) * | 2013-06-10 | 2014-12-18 | 三菱電機株式会社 | 電力用半導体装置の製造方法および電力用半導体装置 |
JP2016100424A (ja) * | 2014-11-20 | 2016-05-30 | 三菱電機株式会社 | パワーモジュール |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6338334U (ja) | 1986-08-27 | 1988-03-11 | ||
JPH0176040U (ja) | 1987-11-09 | 1989-05-23 | ||
US7393771B2 (en) * | 2004-06-29 | 2008-07-01 | Hitachi, Ltd. | Method for mounting an electronic part on a substrate using a liquid containing metal particles |
JP4638382B2 (ja) * | 2006-06-05 | 2011-02-23 | 田中貴金属工業株式会社 | 接合方法 |
DE102010020696B4 (de) | 2010-05-17 | 2012-11-08 | Danfoss Silicon Power Gmbh | Verfahren zum NTV-Sintern eines drei-dimensionale Konturen aufweisenden Halbleiterbauelementes |
JP2013165117A (ja) * | 2012-02-09 | 2013-08-22 | Fuji Electric Co Ltd | 半導体装置 |
JP6143687B2 (ja) * | 2014-02-18 | 2017-06-07 | 三菱電機株式会社 | 半導体装置および半導体装置の製造方法 |
US20170323863A1 (en) * | 2016-05-09 | 2017-11-09 | Amkor Technology, Inc. | Semiconductor device and manufacturing method thereof |
-
2017
- 2017-01-05 CN CN201780028200.XA patent/CN109075082B/zh active Active
- 2017-01-05 JP JP2017517818A patent/JP6261819B1/ja active Active
- 2017-01-05 US US16/083,944 patent/US10741413B2/en active Active
- 2017-01-05 DE DE112017002421.8T patent/DE112017002421B4/de active Active
- 2017-01-05 WO PCT/JP2017/000085 patent/WO2017195399A1/ja active Application Filing
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005056873A (ja) * | 2003-08-01 | 2005-03-03 | Hitachi Ltd | 半導体パワーモジュール |
JP2008311366A (ja) * | 2007-06-13 | 2008-12-25 | Denso Corp | 樹脂封止型半導体装置 |
JP2011249257A (ja) * | 2010-05-31 | 2011-12-08 | Hitachi Ltd | 焼結銀ペースト材料及び半導体チップ接合方法 |
JP2014127537A (ja) * | 2012-12-26 | 2014-07-07 | Hitachi Power Semiconductor Device Ltd | 導電性接合材料を用いた半導体装置及びその半導体装置の製造方法。 |
JP2014135411A (ja) * | 2013-01-11 | 2014-07-24 | Mitsubishi Electric Corp | 半導体装置および半導体装置の製造方法 |
JP2014239170A (ja) * | 2013-06-10 | 2014-12-18 | 三菱電機株式会社 | 電力用半導体装置の製造方法および電力用半導体装置 |
JP2016100424A (ja) * | 2014-11-20 | 2016-05-30 | 三菱電機株式会社 | パワーモジュール |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7416421B2 (ja) | 2020-08-05 | 2024-01-17 | アーキヤマデ株式会社 | アンカー用下孔形成方法、及び、それに用いられる削り落とし具 |
Also Published As
Publication number | Publication date |
---|---|
JPWO2017195399A1 (ja) | 2018-05-24 |
CN109075082A (zh) | 2018-12-21 |
DE112017002421B4 (de) | 2023-08-10 |
DE112017002421T5 (de) | 2019-01-24 |
CN109075082B (zh) | 2022-03-15 |
US10741413B2 (en) | 2020-08-11 |
US20200058517A1 (en) | 2020-02-20 |
WO2017195399A1 (ja) | 2017-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6632686B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP6261819B1 (ja) | 半導体装置および半導体装置の製造方法 | |
JP4246134B2 (ja) | 半導体素子の実装方法、及び半導体素子実装基板 | |
CN107615464B (zh) | 电力用半导体装置的制造方法以及电力用半导体装置 | |
US10079219B2 (en) | Power semiconductor contact structure and method for the production thereof | |
US8569109B2 (en) | Method for attaching a metal surface to a carrier, a method for attaching a chip to a chip carrier, a chip-packaging module and a packaging module | |
KR20190016142A (ko) | 재료들의 소결 및 그를 이용하는 부착 방법들 | |
JP6448388B2 (ja) | 電力用半導体装置 | |
JP2007019360A (ja) | 電子部品の実装方法 | |
JP6108987B2 (ja) | 接続構造体 | |
JP2014135411A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2008270270A (ja) | 半導体装置の製造方法 | |
JP2015177182A (ja) | パワーモジュール | |
JP2013209720A (ja) | 金属体の接合方法 | |
JP2015153966A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2017108192A (ja) | 半導体装置 | |
JP2006059904A (ja) | 半導体装置およびその製造方法 | |
WO2013108706A1 (ja) | 半導体装置および半導体装置の製造方法 | |
EP2306796A1 (en) | Method of joining components, composite of components of an electrical circuit and electrical circuit | |
KR20120090202A (ko) | 반도체 패키지 제조용 스테이지 블럭 | |
JP5827043B2 (ja) | 電子部品の実装方法 | |
JP2017005007A (ja) | 半導体装置、および半導体装置の製造方法 | |
JP5322774B2 (ja) | 実装構造体、およびその製造方法 | |
CN115734994A (zh) | 粘合剂转移膜及使用粘合剂转移膜制造电源模块基板的方法 | |
JP2011086717A (ja) | 回路装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171114 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171212 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6261819 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |