JP2013165117A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2013165117A
JP2013165117A JP2012026337A JP2012026337A JP2013165117A JP 2013165117 A JP2013165117 A JP 2013165117A JP 2012026337 A JP2012026337 A JP 2012026337A JP 2012026337 A JP2012026337 A JP 2012026337A JP 2013165117 A JP2013165117 A JP 2013165117A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor device
heat radiation
dcb
heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012026337A
Other languages
English (en)
Inventor
Sung-Min Choi
成民 崔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2012026337A priority Critical patent/JP2013165117A/ja
Publication of JP2013165117A publication Critical patent/JP2013165117A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】セラミックス絶縁基板 (DCB基板)を搭載する放熱用金属ベース側に簡易な構造変更を加えるだけで、高い放熱性を確保しつつ、DCB基板と放熱用金属ベースとの間の接合部(半田層)に発生する熱応力を効果的に緩和して熱サイクル耐量の向上化が図れるように改良した半導体装置を提供する。
【解決手段】半導体チップ1をマウントしたセラミックス絶縁基板(DCB基板)2を放熱用銅ベース3に搭載して両者間を半田接合したパッケージ構造になる半導体装置において、放熱用銅ベース3における前記セラミックス絶縁基板2の搭載面域に沿ってその外周側に、熱応力緩和用のディンプル3aを分散形成する。
【選択図】図1

Description

本発明は、IGBTなどのパワー半導体チップをセラミックス絶縁基板にマウントした上で、該セラミックス絶縁基板を放熱用金属ベースに搭載して半田接合したパッケージ構造になる電力用の半導体装置に関する。
電力用の半導体装置では、アルミナ,窒化アルミなどのセラミックス基板の表裏両主面に導体パターン(厚み0.2〜0.6mm程度の銅箔)を直接接合したセラミックス絶縁基板(以下、“DCB(Direct Copper Bonding)基板2”と呼称する)にパワー半導体チップをマウントした上で、該DCB基板を放熱用金属ベース(厚さ3mm程度の銅板)に搭載して半田接合した放熱用ベース付きパッケージ構造が広く採用されている。
ところで、前記の放熱用ベース付きパッケージ構造になる半導体装置は、熱膨張係数の異なるDCB基板と放熱用金属ベース(銅ベース)を組み合わせて構築されていることから、実使用の通電,非通電に伴う熱サイクルによって部品間の接合界面には熱応力が繰り返し発生する。このために、DCB基板と放熱用金属ベースとを接合している半田層には、疲労破壊によるクラック,半田剥がれなどが発生してパッケージの伝熱経路の熱抵抗が増大し、このために放熱性が低下して半導体チップが熱破壊にいたるおそれがある。
一方、前記熱応力の緩和策として、従来より各種方式のパッケージ構造が提案されており、その一例として放熱用金属ベースに搭載して半田接合するDCB基板の裏面側導体パターン(金属板)にディンプル,ないし凹溝を分散形成したパッケージ構造の半導体モジュールが知られている(例えば、特許文献1参照)。
特開2007−173405号公報
ところで、前記特許文献1のように、DCB基板の裏面側金属板に応力緩和用のディンプル,凹溝を凹設した上でヒートヒンクに接合したパッケージ構造では次記のような課題が残る。すなわち、
(1)DCB基板の裏面側金属板に形成したディンプル,凹溝は、ヒートヒンクとの間の非接合領域となってDCB基板/ヒートヒンク間の伝熱面積が減少する。このために、トータル的にDCB基板にマウントしたパワー半導体チップとヒートヒンクとの間の伝熱経路の熱抵抗が増加してパッケージの放熱性,熱分散性が低下する。
(2)かかる点、DCB基板の裏面側金属板(銅箔)の厚さを厚くすれば放熱用金属ベースへの放熱性が改善されるものの、この銅箔を厚くすると見かけ上の熱膨張係数が増加して熱応力がセラミックス基板との間に集中する問題もあって実用的には前記銅箔の厚み増加には制約がある。
(3)そのほか、DCB基板の導体パターン(厚さ:0.2〜0.6mm程度)にレーザー加工などの手法を用いてディンプル(ハーフディンプル)を凹設形成するには高度な加工技術と加工設備を要するなど加工工程上の問題もある。
本発明は上記の点に鑑みなされたものであり、セラミックス絶縁基板 (DCB基板)には応力緩和用ディンプルの加工を施すことなく、放熱用金属ベース側に簡易な構造変更を加えるだけで、高い放熱性を確保しつつ、DCB基板と放熱用金属ベースとの間の接合部(半田層)に発生する熱応力を効果的に緩和して熱サイクル耐量の向上化が図れるように改良した半導体装置を提供することを目的とする。
上記目的を達成するために、本発明によれば、半導体チップをマウントしたセラミックス絶縁基板を放熱用金属ベースに搭載して両者間を半田接合したパッケージ構造になる半導体装置において、
前記放熱用金属ベースにおける前記セラミックス絶縁基板の搭載面域に沿ってその外周側に、熱応力緩和用のディンプルを分散形成する(請求項1)。
ここで、前記セラミックス絶縁基板として、セラミックス基板の両面に銅箔を直接接合したDCB基板を採用する(請求項2)。
上記構成により、セラミックス絶縁基板(DCB基板)と放熱用金属ベースとの間を接合する半田層の接合界面に作用する熱応力は放熱用金属ベースの周域に分散形成したディンプルの変形によって吸収緩和される。
ここで、DCB基板と放熱用金属ベースとの熱膨張係数差に起因して発生する熱応力はDCB基板の周縁側に集中する傾向を示すことから、放熱用金属ベースの上面に凹設したディンプルを基板搭載面域の外周側に沿って分散して形成することにより、熱応力の緩和機能を効果的に発揮して半導体装置の熱応力耐性の向上化が図れる。しかも、ディンプルの形状(穴径,深さ)、および放熱用金属ベース上における分布パターンは、DCB基板のサイズ,およびセラミックス基板の材質に応じて自由,かつ最適に設定,変更することが可能である。
また、DCB基板の裏面側導体パターン,および該DCB基板を搭載する放熱用金属ベースの基板搭載面域には、従来構造(特許文献1)のようにディンプル,凹溝などの非接触領域部が形成されてないので、半導体チップの発生熱に対して高い放熱性を確保できるほか、DCB基板の裏面側導体パターン(銅箔)についても、従来のような厚みの制約を受けることがないので、放熱性を優先して導体パターン厚みの設計自由度を高めることができる。
そのほか、通常の放熱用金属ベースは厚みが少なくとも3mm以上であって、DCB基板の導体パターン(厚さ:0.2〜0.6mm程度)に比べて格段に厚いので、レーザー加工などによるディンプル加工も容易に行えて加工性が向上する。
本発明の実施例による半導体装置のパッケージ構造を表す断面図である。 図1におけるディンプルの形成パターンを表す放熱用金属ベースの平面図である。
以下、本発明の実施の形態を図1,図2に示す実施例に基づいて説明する。図示のパッケージ構造において、1はIGBT,FWDなどのパワー半導体チップ、2はセラミック基板2aの表裏両主面に表面側銅箔2b,および裏面側銅箔2cを直接接合したセラミックス絶縁基板(DCB基板)、3は放熱用銅ベース、4はヒートヒンク、5はDCB基板2を搭載してその裏面側銅箔2cと放熱用銅ベース3との間を接合した半田層、6は放熱用銅ベース3とヒートヒンク4との間に塗布して熱伝導性を高めるサーモグリースであり、DCB基板2の表面側銅箔2bにマウントされている半導体チップ1の発生熱は、DCB基板2→半田層5→放熱用銅ベース3→サーモグリース6→ヒートヒンク4に伝熱して放熱される。
上記構成になるパッケージ構造において、DCB基板2を搭載する放熱用銅ベース3は、DCB基板2の基板搭載面域を平坦面とした上で、該基板搭載面域を取り囲むようにその外周側に沿ってディンプル3aが分散形成されている。なお、図示実施例の放熱用金属ベース3には、熱応力が集中し易いDCB基板2の外周コーナー部位に合わせて基板搭載面域の四隅コーナー部分にディンプル3aが高密度に形成されている。
上記の構成により、DCB基板2と放熱用銅ベース3との間で高い伝熱性,放熱性を確保しつつ、半導体チップ1の通電,非通電に伴ってDCB基板2と放熱用金属ベース3との間を接合部(半田層5)に発生する熱応力を効果的に緩和してパッケージ構造の熱応力耐性を高めることができる。
さらに、応力緩和用のディンプルを板厚の厚い放熱用銅ベース3に形成しているので、DCB基板の導体パターンにディンプルを形成した従来のパッケージ構造と比べて、ディンプルを容易に加工,形成できる。そのほか、ディンプル3の形状(直径,深さ)、およびその形成パターンは、DCB基板2のサイズ,およびセラミックス基板2aの材質によって自由に変更することが可能である。
1 パワー半導体チップ
2 セラミックス絶縁基板(DCB基板)
2a セラミックス基板
2b 表面側銅箔
2c 裏面側銅箔
3 放熱用銅ベース
4 ヒートヒンク
5 半田層

Claims (2)

  1. 半導体チップをマウントしたセラミックス絶縁基板を放熱用金属ベースに搭載して両者間を半田接合したパッケージ構造になる半導体装置において、
    前記放熱用金属ベースにおける前記セラミックス絶縁基板の搭載面域に沿ってその外周側に、熱応力緩和用のディンプルを分散形成したことを特徴とする半導体装置。
  2. 請求項1に記載の半導体装置において、セラミックス絶縁基板がセラミックス基板の両面に銅箔を直接接合したDCB基板であることを特徴とする半導体装置。
JP2012026337A 2012-02-09 2012-02-09 半導体装置 Pending JP2013165117A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012026337A JP2013165117A (ja) 2012-02-09 2012-02-09 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012026337A JP2013165117A (ja) 2012-02-09 2012-02-09 半導体装置

Publications (1)

Publication Number Publication Date
JP2013165117A true JP2013165117A (ja) 2013-08-22

Family

ID=49176313

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012026337A Pending JP2013165117A (ja) 2012-02-09 2012-02-09 半導体装置

Country Status (1)

Country Link
JP (1) JP2013165117A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016122831A (ja) * 2014-12-25 2016-07-07 京セラ株式会社 回路基板および電子装置
CN109075082A (zh) * 2016-05-12 2018-12-21 三菱电机株式会社 半导体装置和半导体装置的制造方法
WO2019087920A1 (ja) * 2017-10-30 2019-05-09 三菱電機株式会社 電力用半導体装置および電力用半導体装置の製造方法
JP2021012907A (ja) * 2019-07-04 2021-02-04 株式会社小糸製作所 発光素子実装用の基板及び車両用灯具

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007012725A (ja) * 2005-06-29 2007-01-18 Fuji Electric Device Technology Co Ltd 半導体装置
JP2007299798A (ja) * 2006-04-27 2007-11-15 Furukawa Sky Kk ヒートシンク付きセラミック基板
JP2007329362A (ja) * 2006-06-09 2007-12-20 Hitachi Ltd パワーモジュール

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007012725A (ja) * 2005-06-29 2007-01-18 Fuji Electric Device Technology Co Ltd 半導体装置
JP2007299798A (ja) * 2006-04-27 2007-11-15 Furukawa Sky Kk ヒートシンク付きセラミック基板
JP2007329362A (ja) * 2006-06-09 2007-12-20 Hitachi Ltd パワーモジュール

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016122831A (ja) * 2014-12-25 2016-07-07 京セラ株式会社 回路基板および電子装置
CN109075082A (zh) * 2016-05-12 2018-12-21 三菱电机株式会社 半导体装置和半导体装置的制造方法
CN109075082B (zh) * 2016-05-12 2022-03-15 三菱电机株式会社 半导体装置和半导体装置的制造方法
WO2019087920A1 (ja) * 2017-10-30 2019-05-09 三菱電機株式会社 電力用半導体装置および電力用半導体装置の製造方法
JPWO2019087920A1 (ja) * 2017-10-30 2020-04-02 三菱電機株式会社 電力用半導体装置および電力用半導体装置の製造方法
CN111316408A (zh) * 2017-10-30 2020-06-19 三菱电机株式会社 电力用半导体装置以及电力用半导体装置的制造方法
US11342281B2 (en) 2017-10-30 2022-05-24 Mitsubishi Electric Corporation Power semiconductor device and manufacturing method for power semiconductor device
US11842968B2 (en) 2017-10-30 2023-12-12 Mitsubishi Electric Corporation Power semiconductor device and substrate with dimple region
JP2021012907A (ja) * 2019-07-04 2021-02-04 株式会社小糸製作所 発光素子実装用の基板及び車両用灯具

Similar Documents

Publication Publication Date Title
JP4867793B2 (ja) 半導体装置
TWI621226B (zh) 電源模組用基板、附散熱片之電源模組用基板及電源模組
JP6199397B2 (ja) 半導体装置およびその製造方法
JP2008294280A (ja) 半導体装置
JP2014036033A (ja) 半導体装置
JP7047895B2 (ja) 半導体装置
WO2018146933A1 (ja) 半導体装置及び半導体装置の製造方法
JP4989552B2 (ja) 電子部品
JP6293043B2 (ja) 半導体モジュール
JP2008060172A (ja) 半導体装置
WO2011121779A1 (ja) マルチチップモジュール、プリント配線基板ユニット、マルチチップモジュールの製造方法およびプリント配線基板ユニットの製造方法
JP5163199B2 (ja) ヒートシンク付パワーモジュール用基板及びヒートシンク付パワーモジュール
TW201640627A (zh) 電子裝置及其製法
JP2013165117A (ja) 半導体装置
JP2013055218A (ja) 放熱装置
JP2008251671A (ja) 放熱基板およびその製造方法および電子部品モジュール
JP2002289750A (ja) マルチチップモジュールおよびその放熱構造
JP5957866B2 (ja) 半導体装置
TWI522032B (zh) 散熱模組
TWI693684B (zh) Igbt模組散熱結構改良
TWM590780U (zh) 具有不同銅厚之igbt模組散熱結構
TWI660471B (zh) 晶片封裝
JP2017117927A (ja) 電子部品の放熱構造
JP2011018807A (ja) パワーモジュール
JP5278011B2 (ja) 半導体の冷却構造及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150114

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20151005

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20151005

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160229

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160301

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160906