JP5957866B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5957866B2
JP5957866B2 JP2011268589A JP2011268589A JP5957866B2 JP 5957866 B2 JP5957866 B2 JP 5957866B2 JP 2011268589 A JP2011268589 A JP 2011268589A JP 2011268589 A JP2011268589 A JP 2011268589A JP 5957866 B2 JP5957866 B2 JP 5957866B2
Authority
JP
Japan
Prior art keywords
semiconductor device
heat sink
heat
insulating substrate
heat dissipation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011268589A
Other languages
English (en)
Other versions
JP2013120866A (ja
Inventor
敬介 竹本
敬介 竹本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aisin Corp
Original Assignee
Aisin Seiki Co Ltd
Aisin Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Aisin Seiki Co Ltd, Aisin Corp filed Critical Aisin Seiki Co Ltd
Priority to JP2011268589A priority Critical patent/JP5957866B2/ja
Publication of JP2013120866A publication Critical patent/JP2013120866A/ja
Application granted granted Critical
Publication of JP5957866B2 publication Critical patent/JP5957866B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

本発明は、あらゆる電子回路装置に使用される半導体装置に関する。
従来より、放熱板とヒートシンクとの間に伝熱性を有する充填材が塗布された半導体装置において、充填材に含まれた気泡が、半導体装置の冷却性を低下させることは周知であった。充填材に含まれた気泡(以下、ボイドという)は、空気または水蒸気等によって形成されており、放熱板からヒートシンクへの熱の伝播を妨げるため、半導体素子からの放熱を抑制させることになる。昨今は、高い熱伝導性を確保するために、半導体装置において高粘度の充填材が頻繁に使用され、このため、放熱板とヒートシンクとの接合時に充填材にボイドが含まれる虞が高くなっている。
これに対して、放熱板とヒートシンクとの接合時に、シリコングリス等によって形成された充填材からボイドを排出させるため、放熱板とヒートシンクとの間に充填材逃し部が形成された半導体装置に関する従来技術があった(例えば、特許文献1参照)。
この半導体装置においては、放熱板の下面に接合された伝熱部材とヒートシンクとの間で充填材を押し広げ、充填材に含まれたボイドを、余剰分の充填材とともに空隙である充填材逃し部に排出している。
ところが、特許文献1に記載された半導体装置においては、半導体素子の発熱により放熱板に反りが発生すると、充填材に含まれたボイドが放熱板の反った部位に滞留するため、その放熱性について不十分な点があった。
例えば、図11(a)に示した半導体装置100において、放熱板103の表面には、はんだ102を介して半導体素子101が接合されており、放熱板103の裏面には充填材104を介してヒートシンク105が接続されている。当該半導体装置100において、半導体素子101による発熱が充填材104へと伝わると、その粘度が低下して、充填材104に含まれていたボイドが表面に現れてくる。
それとともに、図11(b)に示すように、加熱された各部材の線膨張係数の違いにより、放熱板103に反りが発生するため、発生したボイド(図11(b)においてVDにて示す)が上方へと移動し、ひとかたまりとなって放熱板103の反った部位(半導体素子101の直下)へと集まる。このようなボイドの滞留は、ヒートシンク105が充填材104よりも上方にある場合、ヒートシンク105の充填材104との当接面においても起こり得る。
また、ボイドの滞留は、加熱による放熱板103やヒートシンク105の反りによるものばかりでなく、製造工程における放熱板103またはヒートシンク105の平面度のばらつきによっても発生する。
放熱板またはヒートシンク上に滞留したボイド(ボイド一つの面積)が大きい場合、大幅な放熱性能の低下につながり、半導体装置の冷却性を妨げる要因の一つであることは、よく知られているところである(特開2009―164203号公報(第3頁)参照)。
また、半導体装置に関する別の従来技術として、半導体素子とヒートシンクとの間に形成された空間内を、真空引き装置により真空にした後に、双方の間に充填材を流し込んで半導体素子とヒートシンクとを接合するものがあった(例えば、特許文献2参照)。
特許文献2に開示された半導体装置においては、半導体素子とヒートシンクとの間の空間内が真空になった後に、充填材を流し込むため、充填材へのボイドの混入をなくして、半導体装置の放熱性の低下を防ぐことができる。
特開2006―128571号公報(第6−7頁、図1) 特開2010―219260号公報(第4頁、図3)
しかしながら、特許文献2に開示された従来技術による半導体装置は、その組付工程において、半導体素子とヒートシンクとの間の空間内を真空にするための真空引き装置、工具、作業手間を必要とする。このため、当該従来技術による半導体装置は、その製造コストの増大を余儀なくされていた。
本発明は上記事情に鑑みてなされたものであり、その目的は、冷却性に優れ低コストの半導体装置を提供することにある。
上述した課題を解決するために、請求項1に係る半導体装置の発明の構成は、半導体素子と、半導体素子の裏面に接続された放熱構造体と、放熱構造体に対し、充填材を介して接続されたヒートシンクと、半導体素子の表面を覆う封止体と、を備え、放熱構造体およびヒートシンクの少なくとも一方における充填材との当接面には、周囲が取り囲まれ互いに分離された複数の凹部が形成され、複数の凹部はハニカム形状を形成していることである。
請求項2に係る発明の構成は、請求項1の半導体装置において、放熱構造体は、半導体素子の裏面に接合された絶縁基板と、絶縁基板に接合されるとともに、ヒートシンクに対し充填材を介して接続された放熱板と、により形成されたことである。
請求項3に係る発明の構成は、請求項1または2の半導体装置において、凹部は、放熱構造体およびヒートシンクの双方に形成されたことである。
請求項4に係る発明の構成は、請求項1乃至3のうちのいずれかの半導体装置において、放熱構造体における充填材との当接面には、一個当たりの断面積が、放熱構造体の全面積に対して、微小である複数の凹部が形成されていることである。
請求項5に係る半導体装置の発明の構成は、半導体素子と、半導体素子の裏面に接続された放熱構造体と、放熱構造体に対し、充填材を介して接続されたヒートシンクと、半導体素子の表面を覆う封止体と、を備え、放熱構造体およびヒートシンクの少なくとも一方における充填材との当接面には、周囲が取り囲まれ互いに分離された複数の凹部が形成され、各々の凹部の断面形状は、正方形状、三角形状および長円状のうちのいずれかであることである。
請求項1に係る半導体装置によれば、放熱構造体およびヒートシンクの少なくとも一方における充填材との当接面には、周囲が取り囲まれ互いに分離された複数の凹部が形成されたことにより、例え、放熱構造体またはヒートシンクに反りが発生しても、充填材から発生したボイドがそれぞれの凹部に分割されて捕獲されるため、放熱構造体またはヒートシンク上において、一つ一つのボイドが占める面積が低減される。したがって、放熱構造体からヒートシンクへの熱の伝播を妨げることがなく、半導体装置の最低放熱性能を維持することができる。
図12に示したように、半導体装置の放熱構造体の放熱平面またはヒートシンクの受熱平面に、周囲が取り囲まれた多数の凹部を形成した場合、充填材が一定量のボイドを含んでいても、一個当たりのボイド面積比(放熱構造体またはヒートシンク上において一個当たりのボイドが占める面積/放熱構造体またはヒートシンク上において全ボイドが占める面積)を減少させることによって、半導体素子からヒートシンクへ向けての熱抵抗比を低減させ、半導体装置の最低放熱性能を維持することができることは、本発明者が行った熱流体解析によるシミュレーションによって確認されている。
また、充填材から発生したボイドが各凹部に分割されて収容されることにより、真空引き装置等を必要とせずに半導体装置の放熱性能を向上させることができるため、その製造コストを低減することができる。
尚、最低放熱性能とは、半導体装置が、ボイドにより妨げられることなく、半導体素子による発熱を最低限放出することができる能力をいう。
また、複数の凹部はハニカム形状を形成していることにより、放熱構造体またはヒートシンクの限られた表面積において、所定面積を有する凹部を多数形成することができる。
請求項2に係る半導体装置によれば、放熱構造体は、半導体素子の裏面に接合された絶縁基板と、絶縁基板に接合されるとともに、ヒートシンクに対し充填材を介して接続された放熱板とにより形成されたことにより、半導体素子が発生した熱を放熱板によって放熱させることができるため、半導体装置の冷却性を向上させることができる。
請求項3に係る半導体装置によれば、凹部は、放熱構造体およびヒートシンクの双方に形成されたことにより、充填材に対して放熱構造体が上方にある場合においても、充填材に対してヒートシンクが上方にある場合においても、充填材に含まれたボイドを凹部に捕獲することができ、双方の場合において、一つのタイプの半導体装置を兼用することができる。
本発明の実施形態1による半導体装置を示した縦断面図 図1に示した導体回路付絶縁基板を裏面から見た場合の平面図 図2に示した導体回路付絶縁基板の部分拡大図 図1に示した半導体装置の模式図であって、常温時の半導体装置の断面図(a)および発熱して導体回路付絶縁基板に反りが発生した時の半導体装置の断面図(b) 図1に示した半導体装置について行った熱流体解析結果のグラフを示した図 実施形態1の第1変形実施形態による導体回路付絶縁基板の断面図(a)および第2変形実施形態による導体回路付絶縁基板の断面図(b) 実施形態1の第3変形実施形態による凹部の形状を示した平面図(a)、第4変形実施形態による凹部の形状を示した平面図(b)および第5変形実施形態による凹部の形状を示した平面図(c) 本発明の実施形態2による半導体装置を示した縦断面図 実施形態2の変形実施形態による半導体装置の縦断面図 本発明の実施形態3による半導体装置を示した縦断面図 従来技術による半導体装置の模式図であって、常温時の半導体装置の断面図(a)および発熱して放熱板に反りが発生した時の半導体装置の断面図(b) 一個当たりのボイド面積比を変化させて行った熱流体解析結果のグラフを示した図
<実施形態1>
図1乃至図7に基づき、本発明の実施形態1による半導体装置1について説明する。本実施形態による半導体装置1の用途は特定のものに限られず、あらゆる電子回路に適用することが可能である。尚、説明中において、図1における上方を半導体装置1の上方とし、下方を半導体装置1の下方とする。また、半導体チップ2の上方の面を半導体チップ2の表面とし、下方の面を半導体チップ2の裏面として説明する。
半導体装置1の半導体チップ2(半導体素子に該当する)は、IGBT、パワートランジスタ、パワーICといったスイッチング機能を有するパワー半導体であるが、本発明による半導体装置1に使用可能なものは、特にこれに限定されるものではない。半導体チップ2の表面には、金属ワイヤによってリード端子がそれぞれ接続される複数の電極パッド(いずれも図示せず)が形成されている。
一方、半導体チップ2の裏面には、裏面電極(図示せず)が形成されている。裏面電極には、はんだ3により導体回路付絶縁基板4(放熱構造体に該当する)が接合されている。導体回路付絶縁基板4は、半導体チップ2に対して共晶金属結合法あるいは導電性樹脂材料による樹脂接着法等によって接合してもよい。本実施形態において、半導体チップ2は、導体回路付絶縁基板4の略中央部に取り付けられている(図2示)。
導体回路付絶縁基板4は略平板状を呈しており、銅、アルミニウム等の導電性の金属板5とセラミックス板6とが、Al-Si系ロウ材またはAg-Cu系ロウ材もしくは接着剤により接合されて形成されている。導体回路付絶縁基板4において、金属板5は上方に配置され、上述したように半導体チップ2がはんだ付けされている。
導体回路付絶縁基板4には、アルミニウム板と窒化アルミニウム板とにより形成されたDBA(Direct Brazed Aluminium)、あるいは銅板と窒化ケイ素板とにより形成されたDBC(Direct Bond Copper)(登録商標)等が適用可能である。また、導体回路付絶縁基板4は、アルミニウム板と酸化アルミニウム板とを接合して形成してもよい。導体回路付絶縁基板4は、所定の強度、剛性、耐熱性、熱伝動性および絶縁性を有するとともに、熱膨張率が所定値よりも低いといった特性を有している。
図1に示したように、半導体チップ2の表面および導体回路付絶縁基板4は、エポキシ樹脂等の合成樹脂材料による樹脂筐体8(封止体に該当する)で覆われている。これにより、上述した各部材は樹脂筐体8内に封入され、水、異物等から保護される。セラミックス板6は、樹脂筐体8によって封入された状態で下面が露出している。
導体回路付絶縁基板4(セラミックス板6)の下面に形成された放熱平面4aは、シリコングリス等により形成されたサーマルグリス9(充填材に該当する)を介して、ヒートシンク(熱交換器)10の受熱平面10aに接合されている。ヒートシンク10は、銅、アルミニウム等のような、熱伝動性の良好な材料により形成されている。半導体チップ2による発熱は、導体回路付絶縁基板4を介してヒートシンク10へと伝わり、ヒートシンク10は、半導体装置1をその下端面において冷却している。
また、樹脂筐体8の上面には、平板状の固定用治具11が載置されている。固定用治具11には、上方より複数の取付ボルト12が貫通し、取付ボルト12がヒートシンク10の周縁部に締め付けられることにより、樹脂筐体8がヒートシンク10に固定されている。
次に、上述した半導体装置1の製造工程について簡単に説明する。
最初に、金属板5とセラミックス板6とが予め接合されて形成された導体回路付絶縁基板4の上面(金属板5側)に、はんだボンディングにより半導体チップ2の裏面電極を接合する(ダイボンディング工程)。
次に、半導体チップ2の表面の電極パッドを、それぞれリード端子に対し金属ワイヤによって接続する(ワイヤボンディング工程)。
次に、半導体チップ2、リード端子および導体回路付絶縁基板4を覆うとともに、導体回路付絶縁基板4の放熱平面4aが露出するように、合成樹脂材料を充填して樹脂筐体8を形成する(封止工程)。
最後に、放熱平面4aにサーマルグリス9を塗布し、ヒートシンク10を接合した後、固定用治具11および取付ボルト12により、樹脂筐体8とヒートシンク10とを固定する(ヒートシンク取付工程)。
図2に示すように、導体回路付絶縁基板4(セラミックス板6)の放熱平面4aには、複数の凹部7が形成されている。各々の凹部7は放熱平面4aにおいて、上方に向けて窪むように形成され、窪み方向に垂直な断面形状が略正六角形状を呈している。凹部7の断面形状は正六角形に限られたものではなく、正方形状、真円状、三角形状、長円状あるいはその他の形状であってもよい。
凹部7は導体回路付絶縁基板4に多数形成され、これらは導体回路付絶縁基板4上において均等に配置されている。これらの凹部7は周囲を取り囲まれることにより互いに分離されており、全体としてハニカム形状(ハニカム構造)を形成している。尚、図2は、導体回路付絶縁基板4上における凹部7の形成状態をイメージ的に表したものである。したがって、実際の導体回路付絶縁基板4の放熱平面4aには、一個当たりの断面積が導体回路付絶縁基板4の全面積に対して、数%であるような非常に微小な凹部7が無数に形成されている(図3において、拡大図を示す)。
次に、図4に基づき、半導体装置1のボイド発生時の状態について説明する。尚、図4(a)および図4(b)において、樹脂筐体8、固定用治具11および取付ボルト12は省略されている。上述したように、サーマルグリス9の上方に配置された導体回路付絶縁基板4の放熱平面4aに、多数の凹部7が形成されている半導体装置1(図4(a)示)において、半導体チップ2による発熱または製造工程による平面度のばらつきによって、導体回路付絶縁基板4に反りが発生したとする。これにより、図4(b)に示すように、導体回路付絶縁基板4は、その略中央部において上方に向けて撓みが発生する。
半導体装置1の発熱等により、サーマルグリス9に含まれていたボイドが表面に現れると、サーマルグリス9の上方へと移動し、導体回路付絶縁基板4に形成されている凹部7に捕獲される(図4(b)においてVDにて示す)。ボイドは主に、導体回路付絶縁基板4の略中央部に位置する複数の凹部7に収容される。各々の凹部7は、微小なサイズに形成されているため、ボイドは細かく分割されて各凹部7内に収容される。
図5は、本発明者が行った熱流体解析による熱シミュレーションの結果を表すグラフを示している。グラフにおいて、横軸は全ボイド面積比を示し、これは導体回路付絶縁基板4の放熱平面4aの全面積に対する、サーマルグリス9に混入したボイド全体によって占められる放熱平面4a上の面積比に該当する。
また、グラフの縦軸は、半導体装置1の熱抵抗比を示しており、サーマルグリス9にボイドが混入していない場合の熱抵抗比の値を1としている。熱抵抗比は、半導体チップ2の温度をTjとし、ヒートシンク10の温度をTaとした場合、式[(Tj−Ta)/半導体チップ2による発熱量]〔℃/W〕にて表され、熱抵抗比の値が小さいほど半導体装置1の放熱性が優れていることになる。また、グラフに示した最小凹部サイズとは、導体回路付絶縁基板4の放熱平面4aの全面積に対する、一つ一つの凹部7によって占められる放熱平面4a上の面積比を示している。
シミュレーションは、半導体チップ2の発熱量、放熱平面4aの面積、サーマルグリス9内に混入したボイド量および半導体装置1のその他の構成部品の仕様は同一であることを前提とし、導体回路付絶縁基板4上における凹部7の有無および凹部7の面積の違いによって、放熱性能のパラメータである熱抵抗比の値が、どのように変化するかを明らかにするために行った。
当該シミュレーションにおいて、凹部7が形成されていない場合は、ボイドの全部がひと固まりとなって、放熱平面4aの略中央部(半導体チップ2の直下)に滞留したとしている。また、放熱平面4aに凹部7が形成されている場合は、ボイドの全部が放熱平面4aの略中央部に位置する凹部7によって、すべて分割されたとしている。したがって、この場合、[各ボイドが占める放熱平面4a上の面積=一個当たりの凹部7の面積]となる。
図5に示されたように、凹部7が形成されていない場合に比較して、導体回路付絶縁基板4の放熱平面4aに凹部7が形成されている場合には、半導体装置1の熱抵抗比が低減し、放熱性が向上していることが分かる。また、形成された凹部7の面積を小さくすれば、よりいっそう半導体装置1の熱抵抗比が低減する。特に、全ボイド面積比が大きいほど、その優位性が大きく、全ボイド面積比が0.1の時、最小凹部サイズを0.01とすると、凹部7が形成されていない場合に比較して、その熱抵抗比がおよそ1/2となっており、放熱性が2倍になることが分かる。
本実施形態によれば、サーマルグリス9との当接面である導体回路付絶縁基板4の放熱平面4aには、周囲が取り囲まれ互いに分離された複数の凹部7が形成されたことにより、例え、導体回路付絶縁基板4に反りが発生しても、サーマルグリス9から発生したボイドがそれぞれの凹部7に分割されて捕獲されるため、放熱平面4a上において、一つ一つのボイドが占める面積が低減される。したがって、導体回路付絶縁基板4からヒートシンク10への熱の伝播を妨げることがなく、半導体装置1の最低放熱性能を維持することができる。
また、凹部7は導体回路付絶縁基板4のセラミックス板6に設けられているため、セラミックス板6の成形時に、凹部7も同時に形成することができる。
また、ボイドを半導体装置1の外に排出することなく放熱性を確保することができるため、ボイドの排出不足等が発生することがなく、半導体装置1の冷却性を確実に維持することができる。
また、サーマルグリス9から発生したボイドが各凹部7に分割されて収容されることにより、真空引き装置等を必要とせずに半導体装置1の放熱性能を向上させることができるため、その製造コストを低減することができる。
また、複数の凹部7はハニカム形状を形成していることにより、放熱平面4a上の限られた表面積において、所定面積を有する凹部7を多数形成することができる。
図6(a)は、実施形態1の第1変形実施形態による導体回路付絶縁基板41を示している。導体回路付絶縁基板41は、図1に示したような金属板5とセラミックス板6とが接合されたものの下面(セラミックス板6側)に、さらに、金属板51が接合されて形成されている。金属板51の下面には、図1に示したものと同様の凹部71が形成されている。凹部71は、上方に向けて窪むように形成されている。
図6(b)は、実施形態1の第2変形実施形態による導体回路付絶縁基板42を示している。導体回路付絶縁基板42は、図6(a)に示した導体回路付絶縁基板41と同様に、一対の金属板5、52の間に、セラミックス板6が介装されて形成されており、導体回路付絶縁基板42の下面には凹部72が形成されている。本変形実施形態による凹部72は、金属板52を貫通することにより形成されている。
図7(a)は、実施形態1の第3変形実施形態による凹部73の形状を示している。本変形実施形態による凹部73は、導体回路付絶縁基板4の放熱平面4aに複数個形成されており、窪み方向に垂直な断面形状が略正方形状を呈している。凹部73は導体回路付絶縁基板4上において均等に配置され、それぞれの凹部73は周囲を取り囲まれることにより互いに分離されている。
また、図7(b)は、実施形態1の第4変形実施形態による凹部74の形状を示している。本変形実施形態による凹部74は、凹部73と同様に導体回路付絶縁基板4の放熱平面4aに複数個形成されており、窪み方向に垂直な断面形状が真円状を呈している。
また、図7(c)は、実施形態1の第5変形実施形態による凹部75の形状を示している。本変形実施形態による凹部75は、凹部73と同様に導体回路付絶縁基板4の放熱平面4aに複数個形成されており、窪み方向に垂直な断面形状が略正三角形状を呈している。
<実施形態2>
次に、図8に基づき、本発明の実施形態2による半導体装置20について説明する。実施形態1の場合と同様に、説明中において、図8における上方を半導体装置20の上方とし、下方を半導体装置20の下方とする。
本実施形態による半導体装置20は、実施形態1の場合と同様に、はんだ3を介して半導体チップ2が接合された導体回路付絶縁基板4を備えている。導体回路付絶縁基板4の放熱平面(下面)4aには凹部7は形成されておらず、はんだ3を介して、放熱板14が接合されている。放熱板14は、銅、アルミニウム、モリブデン、タングステンおよびこれらの合金等のような、熱伝動性の良好な材料により形成されている。
また、半導体チップ2の表面、導体回路付絶縁基板4および放熱板14の上面は、ゲル状の合成樹脂材料にて形成された絶縁体13(封止体に該当する)で覆われている。
放熱板14の下面には、サーマルグリス9を介して、ヒートシンク10が接合されている。ヒートシンク10は、半導体装置20をその下端面において冷却している。
放熱板14には、上方より複数の取付ボルト15が貫通し、取付ボルト15がヒートシンク10の周縁部に締め付けられることにより、放熱板14とヒートシンク10とが固定されている。
図8に示すように、放熱板14のサーマルグリス9との当接面(下面)には、実施形態1による導体回路付絶縁基板4に形成されたものと同様の凹部16が、多数形成されている。各々の凹部16は、周囲が取り囲まれることにより互いに分離されるとともに、放熱板14の下面において、上方に向けて窪むように形成されている。その他の構成については、実施形態1の場合と同様であるため説明は省略する。尚、本実施形態において、導体回路付絶縁基板4は絶縁基板に該当し、導体回路付絶縁基板4と放熱板14とを包括した構成が、放熱構造体に該当する。
本実施形態によれば、半導体チップ2の裏面に接合された導体回路付絶縁基板4と、導体回路付絶縁基板4に接合されるとともに、ヒートシンク10に対しサーマルグリス9を介して接続された放熱板14とによって放熱構造体が形成されたことにより、半導体チップ2が発生した熱を放熱板14によって放熱させることができるため、半導体装置20の冷却性を向上させることができる。
図9は、実施形態2の変形実施形態による半導体装置21を示している。半導体装置21は、半導体装置20に含まれる導体回路付絶縁基板4に代えて、上述した導体回路付絶縁基板41と類似の、一対の金属板5の間にセラミックス板6が介装された導体回路付絶縁基板43を使用している。導体回路付絶縁基板43には凹部7は形成されておらず、半導体装置20と同様に、放熱板14の下面に凹部16が形成されている。
<実施形態3>
図10に示された本発明の実施形態3による半導体装置22は、実施形態1による半導体装置1と同様に、半導体チップ2が接合された導体回路付絶縁基板4、導体回路付絶縁基板4の放熱平面4aにサーマルグリス9を介して接続されたヒートシンク10、半導体チップ2等を封止する樹脂筐体8、樹脂筐体8とヒートシンク10とを固定する固定治具11および取付ボルト12を備えている。
また、実施形態1による半導体装置1と同様に、本実施形態においても、導体回路付絶縁基板4の放熱平面4aには多数の凹部7が形成されている。
本実施形態による半導体装置22においては、導体回路付絶縁基板4に形成された凹部7に加えて、ヒートシンク10のサーマルグリス9との当接面である受熱平面10a(上面)にも、多数の凹部17が形成されている。それぞれの凹部17は、周囲が取り囲まれることにより互いに分離されている。各々の凹部17は、導体回路付絶縁基板4に形成された凹部7とは反対に、下方に向けて窪むように形成され、窪み方向に垂直な断面形状は正方形状、真円状、三角形状、長円状、ハニカム形状等のいずれでもよい。
本実施形態によれば、凹部7、17は、導体回路付絶縁基板4およびヒートシンク10の双方に形成されたことにより、サーマルグリス9に対して導体回路付絶縁基板4が上方にある場合においても、サーマルグリス9に対してヒートシンク10が上方にある場合においても、サーマルグリス9に含まれたボイドを凹部7または凹部17に捕獲することができ、双方の場合において、一つのタイプの半導体装置22を兼用することができる。
<他の実施形態>
本発明は、上述した実施形態に限定されるものではなく、次のように変形または拡張することができる。
図1または図8に示した半導体装置1、20において、ヒートシンク10の受熱平面10a上のみに、凹部17を形成してもよい。
また、図8および図9に示した半導体装置20、21において、放熱板14およびヒートシンク10の双方に、凹部16、17を形成してもよい。
図面中、1,20,21,22は半導体装置、2は半導体チップ(半導体素子)、4,41,42,43は導体回路付絶縁基板(放熱構造体、絶縁基板)、7,16,17,71,72,73,74,75は凹部、8は樹脂筐体(封止体)、9はサーマルグリス(充填材)、10はヒートシンク、13は絶縁体(封止体)、14は放熱板(放熱構造体)を示している。

Claims (5)

  1. 半導体素子と、
    前記半導体素子の裏面に接続された放熱構造体と、
    前記放熱構造体に対し、充填材を介して接続されたヒートシンクと、
    前記半導体素子の表面を覆う封止体と、
    を備え、
    前記放熱構造体および前記ヒートシンクの少なくとも一方における前記充填材との当接面には、周囲が取り囲まれ互いに分離された複数の凹部が形成され
    複数の前記凹部はハニカム形状を形成している半導体装置。
  2. 前記放熱構造体は、
    前記半導体素子の裏面に接合された絶縁基板と、
    前記絶縁基板に接合されるとともに、前記ヒートシンクに対し前記充填材を介して接続された放熱板と、
    により形成された請求項1記載の半導体装置。
  3. 前記凹部は、前記放熱構造体および前記ヒートシンクの双方に形成された請求項1または2に記載の半導体装置。
  4. 前記放熱構造体における前記充填材との当接面には、一個当たりの断面積が、前記放熱構造体の全面積に対して、微小である複数の前記凹部が形成されている請求項1乃至3のうちのいずれか一項に記載の半導体装置。
  5. 半導体素子と、
    前記半導体素子の裏面に接続された放熱構造体と、
    前記放熱構造体に対し、充填材を介して接続されたヒートシンクと、
    前記半導体素子の表面を覆う封止体と、
    を備え、
    前記放熱構造体および前記ヒートシンクの少なくとも一方における前記充填材との当接面には、周囲が取り囲まれ互いに分離された複数の凹部が形成され、
    各々の前記凹部の断面形状は、正方形状、三角形状および長円状のうちのいずれかである半導体装置。
JP2011268589A 2011-12-08 2011-12-08 半導体装置 Expired - Fee Related JP5957866B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011268589A JP5957866B2 (ja) 2011-12-08 2011-12-08 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011268589A JP5957866B2 (ja) 2011-12-08 2011-12-08 半導体装置

Publications (2)

Publication Number Publication Date
JP2013120866A JP2013120866A (ja) 2013-06-17
JP5957866B2 true JP5957866B2 (ja) 2016-07-27

Family

ID=48773365

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011268589A Expired - Fee Related JP5957866B2 (ja) 2011-12-08 2011-12-08 半導体装置

Country Status (1)

Country Link
JP (1) JP5957866B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105900229B (zh) 2014-01-06 2018-10-26 三菱电机株式会社 半导体装置
JP6369403B2 (ja) * 2015-07-02 2018-08-08 トヨタ自動車株式会社 半導体装置
JP7042857B2 (ja) * 2020-02-07 2022-03-28 三菱電機株式会社 電力変換装置
JP7455058B2 (ja) 2020-12-28 2024-03-25 三菱電機株式会社 半導体モジュール

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09275170A (ja) * 1996-04-03 1997-10-21 Fuji Electric Co Ltd 半導体装置
JP2000196269A (ja) * 1998-12-25 2000-07-14 Toshiba Corp 回路モジュ―ル
JP4289252B2 (ja) * 2004-08-03 2009-07-01 株式会社デンソー 電子装置の放熱構造
JP2007096191A (ja) * 2005-09-30 2007-04-12 Mitsubishi Electric Corp 半導体装置および放熱機構付き半導体装置
JP2008171936A (ja) * 2007-01-10 2008-07-24 Toyota Motor Corp 冷却構造

Also Published As

Publication number Publication date
JP2013120866A (ja) 2013-06-17

Similar Documents

Publication Publication Date Title
JP6199397B2 (ja) 半導体装置およびその製造方法
JP5656907B2 (ja) パワーモジュール
JP4634497B2 (ja) 電力用半導体モジュール
JP6300633B2 (ja) パワーモジュール
KR101013001B1 (ko) 효과적인 열 방출을 위한 선이 없는 반도체 패키지
WO2007145303A1 (ja) 半導体モジュールおよびその製造方法
CN108735692B (zh) 半导体装置
JP5965687B2 (ja) パワー半導体モジュール
JP2012079914A (ja) パワーモジュールおよびその製造方法
WO2013171946A1 (ja) 半導体装置の製造方法および半導体装置
JP2019071412A (ja) チップパッケージ
JP6308780B2 (ja) パワーモジュール
JP5957866B2 (ja) 半導体装置
WO2013141154A1 (ja) 放熱フィン付き半導体モジュール
JP5845634B2 (ja) 半導体装置
JP6504962B2 (ja) 電力用半導体装置
JP6150866B2 (ja) 電力半導体装置
JP2001217363A (ja) 半導体装置とそのヒートシンク
JP2007215302A (ja) インバータ装置
JP2011238643A (ja) パワー半導体モジュール
JP4046623B2 (ja) パワー半導体モジュールおよびその固定方法
TWI660471B (zh) 晶片封裝
JP4594831B2 (ja) 電力用半導体素子
JP2016174034A (ja) 半導体パワーモジュール
WO2014045758A1 (ja) パワー半導体モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141110

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151028

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160524

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160606

R151 Written notification of patent or utility model registration

Ref document number: 5957866

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees