JP5827043B2 - 電子部品の実装方法 - Google Patents

電子部品の実装方法 Download PDF

Info

Publication number
JP5827043B2
JP5827043B2 JP2011142591A JP2011142591A JP5827043B2 JP 5827043 B2 JP5827043 B2 JP 5827043B2 JP 2011142591 A JP2011142591 A JP 2011142591A JP 2011142591 A JP2011142591 A JP 2011142591A JP 5827043 B2 JP5827043 B2 JP 5827043B2
Authority
JP
Japan
Prior art keywords
electronic component
tape material
tool
chip
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011142591A
Other languages
English (en)
Other versions
JP2013012513A (ja
Inventor
剛 曽原
剛 曽原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2011142591A priority Critical patent/JP5827043B2/ja
Publication of JP2013012513A publication Critical patent/JP2013012513A/ja
Application granted granted Critical
Publication of JP5827043B2 publication Critical patent/JP5827043B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119Arrangement of the bump connectors prior to mounting
    • H01L2224/81193Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body

Landscapes

  • Wire Bonding (AREA)

Description

本発明は電子部品の実装方法に関し、特に、バンプ状の電極端子を備えた電子部品を基板上に実装する方法に関する。
フリップチップ実装の一つの形態として、基板のIC実装部(チップ実装領域)に予めNCF(非導電性フィルム)やNCP(非導電性ペースト)等の絶縁性接合材を被着させておいたものを用意し、この基板にIC(チップ)を実装するものがある。この実装形態では、ツールとの間にテープ材を介在させて吸着保持したIC(チップ)を、基板のチップ実装領域に位置合わせし、ツールを用いた加熱及び加圧によりチップの電極端子を基板上の対応する電極端子に接続する。
ツール表面とIC(チップ)の間に介在されるテープ材には、PTFE(ポリテトラフルオロエチレン)のシートが用いられることが多い。このテープ材(PTFE)は、加熱圧着時にチップ外周へはみ出すNCF等のツール表面への接着を防止するために用いられる。
かかる従来技術に関連する技術としては、防着テープを介してツールでチップを実装するもの(例えば、特許文献1)や、基板に電子部品を圧着する前にあらかじめシートを加熱しておくもの(例えば、特許文献2)が知られている。
特開平11−67842号公報 特開2008−91804号公報
後述する予備的事項において説明するように、実装の際の加熱圧着時にNCF等のツール表面への接着防止を目的としてチップとツール間に介在させているテープ材(PTFEのシート)の一部が、チップの実装後にチップの裏面(電極端子が形成されている面と反対側の面)に転写されることがある。
チップの裏面にテープ材の一部が転写されたままの状態になっていると、その後、そのチップ上に別のIC(チップ)を搭載する場合などに様々な問題が生じる。
以上に鑑み、テープ材の電子部品裏面への転写を実質的に無くし、そのテープ材の転写に起因して起こり得る不都合を解消することができる電子部品の実装方法を提供することを目的とする。
以下の開示の一観点によれば、吸引する吸着孔を備えた下端面を有し、加熱手段を備え、上下方向に移動可能なツールを用意する工程と、前記ツールの前記下端面にテープ材を吸着保持し、加熱する工程と、前記テープ材に前記吸着孔と繋がる開口部を形成する工程と、前記ツールを下に移動させ、耐熱性プレートに対し加熱した前記テープ材を加圧する工程と、前記テープ材を吸着保持した前記ツールを上に移動させ、前記耐熱性プレートから離脱させる工程と、表面にバンプ状の電極端子を備えた電子部品の、前記電極端子が形成されている面と反対側の面を、前記テープ材の前記開口部を通して前記ツールに吸着保持する工程と、電子部品実装面に電極端子と該電極端子を覆う絶縁性接合材とを有する実装用の基板を用意する工程と、前記ツールに吸着保持された前記電子部品の表面と、前記実装用の基板の電子部品実装面とを対向させる工程と、前記ツールを下に移動させて加熱した前記電子部品を前記実装用の基板に対して押圧し、溶融した前記絶縁性接合材を通して前記電子部品の電極端子を前記実装用の基板の電極端子と接続させる工程とを有することを特徴とする電子部品の実装方法が提供される。
上記の一観点に係る電子部品の実装方法によれば、予めテープ材(例えば、PTFE)を加熱しておき、さらにこのテープ材を耐熱性プレートに対し加圧した後、ツールとの間に加熱されたテープ材を介在させて吸着保持した電子部品を、加熱圧着により、電子部品の電極端子が絶縁性接合材を通して基板の電極端子に接続されるよう実装を行っている。
このように2度にわたって加熱、加圧処理されたテープ材を介在させて電子部品の実装を行っているので、実装後に、テープ材(例えば、PTFE)の電子部品裏面への転写量を低減することができる。これにより、後述するように、テープ材の転写に起因して発生していた現状の問題点を解消することが可能となる。
一実施形態に係る半導体素子(チップ)の実装方法の工程(その1)を示す断面図である。 一実施形態に係る半導体素子(チップ)の実装方法の工程(その2)を示す断面図である。 図1、図2の工程で処理を行う際のツール表面温度のプロファイルを示す図である。 実施例による実装後のチップの裏面(電極端子が形成されている面と反対側の面)の状態(図4(a))を、比較例の場合(図4(b))と対比させて模式的に示した図である。
先ず、実施形態について説明する前に、その実施形態の理解を容易にするための予備的事項について説明する。
上述したように、現状技術の実装方法では、基板のIC実装部(チップ実装領域)に予めNCFやNCP等の絶縁性接合材を被着させておいたものを用意する。そして、ツールとの間にテープ材(PTFEのシート)を介在させて吸着保持したIC(チップ)を、基板のチップ実装領域に位置合わせし、ツールを用いた加熱圧着によりチップの電極端子を基板上の対応する電極端子に接続している。
かかる実装方法を用いて半導体チップ(電子部品)を基板に実装すると、実装後のチップの裏面(電極端子が形成されている面と反対側の面)には、加熱及び加圧時にチップの裏面に接触していたテープ材(PTFE)の一部が転写される。図4(b)はその場合のチップの裏面の状態の一例を模式的に示したものである。
図4(b)において、点線で囲まれた円形状の部分40b(図示の例では4箇所)は、チップ20(裏面20S側)を真空吸着するためにテープ材(PTFE)40に形成された吸着用の開口部40a(図2(a))が位置していた部分である。この吸着用の開口部40aが位置していた部分40bの周囲に、テープ材の一部40Rが転写されている。この転写されている部分40R(PTFE)は、実際には白っぽく見える。
このようにチップ20の裏面20Sにテープ材(PTFE)の一部40Rが転写されたままの状態になっていると、例えば、以下の問題がある。
このIC(第1のチップ)の裏面上に別のIC(第2のチップ)を背中合わせにして搭載する場合(この場合、第2のチップは基板上の電極端子にワイヤボンディングされる)、接着剤としてダイボンドフィルム等が用いられる。しかし、第1のチップの裏面に転写されたPTFEのテープ材は離型作用があることから、この接着剤に対して接着阻害、接着力の低下をひき起こす。
このため、第2のチップを搭載する前に、第1のチップの裏面に対しアルゴンガス又はは酸素ガスを用いたプラズマクリーニングを行い、第1のチップの裏面に転写されたテープ材(PTFE)の除去を行い、接着阻害等を回避するようにしている。しかし、テープ材(PTFE)の転写量によってはプラズマクリーニングでも完全に除去しきれない。
クリーニングの条件をより強くすればテープ材(PTFE)を完全に除去することは可能であろうが、その場合に別の問題が生じる。例えば、基板表面に保護膜として形成されているレジスト層(ソルダレジスト)の表面を荒らしすぎ、その後のモールド樹脂等の封止材との接着強度の劣化などをひき起こす。
次に、本発明の好適な実施の形態について、添付の図面を参照しながら説明する。
図1及び図2は、一実施形態に係る半導体素子(チップ)の実装方法を工程順に従って断面図の形態で示したものである。
先ず、本実施形態の実装方法を実施するのに用いる実装装置の構成について説明する。図1(a),(b),(c)及び図2(a),(b),(c)の各工程図では、この実装装置を構成する部材の一部分を示している。本実施形態で使用する実装装置は、圧着装置30を備える(図1(a)参照)。
この圧着装置30は、その圧着ヘッド34がステージ(図示せず)の上方の位置で対向するように設けられ、フレーム(図示せず)に設置されたヘッド駆動部32によって圧着ヘッド34が上下方向に移動し、かつ下方に加圧されるように構成されている。圧着ヘッド34の下端部には圧着ツール36が装着されている。また、圧着ヘッド34には、この圧着ツール36を加熱するヒータ(図示せず)が内蔵されている。
圧着ツール36には、図1(a)において点線で示すように吸着孔37が設けられており、吸引路38を介してポンプ(図示せず)により真空吸引されるようになっている。圧着ツール36は、圧着ヘッド34とともにセラミック材からなり、一体的に成形されている。
次に、本実施形態に係る半導体素子(チップ)の実装方法について、図1及び図2を参照しながら説明する。併せて、ツール表面設定温度のプロファイルを示す図3も参照しながら説明する。
先ず、実装用の基板を用意しておく。基板の形態については特に限定されないが、少なくとも、基板上のチップ実装領域にフリップチップ接続用の電極端子が形成されていて、このチップ実装領域に絶縁性接合材が被着されていればよい。例えば、一般的なビルドアップ法を用いて作製することができる多層構造のプリント配線板を用意する(図2(a)参照)。
このプリント配線板(基板10)のチップ実装領域(MRで示す範囲の部分)にフリップチップ接続用の電極端子(パッド12)が形成されている。このパッド12は、基板10の最外層の配線層(例えば、銅(Cu)の配線層)の所要の箇所に画定されている。このパッド(Cu)12には、適量のはんだ13が被着されている。このはんだ13は、実装される半導体素子(チップ)20の電極端子21(例えば、金(Au)バンプ)との接着性を高めるためのものである。このはんだ13に代えて、パッド(Cu)12上にニッケル(Ni)めっき及びAuめっきをこの順に施しためっき層(Ni/Au)を形成してもよい。
基板10のチップ実装面側には、はんだ13の部分を露出させて、保護膜としてのソルダレジスト層14が形成されている。さらに、このソルダレジスト層14上でチップ実装領域MRに、絶縁性接合材としての、エポキシ系樹脂等の熱硬化性樹脂などからなるNCF(非導電性フィルム)15が被着されている。このNCFの代わりに、NCP(非導電性ペースト)を被着させてもよい。
このようにして実装用の基板10(そのチップ実装領域MRにNCF15が被着されたもの)を用意した後、最初の工程では(図1(a)参照)、圧着ツール36の下端面に沿ってテープ材40を送る。テープ材40は、図中左側の矢印で示す方向に供給リール(図示せず)から送り出され、図中右側の矢印で示す方向に回収リール(図示せず)によって巻き取られることにより、圧着ツール36の下端面に沿って送られる。
所定の位置でテープ材40の送りを停止し、このテープ材40を圧着ツール36の下端面に吸着保持する。これは、圧着ツール36に設けた吸着孔37から吸引路38を介してテープ材40を真空吸引することによって行われる。
さらに、テープ材40を吸着保持した状態で、圧着ヘッド34に内蔵されたヒータにより圧着ツール36を所定の温度に加熱し、この圧着ツール36を介してテープ材40を加熱する。このときの圧着ツール36の表面の温度は、250〜300℃程度に設定されている(図3参照)。
本実施形態では、テープ材40としてPTFEのシートを使用している。しかし、必ずしもPTFEに限定されないことはもちろんである。要は、半導体素子(チップ)の実装時に基板との間に介在される絶縁性接合材(エポキシ系樹脂等の熱硬化性樹脂など)との接合性の低い材料であれば十分である。例えば、このような材料を薄いシート状に加工したものや、当該材料を他の樹脂テープの表面にコーティングしたものなどを使用してもよい。
次の工程では(図1(b)参照)、圧着ツール36の下端面に吸着保持されたテープ材40に、チップ20(図2(a))を真空吸着するための開口部40aを形成する。この開口部40aは、圧着ツール36に設けられた吸着孔37の位置に合わせて形成される。図1(b)に示すように、ステージ(図示せず)上に配設された支持プレート45の上面に設けられた金属突起46の位置を吸着孔37の位置に合わせ、ヘッド駆動部32により圧着ヘッド34を介して圧着ツール36を下降させ、金属突起46に押し当てることにより、所望の開口部40aを形成することができる。
開口部40aを形成後、ヘッド駆動部32により圧着ヘッド34を介して圧着ツール36を上昇させ、加熱されたテープ材40を保持した圧着ツール36を金属突起46から離脱させる。
次の工程では(図1(c)参照)、加熱されたテープ材40を保持した圧着ツール36の下方に、ステージ(図示せず)上に配設された平坦な金属プレート(耐熱性プレート)50を位置合わせした後、ヘッド駆動部32により圧着ヘッド34を介して圧着ツール36を下降させ、加熱されたテープ材40を金属プレート50に対し加圧する。この加圧の際の荷重は、80〜130gf/mmSQ(平方mm)である。
また、このときの圧着ツール36の表面の温度は、テープ材40を介して金属プレート50に接触するため、それまで加熱されていた温度(250〜300℃程度)よりも低くなる。ただし、図3に示す100〜130℃よりは高い温度である。
本工程で行う加圧処理を、便宜上、「プリボンディング」と呼ぶことにする。
プリボンディング後、ヘッド駆動部32により圧着ヘッド34を介して圧着ツール36を上昇させ、加熱されたテープ材40を保持した圧着ツール36を金属プレート50から離脱させる。
次の工程では(図2(a)参照)、先ず、加熱されたテープ材40を介在させて圧着ツール36により半導体素子(チップ)20の裏面20S(電極端子21が形成されている面と反対側の面)を吸着保持する。これは、圧着ツール36の吸着孔37の位置に合わせたテープ材40の開口部40aから吸引路38を介して真空吸引することによって行われる。
次に、加熱されたテープ材40を介在させてチップ20を吸着保持した圧着ツール36の下方に、あらかじめ用意しておいた実装用の基板10(そのチップ実装領域MRにNCF15が被着されたもの)を位置合わせする。
次の工程では(図2(b)参照)、先ず、ヘッド駆動部32により圧着ヘッド34を介して、加熱されたテープ材40を介在させてチップ20を吸着保持した圧着ツール36を下降させる。
次いで、圧着ツール36によりチップ20を所定の荷重で基板10に対して押圧するとともに、圧着ヘッド34に内蔵されたヒータによりチップ20を所定の温度に加熱する。
このときの荷重は、上記の場合(プリボンディング時)と同様に80〜130gf/mmSQ(平方mm)である。また、このときの圧着ツール36の表面の温度は、250〜300℃程度に設定されている(図3参照)。
これにより、図2(b)に示すように、チップ20の電極端子21(Auバンプ)は、溶融した絶縁性接合材(NCF15)を通して基板10上の対応する電極端子(Cuのパッド12、はんだ13)に接続される。
このとき、溶融した接合材(NCF15)は、チップ20と基板10の隙間からはみ出し、その一部はチップ20の側面に沿って這い上がることがある。この場合、圧着ツール36の下端面とチップ20との間にはテープ材40が介在しているため、這い上がった一部の接合材(NCF15)はテープ材40によって阻止され、圧着ツール36に付着することがない。
このようにして所定の加熱圧着時間が経過した後、図2(c)に示すように、ヘッド駆動部32により圧着ヘッド34を介して圧着ツール36を上昇させ、加熱されたテープ材40を保持した圧着ツール36を基板10上のチップ20から離脱させる。
このとき、テープ材40の下面には、チップ20の側面に沿って這い上がって付着した一部の接合材(NCF15)が硬化して付着している。この後、テープ材40を回収リール側(図1(a)において右側の矢印で示す方向)に送って巻き取ることにより、圧着ツール36の下端面には、新たなテープ材40(未使用の部分)が送られる。テープ材40は、付着した一部の接合材(NCF15)を除去することにより、繰り返し使用することができる。
以上説明したように、本実施形態に係る半導体素子(チップ)の実装方法によれば、予めテープ材(PTFE)40を加熱しておき(図1(a))、さらにこのテープ材40を金属プレート50に対し加圧している(図1(c))。その後、圧着ツール36との間に加熱されたテープ材40を介在させて吸着保持したチップ20を、加熱圧着により(図2(b))、チップ20の電極端子21(Auバンプ)がNCF15を通して基板10の対応する電極端子(Cuのパッド12、はんだ13)に接続されるよう実装を行っている。
このように2度にわたって加熱、加圧処理されたテープ材(PTFE)40を介在させてチップ20の実装を行っているので、実装後に(図2(c))、テープ材(PTFE)40のチップ裏面20Sへの転写量を低減し、もしくは実質的に無くすことができる。
図4(a)はその場合のチップ20の裏面20Sの状態の一例を模式的に示したものである。点線で囲まれた円形状の部分40b(図示の例では4箇所)は、チップ20(裏面20S側)を真空吸着するためにテープ材(PTFE)40に形成された吸着用の開口部40a(図2(a))が位置していた部分である。
本実施形態では、図4(b)の比較例の場合とは違い、この吸着用の開口部40aが位置していた部分40bの周囲にテープ材(PTFE)は転写されていない。
このように実装後のチップ20の裏面20Sにテープ材(PTFE)40が転写されていないことにより、現状技術において発生していた問題点を解消することができる。
例えば、このチップ20の裏面20S上に別のチップを搭載する際に、そのチップ搭載前に行うプラズマクリーニングの条件を緩和することができる。つまり、基板表面などへダメージを与えることのない処理にとどめることが可能となる。また、搭載するチップ間の接着強度も低下することなく、半導体パッケージの製造が可能となる。
10…実装用の基板(プリント配線板)、
12…基板の電極端子(パッド)、
13…はんだ、
15…絶縁性接合材(NCF等)、
20…半導体素子(チップ/電子部品)、
21…バンプ状の電極端子、
34…圧着ヘッド(ヒータを内蔵)、
36…圧着ツール(吸着機構を内蔵)、
40…テープ材(PTFE等)、
40R…転写されたテープ材、
50…耐熱性プレート(金属プレート)、
MR…チップ(電子部品)実装領域。

Claims (4)

  1. 吸引する吸着孔を備えた下端面を有し、加熱手段を備え、上下方向に移動可能なツールを用意する工程と、
    前記ツールの前記下端面にテープ材を吸着保持し、加熱する工程と、
    前記テープ材に前記吸着孔と繋がる開口部を形成する工程と、
    前記ツールを下に移動させ、耐熱性プレートに対し加熱した前記テープ材を加圧する工程と、
    前記テープ材を吸着保持した前記ツールを上に移動させ、前記耐熱性プレートから離脱させる工程と、
    表面にバンプ状の電極端子を備えた電子部品の、前記電極端子が形成されている面と反対側の面を、前記テープ材の前記開口部を通して前記ツールに吸着保持する工程と、
    電子部品実装面に電極端子と該電極端子を覆う絶縁性接合材とを有する実装用の基板を用意する工程と、
    前記ツールに吸着保持された前記電子部品の表面と、前記実装用の基板の電子部品実装面とを対向させる工程と、
    前記ツールを下に移動させて加熱した前記電子部品を前記実装用の基板に対して押圧し、溶融した前記絶縁性接合材を通して前記電子部品の電極端子を前記実装用の基板の電極端子と接続させる工程と
    を有することを特徴とする電子部品の実装方法。
  2. 前記電子部品の電極端子を前記実装用の基板の電極端子と接続させる工程の後に、
    前記テープ材を吸着保持した前記ツールを上に移動させ、前記電子部品の前記反対側の面から離脱させる工程と、
    前記電子部品の前記反対側の面に別の電子部品を背中合わせに搭載する工程と
    を有することを特徴とする請求項1に記載の電子部品の実装方法。
  3. 前記テープ材として、ポリテトラフルオロエチレンのシートを使用したことを特徴とする請求項1に記載の電子部品の実装方法。
  4. 前記テープ材を加熱する時及び前記ツールを下に移動させて加熱した前記電子部品を前記実装用の基板に対して押圧した時の前記ツールの第1の表面設定温度は、250〜300℃の範囲にあり、
    前記耐熱性プレートに対し加熱した前記テープ材を加圧する時の第2の表面設定温度は、前記第1の表面設定温度よりも低いことを特徴とする請求項3に記載の電子部品の実装方法。
JP2011142591A 2011-06-28 2011-06-28 電子部品の実装方法 Active JP5827043B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011142591A JP5827043B2 (ja) 2011-06-28 2011-06-28 電子部品の実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011142591A JP5827043B2 (ja) 2011-06-28 2011-06-28 電子部品の実装方法

Publications (2)

Publication Number Publication Date
JP2013012513A JP2013012513A (ja) 2013-01-17
JP5827043B2 true JP5827043B2 (ja) 2015-12-02

Family

ID=47686186

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011142591A Active JP5827043B2 (ja) 2011-06-28 2011-06-28 電子部品の実装方法

Country Status (1)

Country Link
JP (1) JP5827043B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11302675B2 (en) 2020-02-17 2022-04-12 Kioxia Corporation Semiconductor device and method for manufacturing the same
US11521950B2 (en) 2019-09-17 2022-12-06 Kioxia Corporation Semiconductor manufacturing apparatus and method of manufacturing semiconductor device

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5535395B1 (ja) * 2013-12-20 2014-07-02 アルファーデザイン株式会社 部品実装装置
CN107210239B (zh) * 2015-02-03 2021-03-05 东丽工程株式会社 安装装置和安装方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11521950B2 (en) 2019-09-17 2022-12-06 Kioxia Corporation Semiconductor manufacturing apparatus and method of manufacturing semiconductor device
US11302675B2 (en) 2020-02-17 2022-04-12 Kioxia Corporation Semiconductor device and method for manufacturing the same
US11705436B2 (en) 2020-02-17 2023-07-18 Kioxia Corporation Semiconductor device and method for manufacturing the same

Also Published As

Publication number Publication date
JP2013012513A (ja) 2013-01-17

Similar Documents

Publication Publication Date Title
JP5159273B2 (ja) 電子装置の製造方法
JP4056424B2 (ja) 半導体装置の製造方法
US6981317B1 (en) Method and device for mounting electronic component on circuit board
KR100796884B1 (ko) 적층형 반도체 장치의 제조 방법 및 적층형 전자 부품의제조 방법
KR101592044B1 (ko) 열 기계 플립 칩 다이 본딩
JP6189181B2 (ja) 半導体装置の製造方法
CN102760664B (zh) 半导体装置和制造半导体装置的方法
US20090258460A1 (en) Manufacturing method of semiconductor device
JP2007019360A (ja) 電子部品の実装方法
JP2011210773A (ja) 半導体装置の構造および製造方法
JP5827043B2 (ja) 電子部品の実装方法
JP2003282819A (ja) 半導体装置の製造方法
JPWO2006100765A1 (ja) 半導体装置の製造方法及び圧縮成形装置
JP2012204631A (ja) 半導体装置、半導体装置の製造方法及び電子装置
KR101493340B1 (ko) 땜납 전사기재, 땜납 전사기재의 제조방법 및 땜납 전사방법
JP2013065761A (ja) 半導体装置の製造方法および半導体装置の製造装置
JP4769697B2 (ja) プリント基板の製造方法、プリント基板組立体の製造方法、及びプリント基板の反り矯正方法
JP5100715B2 (ja) 半導体装置及び半導体装置の製造方法
WO1998058409A1 (en) Process for mounting semiconductor chip, process for manufacturing chip-on-chip structure, and process for manufacturing chip-on-board structure
KR101300573B1 (ko) 반도체 패키지 제조용 칩 이송 장치
WO2010132338A2 (en) Flip-chip underfill
JP2003204142A (ja) 電子部品実装方法及び電子部品実装装置
JP4285140B2 (ja) 半導体装置の製造方法
JP2002016104A (ja) 半導体装置の実装方法および半導体装置実装体の製造方法
JP4246095B2 (ja) 半導体パッケージ実装構造および半導体パッケージ実装方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140514

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150423

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150512

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150625

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150721

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150825

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151006

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151015

R150 Certificate of patent or registration of utility model

Ref document number: 5827043

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150