JP2020024998A5 - - Google Patents

Download PDF

Info

Publication number
JP2020024998A5
JP2020024998A5 JP2018147942A JP2018147942A JP2020024998A5 JP 2020024998 A5 JP2020024998 A5 JP 2020024998A5 JP 2018147942 A JP2018147942 A JP 2018147942A JP 2018147942 A JP2018147942 A JP 2018147942A JP 2020024998 A5 JP2020024998 A5 JP 2020024998A5
Authority
JP
Japan
Prior art keywords
region
paste
semiconductor device
chip
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018147942A
Other languages
English (en)
Other versions
JP7123688B2 (ja
JP2020024998A (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2018147942A priority Critical patent/JP7123688B2/ja
Priority claimed from JP2018147942A external-priority patent/JP7123688B2/ja
Priority to US16/510,087 priority patent/US11239196B2/en
Publication of JP2020024998A publication Critical patent/JP2020024998A/ja
Publication of JP2020024998A5 publication Critical patent/JP2020024998A5/ja
Priority to US17/645,815 priority patent/US12009333B2/en
Application granted granted Critical
Publication of JP7123688B2 publication Critical patent/JP7123688B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

本半導体装置は、チップ搭載部と、前記チップ搭載部に金属焼結材を介して接合された半導体チップと、を有し、前記金属焼結材は、平面視で前記半導体チップと重複する第1領域と、平面視で前記半導体チップの周囲を囲む第2領域と、を含み、前記第1領域の空隙率は1%以上15%未満であり、前記第2領域の空隙率は15%以上50%以下であることを要件とする。

Claims (11)

  1. ップ搭載部と、
    前記チップ搭載部に金属焼結材を介して接合された半導体チップと、を有し、
    前記金属焼結材は、平面視で前記半導体チップと重複する第1領域と、平面視で前記半導体チップの周囲を囲む第2領域と、を含み、
    前記第1領域の空隙率は1%以上15%未満であり、前記第2領域の空隙率は15%以上50%以下である半導体装置。
  2. 前記第2領域において、前記チップ搭載部と接する第1面と、前記第1面の反対面である第2面とは平行である請求項1に記載の半導体装置。
  3. 前記第2領域は、前記半導体チップの側面に接している請求項1又は2に記載の半導体装置。
  4. チップ搭載部のチップ搭載予定領域内、及び前記チップ搭載予定領域の周囲に金属焼結材のペーストを印刷し、乾燥させる工程と、
    前記ペーストの周縁部を加圧する工程と、
    前記チップ搭載予定領域内に位置する前記ペーストを、加熱雰囲気中で半導体チップを介して加圧し、前記チップ搭載予定領域内及び前記チップ搭載予定領域の周囲に位置する前記ペーストを焼結して金属焼結材を作製し、前記チップ搭載部に前記金属焼結材を介して前記半導体チップを接合する工程と、を有し、
    前記金属焼結材は、平面視で前記半導体チップと重複する第1領域と、平面視で前記半導体チップの周囲に位置する第2領域と、を含み、
    前記第1領域の空隙率は、前記第2領域の空隙率よりも低い半導体装置の製造方法。
  5. 前記第2領域の空隙率は、前記ペーストを印刷する工程で印刷された前記ペーストの空隙率よりも低い請求項に記載の半導体装置の製造方法。
  6. 前記第1領域の空隙率は1%以上15%未満であり、前記第2領域の空隙率は15%以上50%以下である請求項又はに記載の半導体装置の製造方法。
  7. 前記第2領域は、前記ペーストを印刷する工程で印刷された前記ペーストの最厚部の厚さよりも薄く、
    前記第1領域は、前記第2領域よりも薄い請求項乃至の何れか一項に記載の半導体装置の製造方法。
  8. 前記第2領域において、前記チップ搭載部と接する第1面と、前記第1面の反対面である第2面とは平行である請求項乃至の何れか一項に記載の半導体装置の製造方法。
  9. 前記ペーストの周縁部を加圧する工程で加圧される領域は、平面視で、前記ペーストの前記チップ搭載予定領域の最外周よりも内側から、前記ペーストの最外周に至る額縁状の領域である請求項乃至の何れか一項に記載の半導体装置の製造方法。
  10. 前記ペーストの周縁部を加圧する工程では、前記ペーストの周縁部を加熱しながら加圧し、
    前記ペーストの周縁部を加圧する工程の加熱温度は、前記半導体チップを接合する工程の加熱温度よりも低い請求項乃至の何れか一項に記載の半導体装置の製造方法。
  11. 前記半導体チップを接合する工程において、前記第2領域は、前記半導体チップの側面に接する請求項4乃至10の何れか一項に記載の半導体装置の製造方法。
JP2018147942A 2018-08-06 2018-08-06 半導体装置及びその製造方法 Active JP7123688B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018147942A JP7123688B2 (ja) 2018-08-06 2018-08-06 半導体装置及びその製造方法
US16/510,087 US11239196B2 (en) 2018-08-06 2019-07-12 Semiconductor device
US17/645,815 US12009333B2 (en) 2018-08-06 2021-12-23 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018147942A JP7123688B2 (ja) 2018-08-06 2018-08-06 半導体装置及びその製造方法

Publications (3)

Publication Number Publication Date
JP2020024998A JP2020024998A (ja) 2020-02-13
JP2020024998A5 true JP2020024998A5 (ja) 2021-08-19
JP7123688B2 JP7123688B2 (ja) 2022-08-23

Family

ID=69227560

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018147942A Active JP7123688B2 (ja) 2018-08-06 2018-08-06 半導体装置及びその製造方法

Country Status (2)

Country Link
US (2) US11239196B2 (ja)
JP (1) JP7123688B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12030125B2 (en) * 2019-03-29 2024-07-09 Mitsui Mining & Smelting Co., Ltd. Bonded body and method for manufacturing same
JP7351134B2 (ja) * 2019-08-08 2023-09-27 富士電機株式会社 半導体装置及び半導体装置の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014029897A (ja) 2012-07-31 2014-02-13 Hitachi Ltd 導電性接合体およびそれを用いた半導体装置
US8835299B2 (en) * 2012-08-29 2014-09-16 Infineon Technologies Ag Pre-sintered semiconductor die structure
JP2014135411A (ja) * 2013-01-11 2014-07-24 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
JP2015115481A (ja) * 2013-12-12 2015-06-22 株式会社東芝 半導体部品および半導体部品の製造方法
JP2015177182A (ja) * 2014-03-18 2015-10-05 三菱電機株式会社 パワーモジュール
JP2016081943A (ja) * 2014-10-09 2016-05-16 三菱電機株式会社 半導体装置及びその製造方法
US20170294397A1 (en) * 2016-04-08 2017-10-12 Hamilton Sundstrand Corporation Die and substrate assembly with graded density bonding layer
MY181313A (en) * 2016-08-22 2020-12-21 Senju Metal Industry Co Metallic sintered bonding body and die bonding method
DE102016118784A1 (de) * 2016-10-04 2018-04-05 Infineon Technologies Ag Chipträger, konfiguriert zur delaminierungsfreien Kapselung und stabilen Sinterung
JP6366766B2 (ja) 2017-03-24 2018-08-01 三菱電機株式会社 半導体装置
JP2019012755A (ja) * 2017-06-29 2019-01-24 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置

Similar Documents

Publication Publication Date Title
ES2534205T3 (es) Dispositivo y procedimiento temporizado de unión por sinterización a presión
JP2008293000A5 (ja)
JP2020024998A5 (ja)
JP2019528225A5 (ja)
JP2014163379A5 (ja)
JP2016173541A5 (ja)
JP2014150253A5 (ja)
JP2017022300A5 (ja)
JP6543421B2 (ja) 転写方法および実装方法
JP2013229457A5 (ja)
JP2009194189A5 (ja)
JP2006278520A5 (ja)
JP2011049311A5 (ja)
JP2015211180A5 (ja)
JP2011501006A5 (ja)
TWI642132B (zh) 整平裝置及整平一待整平物之方法
TWI555142B (zh) 半導體封裝結構及其製造方法
JP6597056B2 (ja) 半導体実装装置の加熱ヘッダ及び半導体の接合方法
TW201320414A (zh) 組件及製造此組件之方法
TWI594674B (zh) 形成圖案化金屬層的方法及具有圖案化金屬層的物件
TWI505551B (zh) 天線的形成方法及壓合頭
JP2013140876A5 (ja)
JP2010192489A (ja) 電子部品実装構造体の製造方法及び電子部品実装構造体
KR101457338B1 (ko) 회로배선판 제조방법
TWM550479U (zh) 散熱基座