WO2021210344A1 - 半導体装置および半導体モジュール - Google Patents

半導体装置および半導体モジュール Download PDF

Info

Publication number
WO2021210344A1
WO2021210344A1 PCT/JP2021/011411 JP2021011411W WO2021210344A1 WO 2021210344 A1 WO2021210344 A1 WO 2021210344A1 JP 2021011411 W JP2021011411 W JP 2021011411W WO 2021210344 A1 WO2021210344 A1 WO 2021210344A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor element
sealing material
semiconductor device
electrode
semiconductor
Prior art date
Application number
PCT/JP2021/011411
Other languages
English (en)
French (fr)
Inventor
貴博 中野
青吾 大澤
康嗣 大倉
水野　直仁
仁浩 犬塚
Original Assignee
株式会社デンソー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2021028963A external-priority patent/JP7243750B2/ja
Application filed by 株式会社デンソー filed Critical 株式会社デンソー
Priority to CN202180028696.7A priority Critical patent/CN115428145A/zh
Publication of WO2021210344A1 publication Critical patent/WO2021210344A1/ja
Priority to US17/964,381 priority patent/US20230032353A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68372—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support a device or wafer when forming electrical connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/214—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10156—Shape being other than a cuboid at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

半導体装置は、半導体素子（１１）と、半導体素子の裏面（１１ｂ）の側に接合される導電材（１０）と、半導体素子の側面（１１ｃ）および導電材の一部を覆う封止材（１２）とを備える。半導体装置は、半導体素子の表面（１１ａ）および封止材の一部を覆う絶縁層（１５１）と、半導体素子に接続される、第１電極（１３）、第２電極（１４）と、第１電極のうち絶縁層からの露出部分を覆う導電性の第１の外部露出層（１５２）と、第２電極のうち絶縁層からの露出部分を覆う導電性の第２の外部露出層（１５３）とを有してなる再配線層（１５）と、を備える。第２電極は、半導体素子とは反対側の端部が再配線層のうち半導体素子の外郭外側の位置まで延設される。第２の外部露出層は、第２電極のうち半導体素子の外郭外側に位置する一部の領域を覆う。導電材は、半導体素子の裏面に接合された上面（１０ａ）とは反対側の下面（１０ｂ）が封止材から露出する。

Description

半導体装置および半導体モジュール 関連出願への相互参照
　本出願は、２０２０年４月１７日に出願された日本特許出願番号２０２０－７４４２２号と、２０２１年２月２５日に出願された日本特許出願番号２０２１－２８９６３号とに基づくもので、ここにその記載内容が参照により組み入れられる。
　本開示は、ファンアウトパッケージ構造の半導体装置およびこれを用いた半導体モジュールに関する。
　従来、半導体素子を有する半導体装置およびこれを用いた両面放熱構造の半導体モジュールとしては、例えば特許文献１に記載のものが挙げられる。特許文献１に記載の半導体モジュールは、半導体素子を有する半導体装置と、当該半導体装置を挟んだ両側に配置される２つのヒートシンクと、リード端子と、当該半導体装置とリード端子とを繋ぐワイヤとを備える。また、この半導体モジュールは、ワイヤとヒートシンクとの接触による短絡を防ぐため、半導体装置のうちワイヤが接続される側の面とこの面と向き合うヒートシンクとの間に熱伝導性の高い材料で構成された放熱ブロックが配置されている。
特開２００１－１５６２２５号公報
　しかしながら、上記の半導体モジュールは、放熱ブロックにより半導体装置とヒートシンクとの隙間を所定以上とすることでワイヤとヒートシンクとの接触を防止する構造であるため、放熱ブロックが薄型化の阻害要因となっている。また、半導体装置とヒートシンクとの間に放熱ブロックを配置するため、放熱ブロックの分だけ熱抵抗が増加し、半導体モジュールの放熱性が低下してしまう。
　そこで、本発明者らは、この種の半導体モジュールの薄型化および高放熱化のため、半導体装置並びに半導体モジュールの構造について鋭意検討を行った。その結果、半導体装置を再配線層が形成されたファンアウトパッケージ構造とし、当該半導体装置の両面に放熱ブロックを介さずにヒートシンクを接合しつつ、再配線層にワイヤを介さずにリード端子を接続した構造の半導体モジュールを考案するに至った。これにより、放熱ブロックおよびワイヤを有さず、薄型化および高放熱化がなされた両面放熱構造の半導体モジュールとなる。
　ここで、半導体素子を有するファンアウトパッケージ構造の半導体装置は、半導体素子のうち再配線層に覆われる表面とは反対側の裏面を露出させる必要がある。この種の半導体装置は、例えば、パワー半導体素子の表面を仮固定材に密着固定して裏面側を封止材で覆い、仮固定材からパワー半導体素子を剥離して表面上に再配線層を形成した後、封止材を研削して裏面を露出させ、裏面に電極を形成する工程を経て製造される。
　しかしながら、上記の製造方法では、工程が多く、製造コストが大きくなってしまう。また、本発明者らの鋭意検討の結果、裏面を封止材から露出させる研削工程において、半導体素子の側面と封止材との剥離が生じるおそれがあることが判明した。このような剥離が生じると、剥離進展により再配線層へのダメージを与えると共に、半導体素子の側面と封止材との隙間から水分が侵入し、半導体装置の信頼性が低下してしまう。
　本開示は、半導体素子の側面における界面剥離を抑制しつつ、製造コストを従来よりも低減したファンアウトパッケージ構造の半導体装置およびこれを用いた信頼性の高い半導体モジュールである。
　本開示の１つの観点によれば、半導体装置は、半導体素子と、半導体素子の裏面に接合される導電材と、半導体素子の側面および導電材の一部を覆う封止材と、半導体素子の表面および封止材の一部を覆う絶縁層と、半導体素子に接続される第１電極および第２電極と、第１電極のうち絶縁層から露出する部分を覆う導電性のある第１の外部露出層と、第２電極のうち絶縁層から露出する部分を覆う導電性のある第２の外部露出層とを有してなる再配線層と、を備え、第２電極は、半導体素子とは反対側の端部が再配線層のうち半導体素子の外郭よりも外側の位置まで延設されており、第２の外部露出層は、第２電極のうち半導体素子の外郭よりも外側に位置する一部の領域を覆っており、導電材は、半導体素子の裏面に接合された上面とは反対側の下面が封止材から露出している。
　これにより、半導体素子の側面と封止材との境界部分が導電材により覆われることで、封止材の研削工程時にこれらの境界部分にかかる力が低減され、当該境界における剥離が抑制されたファンアウトパッケージ構造の半導体装置となる。また、導電材が半導体素子の裏面を覆うことで、封止材の研削時に半導体素子の裏面まで研削具が到達することがなく、半導体素子の裏面に電極が存在したとしても、当該電極が封止材の研削により削られることもない。よって、この半導体装置は、封止材の研削後に半導体素子の裏面側に電極を形成する工程が不要となるため、従来よりも製造コストが低減される構造にもなっている。
　本開示の別の観点によれば、半導体装置は、半導体素子と、半導体素子の側面を覆う封止材と、半導体素子の表面および封止材の一部を覆う絶縁層と、半導体素子に接続される第１電極および第２電極と、第１電極のうち絶縁層から露出する部分を覆う導電性のある第１の外部露出層と、第２電極のうち絶縁層から露出する部分を覆う導電性のある第２の外部露出層とを有してなる再配線層と、を備え、第２電極は、半導体素子とは反対側の端部が再配線層のうち半導体素子の外郭よりも外側の位置まで延設されており、第２の外部露出層は、第２電極のうち半導体素子の外郭よりも外側に位置する一部の領域を覆っており、封止材のうち再配線層に覆われる一面とは反対側の他面は、半導体素子の裏面よりも突出すると共に、一面の側に凹んだ凹部を有しており、半導体素子は、封止材の凹部において裏面の一部または全部が封止材から露出している。
　封止材のうち再配線層に覆われる一面とは反対側の他面が、半導体素子の裏面よりも突出する形状とされることで、半導体素子の側面と封止材との境界部分に封止材の研削時にかかる力が緩和される。また、封止材の他面が半導体素子の裏面よりも突出した状態でされるため、半導体素子の裏面に電極が存在したとしても、当該電極が封止材の研削により削られることがなく、封止材の研削後の電極形成が不要となり、従来よりも製造コストが低減される。そのため、従来に比べて、半導体素子の側面と封止材との界面において封止材の研削に起因する剥離が生じることが抑制されると共に、製造コストが低減された構造の半導体装置となる。
　また、本開示の１つの観点によれば、半導体モジュールは、半導体素子と、半導体素子の側面を覆う第１の封止材と、半導体素子の表面および封止材の一部を覆う絶縁層、半導体素子に接続される電極、および電極のうち絶縁層から露出する部分を覆う導電性のある外部露出層を有してなる再配線層と、を備える半導体装置と、半導体素子のうち表面とは反対側の裏面であって、封止材から露出する部分に接合材を介して接合される放熱部材と、電極に外部露出層または接合材を介して電気的に接合されるリードフレームと、半導体装置、放熱部材の一部およびリードフレームの一部を覆う第２の封止材と、を備え、半導体装置は、電極のうち絶縁層から露出する端部が半導体素子の外郭よりも外側の位置まで延設されたファンアウトパッケージ構造であり、封止材のうち再配線層に覆われる一面とは反対側の他面は、半導体素子の裏面よりも突出すると共に、一面の側に凹んだ凹部を有しており、半導体素子は、封止材の凹部において裏面の一部または全部が封止材から露出すると共に、接合材を介して放熱部材に接合されている。
　これによれば、封止材のうち再配線層に覆われた一面とは反対側の他面が、半導体素子の裏面よりも突出した形状とされることで、半導体素子の側面と封止材との界面剥離が抑制された半導体装置を用いた半導体モジュールとなる。この半導体モジュールは、半導体素子の側面と封止材との界面剥離が抑制された信頼性の高い半導体装置を用いるため、信頼性が向上すると共に、この半導体装置のうち封止材の凹部において封止材から露出した裏面に接合材を介して放熱部材が接合されている。また、封止材に凹部を設け、凹部に接合材を配置して放熱部材を接合する構造であるため、接合材が凹部の深さに応じた厚みとなり、接合材の厚みを制御しやすいとの効果も得られる。
　なお、各構成要素等に付された括弧付きの参照符号は、その構成要素等と後述する実施形態に記載の具体的な構成要素等との対応関係の一例を示すものである。
第１実施形態の半導体装置の構成を示す断面図である。 図１の半導体装置を再配線層側から見たときの斜視図である。 第１実施形態の半導体装置の製造工程のうち導電材と半導体素子との接合工程を示す断面図である。 図３Ａに続く製造工程を示す断面図である。 図３Ｂに続く製造工程を示す断面図である。 図３Ｃに続く製造工程を示す断面図である。 図３Ｄに続く製造工程を示す断面図である。 図３Ｅに続く製造工程を示す断面図である。 図３Ｆに続く製造工程を示す断面図である。 図３Ｇに続く製造工程を示す断面図である。 図３Ｈに続く製造工程を示す断面図である。 図３Ｉに続く製造工程を示す断面図である。 第１実施形態の半導体装置の他の製造工程であって、絶縁層の形成工程を示す断面図である。 図４Ａに続く製造工程を示す断面図である。 再配線層のうち第１電極と第２電極とを別々に形成する例を示す断面図である。 従来のファンアウトパッケージ構造の半導体装置を示す断面図である。 図５に示す従来の半導体装置の製造工程のうち封止材の研削工程を示す断面図である。 図６のVII領域を拡大したものであって、従来の半導体装置における半導体素子の側面と封止材との界面剥離を示す拡大断面図である。 第１実施形態の半導体装置を用いた半導体モジュールの構成例を示す断面図である。 第１実施形態の半導体装置の第１変形例を示す断面図である。 導電材と封止材との界面剥離が導電材に設けられた貫通孔により抑制されることを説明するための図である。 第１実施形態の半導体装置の第２変形例を示す断面図である。 第１実施形態の半導体装置の第３変形例を示す断面図である。 第１実施形態の半導体装置の第４変形例を示す断面図である。 第１実施形態の半導体装置の第５変形例を示す断面図である。 第１実施形態の半導体装置の第６変形例を示す断面図である。 第１実施形態の半導体装置の第７変形例を示す断面図である。 第２実施形態の半導体装置の構成を示す断面図である。 第２実施形態の半導体装置の製造工程のうち導電材に仮保護材を形成する工程を示す断面図である。 図１８Ａに続く製造工程を示す断面図である。 図１８Ｂに続く製造工程を示す断面図である。 図１８Ｃに続く製造工程を示す断面図である。 図１８Ｄに続く製造工程を示す断面図である。 導電材と半導体素子との接合後にフィラーを含む封止材を成形した場合にて、絶縁層と半導体素子との間にフィラーが入り込んだ例を示す拡大断面図である。 第３実施形態の半導体装置の構成を示す断面図である。 第３実施形態の半導体装置の製造工程のうち半導体素子に裏面保護材を形成する工程を示す断面図である。 図２１Ａに続く製造工程を示す断面図である。 図２１Ｂに続く製造工程を示す断面図である。 図２１Ｃに続く製造工程を示す断面図である。 図２１Ｄに続く製造工程を示す断面図である。 ＵＶテープを用いて裏面保護材を剥離する場合における紫外線照射の工程を示す断面図である。 第３実施形態の半導体装置の第１変形例を示す断面図である。 第３実施形態の半導体装置の第２変形例を示す断面図である。 第４実施形態の半導体装置の構成を示す断面図である。 第４実施形態の半導体装置の製造工程のうち仮固定材を用いて半導体素子を支持基板に仮固定する工程を示す断面図である。 図２６Ａに続く製造工程を示す断面図である。 図２６Ｂに続く製造工程を示す断面図である。 図２６Ｃに続く製造工程を示す断面図である。 第５実施形態の半導体装置の構成を示す断面図である。 図２７のXXVIII領域を拡大して示す走査電子顕微鏡（ＳＥＭ）写真である。 第５実施形態の半導体装置の製造工程のうち導電材を構成する材料および下敷きを用意する工程を示す断面図である。 図２９Ａに続く製造工程を示す断面図である。 図２９Ｂに続く製造工程を示す断面図である。 図２９Ｃに続く製造工程を示す断面図である。 図２９Ｄに続く製造工程を示す断面図である。 図２９Ｅに続く製造工程を示す断面図である。 第５実施形態の半導体装置の他の構成例を示す断面図である。 第３実施形態の半導体装置を用いた半導体モジュールの一例を示す断面図である。
　以下、本開示の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
　（第１実施形態）
　第１実施形態の半導体装置１について、図１、図２を参照して説明する。
　図１は、図２に示すI-I間の断面図である。図２では、後述する第１の外部露出層１５２および第２の外部露出層１５３を分かり易くするため、断面を示すものではないが、外部露出層１５２、１５３にハッチングを施している。
　〔構成〕
　本実施形態の半導体装置１は、例えば図１に示すように、導電材１０と、第１電極１３および第２電極１４が形成された半導体素子１１と、封止材１２と、再配線層１５とを備える。半導体装置１は、半導体素子１１が自身よりも平面サイズの大きい導電材１０上に搭載され、これらの側面が封止材１２で覆われると共に、半導体素子１１および封止材１２上に再配線層１５が形成された構造である。半導体装置１は、半導体素子１１の図示しない電極パッドに第１電極１３の一端が接続され、他の図示しない電極パッドに第２電極１４の一端が接続され、他端が半導体素子１１の外郭よりも外側まで延設された、ファンアウト型のパッケージ構造である。以下、説明の簡便化のため、ファンアウト型のパッケージ構造を「ＦＯＰ構造」と称することがある。
　導電材１０は、例えば図１に示すように半導体素子１１のうち再配線層１５に覆われる面を表面１１ａとして、その反対面である裏面１１ｂを覆う部材である。導電材１０は、半導体素子１１の裏面１１ｂに電気的に接続されており、例えば、Ｃｕ（銅）、焼結Ａｇ（銀）やはんだ等の任意の導電性材料により構成される。導電材１０は、はんだ等により構成される場合には、半導体素子１１の裏面１１ｂに直接接合され、Ｃｕ板等により構成される場合には図示しないはんだ等の任意の導電性接合材を介して接合される。導電材１０は、例えば、半導体素子１１と向き合う上面１０ａが、半導体素子１１の裏面１１ｂに形成される図示しない電極に接続されると共に、上面１０ａとは反対面である下面１０ｂが封止材１２から露出しており、裏面電極として機能する。また、導電材１０は、Ｃｕなどの熱伝導性の高い材料で構成された場合には、半導体素子１１の熱を外部に逃がす役割も果たす。
　なお、導電材１０は、半導体素子１１の反り抑制の観点から、半導体素子１１および半導体素子１１との接合に用いられる図示しない接合材よりも剛性が高い材料で構成されることが好ましい。
　導電材１０は、本実施形態では、その平面サイズが半導体素子１１よりも大きく、かつ半導体素子１１の裏面１１ｂ全域がその外郭よりも内側に位置するように接続される。これは、半導体素子１１のうち表面１１ａと裏面１１ｂとを繋ぐ面を側面１１ｃとして、半導体素子１１の側面１１ｃと封止材１２との境界が導電材１０で覆われた構造とし、これらの界面の密着性、ひいては半導体装置１の信頼性を向上させるためである。この詳細については、後述の半導体装置１の製造方法と共に説明する。
　半導体素子１１は、主としてシリコン、シリコンカーバイド等の半導体材料により構成され、例えばＭＯＳトランジスタ、ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）等のパワー半導体素子であり、通常の半導体プロセスにより製造される。
　半導体素子１１は、例えば、表面１１ａにＡｌ（アルミニウム）等によりなる図示しない複数の電極パッドを備え、当該電極パッド上にＣｕ（銅）等の金属材料で構成される第１電極１３および複数の第２電極１４を有する。半導体素子１１は、例えば、裏面１１ｂに図示しない電極パッドおよびこれを覆う図示しない第３電極が形成されており、第３電極が導電材１０を介して外部に接続される構成となっている。第１電極１３および図示しない第３電極は、例えば、一対とされ、半導体素子１１の主な電流経路とされる。複数の第２電極１４は、少なくとも１つがゲート電極とされ、第１電極１３と第３電極との間の電流のオンオフを制御するために用いられる。第１電極１３は、図示しない電極パッド上に積層され、再配線層１５の内部に配置された内層電極であり、図１に示すように、第１の外部露出層１５２に接続されている。複数の第２電極１４は、第１電極１３と同様に図示しない電極パッド上に積層された内層電極であり、それぞれ第２の外部露出層１５３に接続されている。また、複数の第２電極１４は、再配線層１５内において第２の外部露出層１５３と半導体素子１１の図示しない電極パッドとを繋ぐ内部配線としての役割を果たす。これは、第１電極１３についても同様であり、第１電極１３を再配線層１５内における「第１配線」と称した場合、第２電極１４は「第２配線」と称され得る。
　封止材１２は、図１に示すように、導電材１０のうち下面１０ｂ以外の部分および半導体素子１１の側面１１ｃを覆う部材であり、例えばエポキシ樹脂等の任意の樹脂材料により構成される。具体的には、封止材１２は、導電材１０のうち半導体素子１１と向き合う上面１０ａおよび端面１０ｃと、半導体素子１１のうち側面１１ｃとをそれぞれ覆っている。封止材１２の一部は、導電材１０の下面１０ｂと共に半導体装置１の裏面１ｂを構成している。
　再配線層１５は、図１に示すように、半導体素子１１の表面１１ａおよび封止材１２の一部によりなる一面を覆っており、第１電極１３および第２電極１４のほか、絶縁層１５１と、第１の外部露出層１５２と、第２の外部露出層１５３とを有してなる。再配線層１５は、例えば、公知の再配線形成技術により形成される。
　絶縁層１５１は、例えば、ポリイミド等の絶縁性材料によりなり、任意の塗布工程等により形成される。
　第１の外部露出層１５２および第２の外部露出層１５３は、例えば、Ｎｉ（ニッケル）の金属材料等によりなり、無電解メッキ等により形成される。第１の外部露出層１５２は、上面視にて、半導体素子１１の外郭内側に形成されると共に、図２に示すように、半導体装置１の表面１ａ側において一部が絶縁層１５１から露出しており、外部からの第１電極１３への電気的接続を可能としている。第２の外部露出層１５３は、第２電極１４のうち半導体素子１１の外郭よりも外側に位置する一部の領域を覆っている。第２の外部露出層１５３は、例えば第２電極１４と同数形成され、図２に示すように、半導体装置１の表面１ａ側において絶縁層１５１から露出しており、外部からの第２電極１４を介して半導体素子１１への電気的接続を可能としている。また、外部露出層１５２、１５３は、他の部材と半導体素子１１とを電気的に接続する媒体であればよく、Ｎｉなどによるめっき層に限定されるものではなく、はんだなどによるバンプとされてもよいし、めっき層とバンプとが積層された構成であってもよい。
　なお、図２では、第２の外部露出層１５３が５つ形成され、それぞれが異なる第２電極１４の一部を覆う例を示しているが、これに限定されるものではなく、第２電極１４およびこれを覆う第２の外部露出層１５３の数については任意である。
　以上が、本実施形態の半導体装置１の基本的な構成である。半導体装置１は、半導体素子１１の裏面１１ｂに導電材１０が接続され、半導体素子１１の代わりに導電材１０が露出するＦＯＰ構造である。そのため、半導体装置１は、半導体素子１１の側面１１ｃと封止材１２との界面が露出しておらず、これらの界面における密着性向上の効果が得られる。
　〔製造方法〕
　次に、半導体装置１の製造方法の一例について、図３Ａ～図３Ｊを参照して説明する。
　まず、導電材１０および通常の半導体プロセスで製造され、図示しない電極パッドを備える半導体素子１１を用意する。そして、図示しないはんだ等により、例えば図３Ａに示すように、半導体素子１１の裏面１１ｂと導電材１０とを接合する。
　続いて、図３Ｂに示すように、半導体素子１１の表面１１ａを支持基板２００に貼り付け、導電材１０が接合された半導体素子１１を保持する。支持基板２００としては、例えば、その表面にシリコンに対する密着性が高い図示しない粘着性シートを備える任意のものが用いられる。
　次いで、図示しない金型を用意し、コンプレッション成形等により、支持基板２００に保持された半導体素子１１をエポキシ樹脂等の樹脂材料で覆い、加熱等により硬化することで、図３Ｃに示すように、封止材１２を成形する。これにより、半導体素子１１の側面１１ｃおよび導電材１０は、封止材１２に覆われた状態となる。その後、封止材１２により覆われた導電材１０および半導体素子１１を支持基板２００から剥離する。
　そして、半導体素子１１のうち封止材１２から露出した表面１１ａ上に、例えば、ポリイミド等の感光性の樹脂材料を含む溶液をスピンコート法等により塗布して乾燥し、図３Ｄに示すように、絶縁層１５１を構成する第１層１５１１を形成する。この第１層１５１１は、例えば、フォトリソグラフィエッチング法により、半導体素子１１の表面１１ａのうち第１電極１３および第２電極１４を形成する部分（図示しない電極パッド）以外の領域および封止材１２を覆う所定のパターン形状とされる。第１層１５１１のパターニング後、第１層１５１１および半導体素子１１の露出部分を覆うシード層１６を例えばスパッタリング法等の真空成膜により形成する。このシード層１６は、例えばＣｕ等の導電性材料によりなる。
　続いて、第１層１５１１およびシード層１６を覆うレジスト層１７を形成する。レジスト層１７は、例えば、感光性および絶縁性のある樹脂材料を用い、第１層１５１１と同様にスピンコート法等の湿式成膜法により成膜され、フォトリソグラフィエッチング法により所定のパターン形状とされる。これにより、図３Ｅに示すように、半導体素子１１のうち第１電極１３および第２電極１４が形成される図示しない電極パッド、および第１層１５１１の一部がレジスト層１７から露出した状態となる。
　次いで、例えば電解メッキ等により、図３Ｆに示すように、Ｃｕ等によりなる第１電極１３および第２電極１４を形成する。
　そして、図３Ｇに示すように、例えば、レジスト層１７を剥離液等により除去した後、エッチング液によりシード層１６のうちレジスト層１７の除去によって露出した部分を除去する。
　その後、例えば、第１層１５１１と同じように感光性および絶縁性のある樹脂材料を用い、スピンコート法により、絶縁層１５１を構成する第２層１５１２を形成した後、フォトリソグラフィエッチング法によりパターニングを行う。これにより、図３Ｈに示すように、再配線層１５を構成する絶縁層１５１が形成され、第１電極１３および第２電極１４の一部が絶縁層１５１から外部に露出した状態となる。
　次いで、図３Ｉに示すように、例えば無電解メッキ等によりＮｉ等によりなり、第１電極１３を覆う第１の外部露出層１５２および複数の第２電極１４の一部を覆う第２の外部露出層１５３を形成する。これにより、半導体素子１１および封止材１２上に、第１電極１３、第２電極１４、絶縁層１５１、および外部露出層１５２、１５３を備える再配線層１５が形成される。
　最後に、図３Ｊに示すように、封止材１２を半導体素子１１の裏面１１ｂ側の面から研削等により薄肉化し、導電材１０を露出させる。半導体素子１１の裏面１１ｂに導電材１０を接合しておき、封止材１２の研削等による薄肉化により導電材１０を露出させることで、薄肉化後に改めて半導体素子１１の裏面１１ｂに電極を形成する必要がなくなり、製造コストを低減することができる。
　例えば、上記の工程により、本実施形態の半導体装置１を製造することができる。
　なお、上記の製造方法は、あくまで一例であり、これに限定されるものではない。例えば、第１電極１３、第２電極１４や他の配線を上記した再配線形成工程を繰り返すことにより形成し、より多層構成とされた再配線層１５を形成してもよい。さらに、第１電極１３および第２電極１４を電解メッキに代えて、スクリーン印刷法により形成してもよい。
　具体的には、電極パッド１１ｄ、１１ｅが形成された半導体素子１１を用意し、図３Ａ～図３Ｃで説明した手順と同様に、半導体素子１１と導電材１０との接合、および封止材１２の形成を行う。その後、図４Ａに示すように、絶縁層１５１の一部である第１層１５１１の成膜およびパターニングをし、電極パッド１１ｄ、１１ｅを絶縁層１５１から露出させる。続けて、図４Ｂに示すように、例えば焼結Ｃｕペースト材を図示しないスクリーンマスクを用いてスクリーン印刷により成膜した後に焼結することで、電極パッド１１ｄに接続された第１電極１３と電極パッド１１ｅに接続された第２電極１４とを形成してもよい。
　この工程の場合、電極１３、１４の形成工程が簡素化されると共に、電極１３、１４の厚みを電解メッキに比べて厚くすることができる。なお、スクリーン印刷法により電極１３、１４を形成した場合、その厚みを２０μｍ以上とすることが容易となり、低抵抗化に伴う低インダクタンス化や厚膜化による配線の低熱抵抗化が可能となる。
　また、図４Ｃに示すように、第１電極１３と第２電極１４とを異なるペースト材料を用いて形成してもよい。例えば、第１電極１３がエミッタに接続され、第２電極１４がゲート等に接続され、信号の伝送に用いられる場合、第１電極１３を焼結Ｃｕペースト材により形成した後、第２電極１４を低応力ペースト材により形成してもよい。低応力ペースト材としては、例えば、樹脂材料に銀フィラーを含有する導電性ペースト材等が挙げられる。これにより、第１電極１３および第２電極１４を必要な特性に合わせた材料により構成することが電解メッキで形成する場合に比べて容易となる。
　〔導電材による効果〕
　導電材１０は、薄肉化工程において、半導体素子１１の側面１１ｃと封止材１２との界面が研削の際に晒されることを防ぎ、これらの界面における剥離の発生や剥離界面への水分侵入を抑制する役割を果たす。
　ここで、導電材１０を有しない従来のＦＯＰ構造の半導体装置について述べる。例えば図５に示すように、従来のＦＯＰ構造の半導体装置３００は、半導体素子３０１のうち再配線層３０３に覆われる表面３０１ａとは反対側の裏面３０３ｂが封止材３０２から露出した構造である。
　この半導体装置３００は、例えば図６に示すように、半導体素子３０１を封止材３０２で覆い、再配線層３０３を形成したワークについて、封止材３０２を半導体素子３０１の裏面３０１ｂ側の面からグラインダー２１０で研削除去することにより製造される。この封止材３０２の研削除去に際して、半導体素子３０１の側面３０１ｃと封止材３０２との境界部分がグラインダー２１０の表面に晒されることとなる。
　このとき、半導体素子３０１の側面３０１ｃと封止材３０２との界面に研削時の力が加わることで、例えば図７に示すように、これらの界面で剥離が生じることがある。このような剥離が生じると、界面剥離が再配線層３０３にまで到達して再配線層３０３における配線の断線が生じ得る。
　また、この剥離界面に水分が侵入すると、再配線層３０３における金属材料の腐食や半導体装置３００をリフローにより他の部材に接合する際に侵入した水分が蒸発して、再配線層３０３の剥離や配線の断線の原因となり得る。さらに、剥離界面に侵入した水分が半導体素子３０１の表面と再配線層３０３との界面にまで到達し、これらの界面に滞留すると、半導体素子３０１と再配線層３０３との密着が低下してしまう。半導体素子３０１と再配線層３０３との密着低下が起きると、複数の半導体装置３００を一度に製造する場合には、加熱時やダイシング時などに半導体素子３０１が再配線層３０３から剥離するチップ飛びやウェハ割れの原因にもなり得る。
　これに対して、本実施形態の半導体装置１は、半導体素子１１の裏面に半導体素子１１よりも平面サイズが大きい導電材１０が接合され、半導体素子１１が導電材１０の外郭よりも内側に配置されている。言い換えると、この半導体装置１は、半導体素子１１の側面１１ｃと封止材１２との境界部分が導電材１０により覆い隠された構造である。そのため、封止材１２を半導体素子１１の裏面側の面から研削除去する工程（以下「裏面研削」という）にて、半導体素子１１の側面１１ｃと封止材１２との境界部分がグラインダー等の研削具に晒されることはない。これにより、裏面研削において、半導体素子１１の側面１１ｃと封止材１２との界面にかかるストレスが軽減され、当該界面に剥離が生じることが抑制され、これらの界面への水分侵入ひいてはこれに伴う上記の不具合を防止することができる。
　なお、図５～図７では、半導体素子３０１の表面側の電極を省略すると共に、半導体素子３０１の図示しない電極に接続される配線を含む再配線層３０３については簡略化したものを示している。
　〔半導体モジュールへの適用例〕
　次に、本実施形態の半導体装置１を用いた半導体モジュールの一例については、図８を参照して説明する。図８では、後述する第２ヒートシンク３のうち別断面において外部に接続される配線部分を破線で示している。
　半導体装置１は、例えば図８に示すように、両面放熱構造の半導体モジュールＳ１に適用されると、半導体モジュールの薄型化および高放熱化が可能となり、好適である。なお、本明細書では、半導体装置１が両面放熱構造の半導体モジュールに適用された場合を代表例として説明するが、この適用例に限定されるものではない。
　半導体モジュールＳ１は、図８に示すように、半導体装置１と、第１ヒートシンク２と、第２ヒートシンク３と、リードフレーム４と、接合材５と、封止材６とを有してなる。半導体モジュールＳ１は、２つのヒートシンク２、３が半導体装置１を挟んで対向配置されており、半導体装置１で生じる熱がこれらのヒートシンク２、３を介して両面から外部に放出される両面放熱構造である。
　第１ヒートシンク２は、図８に示すように、表裏の関係にある上面２ａおよび下面２ｂを備える板状とされ、例えばＣｕやＦｅ（鉄）等の金属材料等により構成される。第１ヒートシンク２は、上面２ａにはんだによりなる接合材５を介して半導体装置１が搭載されると共に、下面２ｂが封止材６から露出している。第１ヒートシンク２は、例えば、半導体装置１の通電における電流経路とされており、上面２ａ側の一部が封止材６の外部まで延設されている。つまり、第１ヒートシンク２は、本実施形態では、放熱部材および配線の２つの役割を果たす。なお、第１ヒートシンク２は、「第１放熱部材」と称され得る。
　半導体装置１は、裏面１ｂ側が第１ヒートシンク２に、表面１ａ側が第２ヒートシンク３に、それぞれ接合材５を介して接続される。半導体装置１は、裏面１ｂの全域が第１ヒートシンク２の上面２ａの外郭内側に収まるように配置される。第２ヒートシンク３のうち外部に露出する面を一面３ａとし、半導体装置１に向き合う面を他面３ｂとして、半導体装置１は、例えば、第２の外部露出層１５３を含む一部の領域が第２ヒートシンク３の他面３ｂの外郭よりも外側に位置するように配置される。半導体装置１の第２の外部露出層１５３は、例えば、接合材５を介してリードフレーム４が接続される。
　第２ヒートシンク３は、図８に示すように、表裏の関係にある一面３ａおよび他面３ｂを備える板状とされ、第１ヒートシンク２と同様の材料により構成される。第２ヒートシンク３は、他面３ｂが半導体装置１の上面２ａの一部と対向配置されると共に、一面３ａが封止材６から露出している。第２ヒートシンク３は、接合材５を介して第１の外部露出層１５２および第１電極１３と電気的に接続されており、第１ヒートシンク２と同様に半導体素子１１の電流経路となっている。また、第２ヒートシンク３は、図１の別断面において、他面３ｂ側の一部が封止材６の外部まで延設されており、放熱部材および電気配線の２つの役割を果たす。なお、第２ヒートシンク３は、「第２放熱部材」と称され得る。
　リードフレーム４は、例えば、ＣｕやＦｅ等の金属材料によりなり、図８に示すように、半導体装置１のうち第２の外部露出層１５３と接合材５を介して電気的に接続される。リードフレーム４は、例えば第２電極１４と同数の複数のリードを備える。
　なお、これらのリードは、例えば、封止材６の形成までは、図示しないタイバーにより隣接する複数のリードが連結されているが、封止材６の形成後にプレス打ち抜き等によりタイバーが除去されることで分離した状態となる。また、リードフレーム４は、第２ヒートシンク３と同一の部材として構成され、封止材６の形成まで図示しないタイバーにより連結されていてもよい。この場合であっても、リードフレーム４は、封止材６の形成後にプレス打ち抜き等によりタイバーが除去されることで、第２ヒートシンク３と分離した状態となる。
　接合材５は、半導体モジュールＳ１の構成要素同士を接合する接合材であり、電気的に接続するために導電性を有する材料、例えばはんだなどが用いられる。なお、接合材５は、はんだに限定されるものではない。
　封止材６は、例えばエポキシ樹脂等の熱硬化性樹脂等によりなり、図８に示すように、半導体装置１、ヒートシンク２、３の一部、リードフレーム４の一部および接合材５を覆っている。封止材６は、半導体装置１の一部を構成する封止材１２を「第１の封止材」とした場合、半導体装置１を覆う「第２の封止材」といえる。
　この半導体モジュールＳ１は、半導体装置１の第２の外部露出層１５３とリードフレーム４とが接合材５で接合された構造である。そのため、特開２００１－１５６２２５号公報に記載の従来の半導体モジュールのように、半導体装置１とリードフレーム４とのワイヤ接続が不要となる。また、ワイヤを用いないことで、ワイヤと第２ヒートシンク３との接触防止のための放熱ブロックを半導体装置１と第２ヒートシンク３との間に配置する必要もなくなる。これにより、放熱ブロックの分だけ半導体モジュールの厚みを薄くすることができ、放熱ブロックの熱抵抗がなくなるため、半導体装置１から第２ヒートシンク３までの熱抵抗が小さくなる。
　よって、半導体モジュールＳ１は、半導体装置１を用いることにより、従来よりも薄型化および低熱抵抗化がなされた構造となる。
　本実施形態によれば、半導体素子１１の側面１１ｃと封止材１２との境界部分が導電材１０により覆われることで、封止材１２の研削工程時にこれらの境界部分にかかる力が低減され、当該境界における剥離が抑制されたＦＯＰ構造の半導体装置１となる。また、半導体装置１は、半導体素子１１の裏面１１ｂに導電材１０が接合され、封止材１２の研削工程時に半導体素子１１よりも先に導電材１０が封止材１２から露出するため、研削時に半導体素子１１の裏面電極まで削られてしまうことがない。つまり、半導体装置１は、従来よりも製造工程が簡素化されると共に、薄肉化後に裏面１１ｂでの電極形成工程が不要となるため、その製造コストが低減される構造である。さらに、半導体装置１は、第２の外部露出層１５３に接合材５を介して接合し、リードフレーム４とファンアウト配線である第２電極１４とを電気的に接続できるため、特に両面放熱構造の半導体モジュールの薄型化および低熱抵抗化に適する。
　（第１実施形態の第１変形例）
　半導体装置１は、例えば図９に示すように、導電材１０のうち半導体素子１１の外郭よりも外側に位置する部分に厚み方向に延設された貫通孔１０１を有していてもよい。貫通孔１０１は、導電材１０の端面１０ｃと封止材１２との界面における剥離が生じることを抑制するために設けられる。
　具体的には、貫通孔１０１は、上記第１実施形態の半導体装置１の製造工程のうち図３Ｉに示した状態から封止材１２を半導体素子１１の裏面１１ｂ側から研削する際、導電材１０の端面１０ｃと封止材１２との境界にかかる力を分散させる。導電材１０に貫通孔１０１がない場合、この研削工程において研削時の力は、導電材１０の端面１０ｃと封止材１２との境界部分に作用し、これらを剥離させるおそれがある。
　これに対して、導電材１０が貫通孔１０１を備える場合、研削時の力は、導電材１０の端面１０ｃと封止材１２との境界、および貫通孔１０１と封止材１２との境界にかかることとなる。言い換えると、導電材１０に貫通孔１０１を設けることにより、封止材１２の研削工程において、導電材１０の端面１０ｃと封止材１２との境界にかかる力が低減され、これらの界面で剥離が生じることが抑制される。なお、貫通孔１０１の数、大きさや配置については任意であり、適宜変更され得る。
　仮に、図１０の矢印で示すように、導電材１０の端面１０ｃと封止材１２との界面剥離Ｐ１が生じたとしても、端面１０ｃよりも内側に貫通孔１０１が存在しているため、界面剥離Ｐ１がより内部に進行しようとしても上面１０ａの貫通孔１０１で止められる。また、貫通孔１０１の内部を充填する封止材１２は貫通孔１０１の内壁により冷熱サイクル時の動きが制限されるため、貫通孔１０１と封止材１２との界面剥離Ｐ２が生じたとしても、界面剥離Ｐ２は内部に進行しにくい。その結果、界面剥離Ｐ１、Ｐ２のどちらが生じたとしても、半導体素子１１の側面１１ｃと封止材１２との界面にまで剥離が進行することが抑制される。
　本変形例によっても、上記第１実施形態と同様の効果が得られる。また、導電材１０の端面１０ｃと封止材１２の界面剥離が抑制され、導電材１０と封止材１２との界面剥離が生じたとしても、半導体素子１１の側面１１ｃと封止材１２との界面に到達しにくく、より信頼性が高くなるとの効果が得られる半導体装置１となる。
　（第１実施形態の第２変形例）
　半導体装置１は、例えば図１１に示すように、導電材１０のうち半導体素子１１の外郭よりも外側に位置する部分に溝部１０２を有していてもよい。溝部１０２は、導電材１０の端面１０ｃと封止材１２との界面における剥離が生じた場合に、当該界面剥離を食い止め、半導体素子１１の側面１１ｃと封止材１２との界面への進行を妨げるために設けられる。
　溝部１０２は、例えば、半導体素子１１を囲む環状とされるが、導電材１０と封止材１２との界面剥離が半導体素子１１側に向かうことを抑制できればよく、その形状については任意である。溝部１０２は、例えば、プレス加工やレーザ加工等の任意の加工方法により形成される。
　本変形例によっても、上記第１実施形態と同様の効果が得られる。また、導電材１０と封止材１２との界面剥離が生じたとしても、当該剥離が溝部１０２により食い止められ、半導体素子１１の側面１１ｃと封止材１２との界面密着の信頼性が高くなるとの効果が得られる半導体装置１となる。
　（第１実施形態の第３変形例）
　半導体装置１は、例えば図１２に示すように、導電材１０の端面１０ｃに突起部１０３を有していてもよい。突起部１０３は、導電材１０の端面１０ｃと封止材１２との界面剥離が生じた場合に、当該界面剥離の進行を抑制するために設けられる。
　突起部１０３は、例えば、導電材１０の端面１０ｃの全域に環状に形成されるが、導電材１０の端面１０ｃと封止材１２との界面剥離を抑制できればよく、その形状等については任意である。突起部１０３は、例えば、切削加工等の任意の加工方法により形成される。
　本変形例によっても、上記第２変形例と同様の効果が得られる半導体装置１となる。
　（第１実施形態の第４変形例）
　半導体装置１は、例えば図１３に示すように、導電材１０の上面１０ａのうち半導体素子１１の外郭よりも外側に位置する部分に、導電材１０よりも封止材１２との密着性が高い高密着部１０４を有していてもよい。高密着部１０４は、封止材１２との密着性を高め、導電材１０の端面１０ｃと封止材１２との界面剥離が生じた場合に、当該界面剥離が半導体素子１１まで進行することを抑制するために設けられる。
　高密着部１０４は、例えば、ポリイミド等の樹脂材料とされ、ディスペンサー塗布等の任意の湿式成膜法により形成される。高密着部１０４は、例えば、上面１０ａにおいて半導体素子１１を枠状に囲む環状とされるが、これに限定されるものではなく、その配置や形状等については適宜変更され得る。
　本変形例によっても、上記第２変形例と同様の効果が得られる半導体装置１となる。
　（第１実施形態の第５変形例）
　半導体装置１は、例えば図１４に示すように、導電材１０の上面１０ａのうち半導体素子１１の外郭よりも外側に位置する部分に、マイクロメートルオーダー以下の凹凸形状を有する粗化部１０５を有していてもよい。粗化部１０５は、アンカー効果により封止材１２との密着性を高め、導電材１０の端面１０ｃと封止材１２との界面剥離が生じた場合に、当該界面剥離が半導体素子１１まで進行することを抑制するために設けられる。
　粗化部１０５は、例えば、上面１０ａにおいて半導体素子１１を枠状に囲む環状とされるが、これに限定されるものではなく、その配置や形状等については適宜変更され得る。粗化部１０５は、例えば、レーザ加工等の任意の加工方法により形成される。
　本変形例によっても、上記第２変形例と同様の効果が得られる半導体装置１となる。
　（第１実施形態の第６変形例）
　半導体装置１は、例えば図１５に示すように、半導体素子１１の側面１１ｃにマイクロメートルオーダー以下の凹凸形状を有する粗化部１１１を有していてもよい。粗化部１１１は、アンカー効果により封止材１２との密着性を高め、仮に導電材１０と封止材１２との界面剥離が生じたとしても、その剥離が進行することを抑制するために設けられる。
　粗化部１１１は、例えば、シリコンウェハから半導体素子１１をダイシングカットの際にレーザ加工による粗化処理を行うことにより形成され得る。以下、説明の簡便化のため、前述した半導体素子１１の側面１１ｃのレーザ加工による粗化処理を「レーザダイシング」と称することがある。
　本変形例によれば、上記第１実施形態と同様の効果が得られる。また、導電材１０と封止材１２との界面剥離が生じたとしても、半導体素子１１の側面１１ｃと封止材１２との界面の密着性を高めることで当該剥離が再配線層１５にまで進行することを抑制でき、より信頼性が高い半導体装置１となる。
　（第１実施形態の第７変形例）
　半導体装置１は、例えば図１６に示すように、半導体素子１１の裏面１１ｂに凹部１１２が設けられ、導電材１０が凹部１１２に収容されると共に、凹部１１２の底部１１２ａに接合された構成であってもよい。なお、「凹部１１２の底部１１２ａ」とは、例えば、裏面１１ｂ側に対する法線方向から見て、凹部１１２の底面に位置する部分をいう。
　この場合、半導体素子１１の厚みが上記第１実施形態よりも大きくなることで、半導体素子１１の側面１１ｃと封止材１２との接触面積が大きくなり、封止材１２の裏面研削時における半導体素子１１の側面１１ｃと封止材１２との界面剥離が抑制される。また、導電材１０は、本変形例では、半導体素子１１よりも平面サイズが小さくされ、凹部１１２の深さと同じ厚みとされる。
　凹部１１２は、例えば、半導体素子１１の裏面１１ｂに所定のパターン形状の保護膜を成膜した後、シリコンエッチングに用いられる任意のアルカリ液等により保護膜から露出した部分においてシリコンの異方性エッチングを行う等の方法により形成される。また、凹部１１２は、導電材１０の外寸よりも内径が大きい環状のシリコン基板を別途用意し、半導体素子１１の裏面１１ｂに陽極接合をするなどの方法で形成されてもよい。なお、後者の場合には、半導体素子１１の裏面１１ｂが凹部１１２の底部１１２ａとなる。
　本変形例では、封止材１２の裏面研削時に、半導体素子１１の側面１１ｃと封止材１２との境界部分がグラインダーの表面に接触することとなるが、半導体素子１１の側面１１ｃと封止材１２との接触面積が増大することで当該境界での剥離が抑制される。また、封止材１２の裏面研削時においてグラインダーなどの研削具と接触する境界部分は、半導体素子１１の側面１１ｃ－封止材１２に加えて、導電材１０－封止材１２、および凹部１１２－封止材１２が加わる。そのため、裏面研削時の力が分散され、半導体素子１１の側面１１ｃ－封止材１２の境界にかかる力が低減され、当該境界における剥離発生が抑制される。
　よって、本変形例によっても、上記第１実施形態と同様に、半導体素子１１の側面１１ｃと封止材１２との界面剥離が抑制され、信頼性の高い半導体装置１となる。
　（第２実施形態）
　第２実施形態の半導体装置１について、図１７～図１９を参照して説明する。
　本実施形態の半導体装置１は、例えば図１７に示すように、半導体素子１１の側面１１ｃが絶縁性材料によりなる側壁絶縁部１８により覆われている点で上記第１実施形態と相違する。本実施形態では、この相違点について主に説明する。
　本実施形態の半導体装置１は、例えば、図１８Ａ～図１８Ｄに示す製造工程を経て製造される。
　具体的には、まず、図１８Ａに示すように、導電材１０の上面１０ａのうち後ほど半導体素子１１を接合する領域を含む所定の領域に仮保護材１１０を成膜する。仮保護材１１０は、封止材１２を形成後に剥離可能な任意の材料、例えば粘着材や感光性のある樹脂材料などにより構成される。仮保護材１１０は、例えば、粘着材で構成される場合には紫外線照射や加熱等により導電材１０との粘着力が低下する材料が用いられ、感光性のある樹脂材料で構成される場合にはポジ型のレジスト材などが用いられ得る。
　なお、仮保護材１１０は、後述する凹部１２１を設けるために用いられるが、凹部１２１の深さを所定以上（限定するものではないが、例えば２０μｍ以上）としたい場合には、粘着材と仮部材とにより構成されることが好ましい。この場合、仮部材は、封止材１２の構成材料と相溶性がなく、封止材１２の成形工程における加熱に耐えられる耐熱性のある材料であればよく、任意の材料が用いられる。仮保護材１１０は、後ほど形成される凹部１２１に半導体素子１１が収まるようにするため、その平面サイズが半導体素子１１よりも大きくされる。
　続いて、図１８Ｂに示すように、仮保護材１１０を支持基板２００に貼り付け、図示しない金型を用いてコンプレッション成形等により導電材１０および仮保護材１１０を覆う封止材１２を成形する。
　次いで、図１８Ｃに示すように、封止材１２で仮保護材１１０および導電材１０が覆われたワークを支持基板２００から剥離し、導電材１０の下面１０ｂ側の面から封止材１２の研削を行い、導電材１０の下面１０ｂを露出させる。そして、仮保護材１１０を導電材１０から剥離することで、例えば図１８Ｄに示すように、導電材１０を露出させる凹部１２１を有した封止材１２を形成する。
　その後、図１８Ｄに示すように、凹部１２１に半導体素子１１を収容し、図示しない接合材により導電材１０と半導体素子１１の裏面１１ｂとを接合する。なお、半導体素子１１は、次に形成する側壁絶縁部１８と側面１１ｃとの密着性をさらに高めるため、レーザダイシング等により側面１１ｃに図１５に示す粗化部１１１を有する構成としてもよい。
　そして、図１８Ｅに示すように、絶縁層１５１の第１層１５１１を例えばスピンコート等の湿式成膜法により形成する。このとき、絶縁層材料が凹部１２１と半導体素子１１の側面１１ｃとの隙間に流れ込んで硬化することで、第１層１５１１および側壁絶縁部１８が形成される。つまり、側壁絶縁部１８は、例えばポリイミド等の絶縁層１５１と同じ絶縁性材料により構成される。
　以下、上記第１実施形態で説明した製造方法と同様の工程により、再配線層１５を形成することで、本実施形態の半導体装置１を製造することができる。
　上記第１実施形態の製造方法では、封止材１２の成形時に支持基板２００と半導体素子１１の表面１１ａとの間に何らかの原因により封止材１２を構成する樹脂材料が入り込むおそれがある。この場合において、封止材１２を放熱フィラー等のフィラーを含む絶縁性材料により構成するとき、図１９に示すように、再配線層１５の一部である絶縁層１５１と半導体素子１１の表面１１ａとの間にフィラー１２２が入り込み得る。このようなフィラー１２２が絶縁層１５１と半導体素子１１との間に存在すると、フィラー１２２上における絶縁層１５１の厚みが薄くなり、絶縁不良の原因となり得る。
　これに対して、本実施形態の半導体装置１は、封止材１２を成形した後、導電材１０と半導体素子１１とを接合し、絶縁層１５１を成膜することで製造されるため、半導体素子１１の表面１１ａに封止材１２の構成材料が存在することはない。そのため、半導体装置１は、封止材１２にフィラー１２２を含む絶縁性材料により構成する場合であっても、フィラー１２２に起因する絶縁不良が生じない構成となる。
　また、封止材１２の裏面研削の後に、導電材１０と半導体素子１１とを接合するため、半導体素子１１の側面１１ｃと側壁絶縁部１８との間に研削時のストレスがかかることがなく、裏面研削に起因する界面剥離も生じない。
　本実施形態によっても、上記第１実施形態と同様の効果が得られる半導体装置１となる。
　（第３実施形態）
　第３実施形態の半導体装置１について、図２０～図２２を参照して説明する。
　本実施形態の半導体装置１は、例えば図２０に示すように、導電材１０を有しておらず、封止材１２のうち再配線層１５とは反対側の面に凹部１２３が形成され、半導体素子１１の裏面１１ｂの一部または全部が凹部１２３内において封止材１２から露出している。本実施形態の半導体装置１は、この点で上記第１実施形態と相違する。本実施形態では、この相違点について主に説明する。
　本実施形態の半導体装置１は、封止材１２の他面１２ｂが半導体素子１１の裏面１１ｂよりも突出すると共に、他面１２ｂに凹部１２３を備え、凹部１２３において半導体素子１１の裏面１１ｂが封止材１２から露出した構造である。封止材１２の他面１２ｂが半導体素子１１の裏面１１ｂよりも突出した構造であるため、封止材１２の研削時に半導体素子１１の側面１１ｃと封止材１２との境界部分が研削具に晒されない。そのため、半導体装置１は、半導体素子１１の側面１１ｃと封止材１２との界面剥離が抑制された構造となる。
　〔製造方法〕
　本実施形態の半導体装置１は、例えば図２１Ａ～図２１Ｄに示す製造工程を経て製造される。
　具体的には、例えば図２１Ａに示すように、半導体素子１１を用意し、裏面１１ｂの全域を裏面保護材１２０で覆う。裏面保護材１２０は、封止材１２を形成後に剥離可能な任意の材料、例えば、紫外線照射や加熱により半導体素子１１の裏面１１ｂへの粘着力が低下する粘着材などにより構成される。ここでは、紫外線照射により粘着力が低下する粘着材を裏面保護材１２０として用いた場合を代表例として説明する。この場合、裏面保護材１２０としては、例えば、ＰＶＣやポリオレフィンなどの任意の基材上に紫外線で硬化するアクリル系またはシリコン系の粘着材を備える任意のテープ等が使用され得る。
　続いて、図２１Ｂに示すように、半導体素子１１の表面１１ａを支持基板２００に貼り付け、図示しない金型を用いてコンプレッション成形等により導電材１０および裏面保護材１２０を覆う封止材１２を成形する。
　次いで、図２１Ｃに示すように、例えば上記第１実施形態と同様の工程により再配線層１５を半導体素子１１の表面１１ａ側に形成する。
　その後、封止材１２のうち裏面保護材１２０を覆う側の面を研削し、図２１Ｄに示すように、裏面保護材１２０を露出させる。なお、この封止材１２の研削工程において、半導体素子１１の裏面１１ｂまで誤って研削されないようにするため、裏面保護材１２０の厚みは、限定するものではないが、例えば６０μｍ以上とされることが好ましい。
　そして、図２１Ｅに矢印で示すように、封止材１２の他面１２ｂ側から紫外線（ＵＶ）を照射し、裏面保護材１２０の粘着力を低下させ、裏面保護材１２０と半導体素子１１の裏面１１ｂとの密着を低下させる。
　最後に、図示しないダイシングテープによりＵＶ照射後の裏面保護材１２０を剥離することで、図２０に示すように、半導体素子１１の裏面１１ｂを露出させる凹部１２３を備えた封止材１２が形成される。
　例えば、上記の製造方法により半導体装置１を製造できる。裏面保護材１２０を剥離することで凹部１２３が形成され、半導体素子１１の裏面１１ｂが露出することとなるため、封止材１２の研削後における半導体素子１１の裏面１１ｂでの電極形成工程が不要となる。また、この半導体装置１を用いて上記第１実施形態と同様の構造の半導体モジュールを構成することもでき、この場合、凹部１２３に接合材５を塗布して放熱部材などの他の部材と半導体素子１１の裏面１１ｂとを接合することとなる。
　〔製造方法の変形例１〕
　裏面保護材１２０を剥離する際、紫外線により粘着力が低下する粘着テープ（以下「ＵＶテープ」という）を介して裏面保護材１２０を剥離してもよい。
　具体的には、紫外線を照射後に、図２２に示すように、封止材１２の他面１２ｂおよび裏面保護材１２０にＵＶテープＴを貼り付け、マスクＭを用いて、ＵＶテープＴのうち裏面保護材１２０に貼り付けられた部分に紫外線を照射する。その後、図示しないダイシングテープをＵＶテープＴに貼り付け、ＵＶテープＴごと裏面保護材１２０を剥離することで、図２０に示す半導体装置１となる。これにより、裏面保護材１２０とは強粘着、封止材１２とは低粘着の状態となったＵＶテープＴを介して裏面保護材１２０を剥離することとなり、裏面保護材１２０以外へのダイシングテープによるピール力の負荷が低減され、半導体装置１の変形が抑制される。つまり、ＵＶテープＴを用いることで、本実施形態の半導体装置１の製造における歩留まりが向上する効果が得られる。
　〔製造方法の変形例２〕
　上記では、裏面保護材１２０として粘着材を用い、ダイシングテープにより剥離する例について説明したが、これに限定されるものではない。
　例えば、熱可塑性樹脂により裏面保護材１２０を構成し、封止材１２の研削後に薬液で裏面保護材１２０を溶解除去することで凹部１２３を形成してもよい。例えば、この場合において、裏面保護材１２０としてポリブタジエンを用いたとき、裏面保護材１２０を溶解除去するために用いる薬液としては、封止材１２を溶解させず、ポリブタジエンを溶解させる溶媒が用いられる。このような薬液としては、例えば、溶解度パラメータの値（ＳＰ値）がポリブタジエンの８．１～８．６に近い、トルエン（８．９）、ジメチルエーテル（８．８）、エポキシ（１０．９）などが挙げられる。
　なお、この場合、図２１Ａに示す半導体素子１１の裏面１１ｂへの裏面保護材１２０の貼り付けについては、熱圧着により行うことができる。
　この方法によっても、裏面保護材１２０を除去する際に、封止材１２に物理的な力が作用しないため、半導体装置１の変形が抑制され、製造時の歩留まりを向上する効果が得られる。
　〔製造方法の変形例３〕
　裏面保護材１２０としては、加熱により半導体素子１１の裏面１１ｂとの密着力が低下する任意の材料が使用されてもよい。
　この場合、裏面保護材１２０は、封止材１２を成形後に支持基板２００から剥離する際の加熱温度よりも高い温度で密着力が低下する特性を有する材料が用いられる。例えば、支持基板２００と封止材１２を成形後のワークとを剥離する温度が１９０℃である場合、裏面保護材１２０としては、１９０℃を超える温度で密着力が低下するものが用いられ得る。この場合、例えば、支持基板２００の粘着材としては、１９０℃で剥離可能な日東電工社製のリバアルファ（登録商標）３１９５Ｖが用いられ得る。また、裏面保護材１２０としては、２３０℃で剥離可能な同社製のリバアルファ（登録商標）３１９５Ｅが用いられ得る。ただ、上記の使用材料については、あくまで一例であり、他の公知の材料が用いられてもよい。また、剥離温度についても適宜変更され得る。
　なお、裏面保護材１２０は、半導体素子１１の反り抑制の観点から、低弾性の材料により構成されることが好ましい。これは、剥離時における加熱による半導体素子１１の反りを妨げることで、剥離後の反りの原因となる半導体素子１１の内部応力が生じることを抑制するためである。
　この方法によっても、裏面保護材１２０の剥離時において、封止材１２に物理的な力が作用しないため、半導体装置１の変形が抑制され、製造時の歩留まりを向上する効果が得られる。
　本実施形態によれば、上記第１実施形態と同様の効果が得られる半導体装置１となる。また、凹部１２３を有することで、接合材５を用いて半導体装置１のうち半導体素子１１の裏面１１ｂを他の部材に接合する場合、接合材５の厚みが凹部１２３の深さ以上となるため、接合材５の厚みを所定以上に確保できるとの効果も得られる。さらに、接合材５として例えばはんだ箔を用いる場合、予め凹部１２３にはんだ箔を設けた後に他の部材に組み付けることも可能となり、組み付け時の接合材５の位置決めが不要となる効果も得られる。
　（第３実施形態の第１変形例）
　凹部１２３は、図２０に示すように半導体素子１１の外形と同一である例に限られず、例えば図２３に示すように、半導体素子１１の裏面１１ｂの平面サイズよりも小さくされ、かつ半導体素子１１の裏面１１ｂの外郭内側に収まるように形成されてもよい。
　この半導体装置１は、半導体素子１１の側面１１ｃと封止材１２との境界が封止材１２により覆われているため、上記第３実施形態に比べて、封止材１２の研削時において当該境界部分にかかる力がより低減される構造である。
　また、この場合、封止材１２のうち裏面１１ｂを覆う部分は、半導体素子１１の裏面１１ｂに向かってはみ出した「はみ出し部」となっている。はみ出し部は、半導体素子１１を抑え込み、半導体素子１１の側面１１ｃと封止材１２との界面密着を安定させる。また、はみ出し部は、シリコンウェハを用いて複数の半導体装置１を一度に製造する場合において、半導体素子１１を抑え込むことで、封止材１２の研削時やダイシングカット時におけるチップ飛びやウェハの割れを抑制する役割も果たす。
　本変形例によれば、上記第３実施形態の効果に加えて、複数個の半導体装置１を一度に製造する際のチップ飛びやウェハの割れを抑制する効果も得られる。
　（第３実施形態の第２変形例）
　凹部１２３は、例えば図２４に示すように、半導体素子１１の裏面１１ｂの平面サイズよりも大きくされ、かつ半導体素子１１の裏面１１ｂが凹部１２３の内部に収まるように形成されてもよい。言い換えると、凹部１２３は、封止材１２の他面１２ｂのうち凹部１２３による段差部分が、半導体素子１１の裏面１１ｂの外郭よりも外側に位置するように形成される。
　この半導体装置１は、接合材５を介して半導体素子１１の裏面１１ｂに放熱部材などを接合したとき、半導体素子１１の熱が凹部１２３に充填された接合材５によって、より広範囲に拡散されることとなるため、放熱性が高められた構造となる。つまり、本変形例にかかる半導体装置１は、高放熱化された半導体モジュールを構成するために適した構造となっている。
　本変形例によれば、上記第３実施形態の効果に加えて、実装された半導体装置１の半導体素子１１の放熱性がより向上する効果も得られる。
　（第４実施形態）
　第４実施形態の半導体装置１について、図２５～図２６Ｄを参照して説明する。
　本実施形態の半導体装置１は、例えば図２５に示すように、半導体素子１１の側面１１ｃを覆う略枠体状の枠体被覆部１９を備える点で上記第３実施形態と相違する。本実施形態では、この相違点について主に説明する。
　半導体素子１１は、本実施形態では、側面１１ｃが枠体被覆部１９により覆われる一方で、裏面１１ｂが枠体被覆部１９に覆われておらず、外部に露出している。
　枠体被覆部１９は、封止材１２よりも半導体素子１１への密着性が高い任意の絶縁性材料、例えば、ポリイミド、ポリアミドや酢酸ブチルなどにより構成される。枠体被覆部１９は、図２５に示すように、半導体素子１１よりもその厚さ方向における寸法が大きく、再配線層１５側において膜平面方向に沿って突き出たフランジ部分を有する略筒形状とされている。枠体被覆部１９は、封止材１２の厚みと同じ厚みとされ、半導体素子１１の裏面１１ｂを外部に露出させる開口部１９１を備える。この開口部１９１は、上記第３実施形態における凹部１２３に相当する。
　枠体被覆部１９は、後述する半導体装置１の製造工程のうち封止材１２の成形から封止材１２の研削までの間、半導体装置１の裏面１１ｂおよび側面１１ｃを覆っており、封止材１２の研削時に半導体素子１１の裏面１１ｂを保護する役割を果たす部材である。枠体被覆部１９は、封止材１２の研削後、半導体素子１１の裏面１１ｂを覆う部分が除去されることにより、上記の形状とされる。
　本実施形態の半導体装置１は、例えば図２６Ａ～図２６Ｄに示す製造工程を経て製造される。
　まず、例えば図２６Ａに示すように、半導体素子１１の表面１１ａを支持基板２００に貼り付けた後、ポリイミド等によりなる樹脂シート１９０を半導体素子１１に貼り付ける。これにより、半導体素子１１は、裏面１１ｂおよび側面１１ｃが樹脂シート１９０で覆われて保護された状態となると共に、支持基板２００から浮くチップ浮きや支持基板２００上での位置ズレが抑制される。
　続けて、例えば図２６Ｂに示すように、図示しない金型を用意し、コンプレッション成形等により樹脂シート１９０ごと半導体素子１１を覆う封止材１２を成形する。その後、加熱等の任意の方法により、ワークを支持基板２００から剥離し、半導体素子１１の表面１１ａを外部に露出させる。
　次いで、例えば図２６Ｃに示すように、半導体素子１１の表面１１ａ、枠体被覆部１９の一部および封止材１２の一面１２ａを覆う再配線層１５を上記第１実施形態と同様の工程により形成する。
　その後、例えば図２６Ｄに示すように、封止材１２のうち樹脂シート１９０を覆う側の面からグラインダーなどの研削具を用いて、封止材１２を研削し、樹脂シート１９０のうち半導体素子１１の裏面１１ｂを覆う部分を封止材１２から露出させる。
　最後に、フォトリソグラフィエッチング法やレーザ加工などの任意の方法により、樹脂シート１９０のうち半導体素子１１の裏面１１ｂを覆う部分を除去して開口部１９１を形成し、半導体素子１１の裏面１１ｂを外部に露出させる。
　このような製造方法により半導体装置１を製造することができ、封止材１２の研削時に樹脂シート１９０で半導体素子１１の裏面１１ｂを保護することで、封止材１２の研削後における裏面１１ｂ側の電極形成工程が不要となる。また、樹脂シート１９０のうち半導体素子１１の裏面１１ｂを覆う部分を任意のエッチング方法で選択的に除去するため、半導体素子１１の側面１１ｃと枠体被覆部１９との境界部分に物理的な力が作用しにくい。さらに、封止材１２よりも半導体素子１１への密着性が高い樹脂材料により枠体被覆部１９を構成することで、半導体素子１１の側面１１ｃと枠体被覆部１９との界面がより密着した状態となり、当該界面での剥離が抑制される。
　本実施形態によっても、上記第３実施形態と同様の効果が得られる。また、半導体素子１１を支持基板２００にマウントした後に樹脂シート１９０で覆うため、チップ浮きや位置ズレが抑制されるため、製造における歩留まりが向上する効果も得られる。
　なお、一度に複数個の本実施形態の半導体装置１を製造する場合には、樹脂シート１９０は、支持基板２００にマウントされた複数の半導体素子１１すべてを覆うように貼り付けられる。この場合、枠体被覆部１９のフランジ部分は、再配線層１５の膜平面に沿って半導体装置１の端面まで延設された状態となる。
　（第５実施形態）
　第５実施形態の半導体装置１について、図２７～図２９Ｆを参照して説明する。
　本実施形態の半導体装置１は、例えば図２７に示すように、半導体素子１１の裏面１１ｂを覆う導電材１０のうち半導体素子１１の外郭外側に位置する突出部１０６が、導電材１０の他の部位よりも低密度のポーラス構造である点で上記第１実施形態と相違する。本実施形態では、この相違点について主に説明する。
　導電材１０は、本実施形態では、例えば、金属焼結体で構成されている。ここでいう「金属焼結体」とは、少なくとも導電性を有する金属材料を主成分とし、所定の圧力がかからない一部の箇所において、後述する低密度なポーラス構造が形成されるものである。金属焼結体としては、例えば、銀を主成分とする焼結銀や銅を主成分とする焼結銅等が挙げられるが、これらの材料に限定されるものではない。本実施形態では、導電材１０が焼結銀で構成される場合を代表例として説明する。
　導電材１０は、本実施形態では、半導体素子１１よりも平面サイズが大きく、半導体素子１１の裏面１１ｂの全域を覆う配置とされている。導電材１０は、図２７に示すように、下面１０ｂのうち半導体素子１１の外郭内側、すなわち直下に位置する領域が外部に露出している。一方、導電材１０のうち半導体素子１１の外郭外側に位置する部位を突出部１０６として、下面１０ｂのうち突出部１０６に位置する領域の一部は、半導体素子１１側に向かって傾斜すると共に、封止材１２に覆われている。
　突出部１０６は、導電材１０の他の部位よりも低密度なポーラス構造となっている。具体的には、突出部１０６は、例えば図２８に示すように、マイクロメートルオーダー以下の空隙、すなわちマイクロポアが複数形成された多孔質体であり、導電材１０の残部よりも低密度となっている。これは、突出部１０６が、導電材１０を形成する工程において、導電材１０の構成材料の一部を半導体素子１１の外郭よりも外側にはみ出させ、敢えて加圧されない領域として生じさせたバリの部位であることに起因する。この導電材１０の形成工程については、後述する。
　突出部１０６は、少なくとも突出部１０６の最表面に繋がる多数のマイクロポアが形成されると共に、封止材１２がこのマイクロポアに入り込んだ状態となっている。なお、突出部１０６のマイクロポアは、封止材１２の形成時に封止材１２を構成する樹脂材料が入り込めるように、突出部１０６の最表面に位置する開口部の最小幅が１０ｎｍ以上となっている。これにより、アンカー効果が生じ、突出部１０６と封止材１２との密着力が向上することで、導電材１０の下面１０ｂ側を起点とする突出部１０６と封止材１２との界面剥離が抑制される。また、突出部１０６は、最表面のなす凹凸形状、すなわちマクロな凹凸形状を有しており、マイクロポアによるアンカー効果のほか、封止材１２がマクロな凹凸形状に追従することに起因するアンカー効果も生じさせる。その結果、本実施形態の半導体装置１は、半導体素子１１の側面１１ｃと封止材１２との界面剥離が抑制され、信頼性が高い構造となっている。
　一方、導電材１０のうち平面視にて半導体素子１１の直下に位置する直下部は、導電材１０の形成工程において、導電材１０の構成材料のうち半導体素子１１を介して加圧される領域である。そのため、導電材１０のうち直下部は、例えば図２８に示すように、突出部１０６よりも緻密化されて空隙が少なく、密度が高い状態となっている。
　〔製造方法〕
　次に、本実施形態の半導体装置１の製造方法について説明するが、ここでは、図２９Ａ～図２９Ｆを参照し、上記第１実施形態とは異なる工程について主に説明する。
　まず、例えば図２９Ａに示すように、後に導電材１０を構成する導電シート１００およびその下敷きとなる下地シート２０１を用意する。導電シート１００としては、例えば、焼結が可能な、銀ナノ粒子あるいは銀マイクロ粒子等の金属微粒子を含むフィルム等を用いることができる。下地シート２０１としては、ゴムなどの樹脂材料によりなるシート材であって、後述する打ち抜き工程の温度に耐えられるもの（例えばシリコンゴムシートなど）を用いることができる。
　なお、導電シート１００は、例えば、厚み１０μｍ～１００μｍ、弾性率２０ＧＰa～８０ＧＰa程度とされる。下地シート２０１は、例えば、厚み０．１ｍｍ～１ｍｍ、弾性率５ＭＰa程度とされる。
　続いて、例えば図２９Ｂに示すように、導電シート１００と下地シート２０１とを重ね合わせ、別途用意した半導体素子１１を導電シート１００上に載置する。なお、ここでは、工程を分かり易くするため、導電シート１００上に１つの半導体素子１１を載置する場合を代表例として説明するが、これに限定されるものではなく、複数の半導体素子１１を載置し、一度に複数の半導体装置１を製造してもよい。
　次いで、例えば図２９Ｃに示すように、半導体素子１１の表面１１ａ側から図示しない加圧機構を用いて加圧し、導電シート１００の一部を押圧する。このとき、下地シート２０１のうち半導体素子１１の直下に位置する領域を含む一部の領域が弾性変形をすることで、導電シート１００は、半導体素子１１の直下に位置する直下部位とこれに隣接する部位との間に剪断力が生じる。その結果、導電シート１００のうち半導体素子１１の直下部分およびその周辺部位は、図２９Ｄに示すように、打ち抜かれ、半導体素子１１に転写される。
　なお、上記の打ち抜き工程は、例えば、大気中にて、１００℃～２００℃、１ＭＰａ～５ＭＰａの条件で行うことができるが、温度や圧力等については導電シート１００や下地シート２０１の材料に応じて適宜変更され得る。また、この打ち抜き工程により、導電材１０のうち突出部１０６に位置する下面１０ｂの一部は、半導体素子１１側、すなわち上側に向かって傾斜した状態となる。
　その後、例えば、図示しない加熱ステージ上で、半導体素子１１および転写された導電材料を２００℃～３００℃の焼成温度で加熱し、導電材料を焼結させる。これにより、突出部１０６が多数のマイクロポアを有するポーラス構造とされつつ、半導体素子１１の直下部が突出部１０６よりも緻密化された導電材１０を形成することができる。また、この焼結工程により、導電材１０は、半導体素子１１の裏面１１ｂに接合された状態となる。
　そして、例えば図２９Ｅに示すように、半導体素子１１の表面１１ａを支持基板２００に貼り付け、導電材１０が接合された半導体素子１１を保持する。
　続いて、図示しない金型を用意し、コンプレッション成形等により、支持基板２００に保持された半導体素子１１をエポキシ樹脂等の樹脂材料で覆い、加熱等により硬化することで、図２９Ｆに示すように、封止材１２を成形する。これにより、半導体素子１１の側面１１ｃおよび導電材１０は、封止材１２に覆われた状態となる。特に、導電材１０のうち多数のマイクロポアを有する突出部１０６は、アンカー効果により、導電材１０の他の部位よりも封止材１２と高密着した状態となる。
　次いで、例えば図３Ｄ～図３Ｊに示す上記第１実施形態の半導体装置１と同様の工程を行うことにより、本実施形態の半導体装置１を製造することができる。本実施形態の製造方法によれば、導電材１０の形成工程において封止材１２との高密着領域、すなわち突出部１０６が形成される。そのため、上記第１実施形態の第３変形例ないし第６変形例のように、導電材１０の形成工程とは別に、導電材１０－封止材１２の界面の剥離伸展を抑制する領域、あるいは封止材１２との高密着領域を形成する必要がなく、製造工程が簡素化される。よって、本実施形態の半導体装置１は、上記第１実施形態の第３変形例ないし第６変形例よりも、製造コストが低減される構造となる。
　本実施形態によれば、上記第１実施形態と同様に、半導体素子１１の側面１１ｃと封止材１２との境界部分が導電材１０により覆われているため、封止材１２の研削工程時にこれらの境界部分にかかる力が低減される構造の半導体装置１となる。そのため、上記第１実施形態と同様の効果が得られる。また、導電材１０のうち突出部１０６が多孔質体であり、封止材１２が入り込んでアンカー効果が生じるため、封止材１２と突出部１０６との密着力がより向上し、半導体素子１１の側面１１ｃと封止材１２との界面剥離がより抑制される効果も得られる。
　なお、上記では、導電シート１００および下地シート２０１を用いて、打ち抜きおよび転写の工程を経て、導電材１０を形成する例について説明したが、この工程に限定されるものではない。例えば、銀ナノ粒子等の金属微粒子によりなる焼結可能なペースト材などをディスペンサー塗布し、塗布された銀ペースト上に半導体素子１１を載置し、半導体素子１１を介して加圧した後に、焼結を行うことで導電材１０を形成してもよい。この場合、導電材１０は、例えば図３０に示すように、下面１０ｂの全域がフラットな面となり、下面１０ｂの全域が封止材１２から露出することになるが、突出部１０６と封止材１２との高密着が確保されるため、特に支障はない。つまり、導電材１０は、本実施形態では、突出部１０６が直下部よりも低密度な多孔質体であればよく、その外形については製造工程に応じて変わってもよい。
　（他の実施形態）
　本開示は、実施例に準拠して記述されたが、本開示は当該実施例や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらの一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。
　例えば、上記第２実施形態ないし第５実施形態において、半導体素子１１の側面１１ｃに粗化部１１１が形成されていてもよい。また、上記第１実施形態の半導体装置１に限られず、他の実施形態に係る半導体装置１についても半導体モジュールを構成するために用いられ得る。例えば、図３１に示すように、第３実施形態の半導体装置１を用いた場合であっても、半導体素子１１の側面１１ｃの界面剥離が抑制されると共に、薄型化および高放熱化がなされた構造の半導体モジュールとなる。

Claims (14)

  1. 　半導体装置であって、
    　半導体素子（１１）と、
    　前記半導体素子の裏面（１１ｂ）の側に接合される導電材（１０）と、
    　前記半導体素子の側面（１１ｃ）および前記導電材の一部を覆う封止材（１２）と、
    　前記半導体素子の表面（１１ａ）および前記封止材の一部を覆う絶縁層（１５１）と、前記半導体素子に接続される第１電極（１３）および第２電極（１４）と、前記第１電極のうち前記絶縁層から露出する部分を覆う導電性のある第１の外部露出層（１５２）と、前記第２電極のうち前記絶縁層から露出する部分を覆う導電性のある第２の外部露出層（１５３）とを有してなる再配線層（１５）と、を備え、
    　前記第２電極は、前記半導体素子とは反対側の端部が前記再配線層のうち前記半導体素子の外郭よりも外側の位置まで延設されており、
    　前記第２の外部露出層は、前記第２電極のうち前記半導体素子の外郭よりも外側に位置する一部の領域を覆っており、
    　前記導電材は、前記半導体素子の前記裏面に接合された上面（１０ａ）とは反対側の下面（１０ｂ）が前記封止材から露出している、半導体装置。
  2. 　前記導電材は、前記半導体素子よりも平面サイズが大きく、
    　前記半導体素子は、前記裏面の全域が前記導電材の外郭よりも内側に位置している、請求項１に記載の半導体装置。
  3. 　前記導電材は、前記半導体素子の外郭よりも外側に位置する部分に厚み方向に延設された貫通孔（１０１）を備え、
    　前記貫通孔には、前記封止材が充填されている、請求項２に記載の半導体装置。
  4. 　前記導電材は、前記上面（１０ａ）のうち前記半導体素子の外郭よりも外側に位置する部分に溝部（１０２）を備える、請求項２に記載の半導体装置。
  5. 　前記導電材は、前記上面（１０ａ）のうち前記半導体素子の外郭よりも外側に位置する部分に前記導電材よりも前記封止材との密着性が高い樹脂材料で構成された高密着部（１０４）を備える、請求項２に記載の半導体装置。
  6. 　前記導電材は、前記上面（１０ａ）のうち前記半導体素子の外郭よりも外側に位置する部分にマイクロメートルオーダー以下の凹凸形状を有する粗化部（１０５）を備える、請求項２に記載の半導体装置。
  7. 　前記導電材は、金属焼結体により構成されており、
    　前記導電材のうち前記半導体素子の外郭よりも外側に位置する部分を突出部（１０６）として、前記突出部は、少なくとも最表面に繋がるマイクロメートルオーダー以下の複数の空隙を有し、前記導電材の残部よりも密度が低い、請求項１または２に記載の半導体装置。
  8. 　前記半導体素子は、前記表面と前記裏面とを繋ぐ側面（１１ｃ）にマイクロメートルオーダー以下の凹凸形状を有する粗化部（１１１）を備える、請求項１ないし７のいずれか１つに記載の半導体装置。
  9. 　前記半導体素子は、前記裏面に凹部（１１２）を有し、
    　前記導電材は、前記半導体素子の前記凹部よりも平面サイズが小さく、かつ前記凹部の底部（１１２ａ）に接合されている、請求項１に記載の半導体装置。
  10. 　半導体装置であって、
    　半導体素子（１１）と、
    　前記半導体素子の側面（１１ｃ）を覆う封止材（１２）と、
    　前記半導体素子の表面（１１ａ）および前記封止材の一部を覆う絶縁層（１５１）と、前記半導体素子に接続される第１電極（１３）および第２電極（１４）と、前記第１電極のうち前記絶縁層から露出する部分を覆う導電性のある第１の外部露出層（１５２）と、前記第２電極のうち前記絶縁層から露出する部分を覆う導電性のある第２の外部露出層（１５３）とを有してなる再配線層（１５）と、を備え、
    　前記第２電極は、前記半導体素子とは反対側の端部が前記再配線層のうち前記半導体素子の外郭よりも外側の位置まで延設されており、
    　前記２の外部露出層は、前記第２電極のうち前記半導体素子の外郭よりも外側に位置する一部の領域を覆っており、
    　前記封止材のうち前記再配線層に覆われる一面（１２ａ）とは反対側の他面（１２ｂ）は、前記半導体素子の裏面（１１ｂ）よりも突出すると共に、前記一面の側に凹んだ凹部（１２３）を有しており、
    　前記半導体素子は、前記封止材の前記凹部において前記裏面の一部または全部が前記封止材から露出している、半導体装置。
  11. 　前記半導体素子のうち前記表面と前記裏面とを繋ぐ面である側面（１１ｃ）は、前記裏面よりも前記封止材との密着性が高い高密着部（１１１、１９）を有する、請求項１０に記載の半導体装置。
  12. 　前記高密着部は、前記半導体素子の前記側面を覆う枠体状の枠体被覆部（１９）であり、
    　前記枠体被覆部は、前記封止材とは異なる樹脂材料であって、前記封止材よりも前記半導体素子の密着性が高く、かつ前記半導体素子よりも前記封止材との密着性が高い樹脂材料で構成されている、請求項１１に記載の半導体装置。
  13. 　前記高密着部は、前記半導体素子の一部であって、前記側面に形成されたマイクロメートルオーダー以下の凹凸形状を有する粗化部（１１１）である、請求項１１に記載の半導体装置。
  14. 　半導体モジュールであって、
    　半導体素子（１１）と、前記半導体素子の側面（１１ｃ）を覆う第１の封止材（１２）と、前記半導体素子の表面（１１ａ）および前記第１の封止材の一部を覆う絶縁層（１５１）、前記半導体素子に接続される電極（１４）、および前記電極のうち前記絶縁層から露出する部分を覆う導電性のある外部露出層（１５３）を有してなる再配線層（１５）と、を備える半導体装置（１）と、
    　前記半導体素子のうち前記表面とは反対側の裏面（１１ｂ）であって、前記第１の封止材から露出する部分に接合材（５）を介して接合される放熱部材（２）と、
    　前記電極に前記外部露出層または前記接合材を介して電気的に接合されるリードフレーム（４）と、
    　前記半導体装置、前記放熱部材の一部および前記リードフレームの一部を覆う第２の封止材（６）と、を備え、
    　前記半導体装置は、前記電極のうち前記絶縁層から露出する端部が前記半導体素子の外郭よりも外側の位置まで延設されたファンアウトパッケージ構造であり、
    　前記第１の封止材のうち前記再配線層に覆われる一面（１２ａ）とは反対側の他面（１２ｂ）は、前記半導体素子の前記裏面よりも突出すると共に、前記一面の側に凹んだ凹部（１２３）を有しており、
    　前記半導体素子は、前記第１の封止材の前記凹部において前記裏面の一部または全部が前記第１の封止材から露出すると共に、前記接合材を介して前記放熱部材に接合されている、半導体モジュール。
PCT/JP2021/011411 2020-04-17 2021-03-19 半導体装置および半導体モジュール WO2021210344A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202180028696.7A CN115428145A (zh) 2020-04-17 2021-03-19 半导体装置及半导体模组
US17/964,381 US20230032353A1 (en) 2020-04-17 2022-10-12 Semiconductor device and semiconductor module

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2020074422 2020-04-17
JP2020-074422 2020-04-17
JP2021-028963 2021-02-25
JP2021028963A JP7243750B2 (ja) 2020-04-17 2021-02-25 半導体装置および半導体モジュール

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US17/964,381 Continuation US20230032353A1 (en) 2020-04-17 2022-10-12 Semiconductor device and semiconductor module

Publications (1)

Publication Number Publication Date
WO2021210344A1 true WO2021210344A1 (ja) 2021-10-21

Family

ID=78084231

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/011411 WO2021210344A1 (ja) 2020-04-17 2021-03-19 半導体装置および半導体モジュール

Country Status (3)

Country Link
US (1) US20230032353A1 (ja)
CN (1) CN115428145A (ja)
WO (1) WO2021210344A1 (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06302727A (ja) * 1993-04-15 1994-10-28 Hitachi Ltd 半導体集積回路装置
JPH0846090A (ja) * 1994-06-30 1996-02-16 Digital Equip Corp <Dec> 半導体チップパッケージ
US6271469B1 (en) * 1999-11-12 2001-08-07 Intel Corporation Direct build-up layer on an encapsulated die package
JP2002016196A (ja) * 2000-04-24 2002-01-18 Fuji Electric Co Ltd リードフレーム、およびそれを用いた樹脂封止形半導体装置
JP2003110064A (ja) * 2001-07-26 2003-04-11 Denso Corp 半導体装置
JP2012243890A (ja) * 2011-05-18 2012-12-10 Denso Corp 半導体装置およびその製造方法
JP2015126119A (ja) * 2013-12-26 2015-07-06 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法
JP2020047696A (ja) * 2018-09-18 2020-03-26 日立化成株式会社 半導体装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06302727A (ja) * 1993-04-15 1994-10-28 Hitachi Ltd 半導体集積回路装置
JPH0846090A (ja) * 1994-06-30 1996-02-16 Digital Equip Corp <Dec> 半導体チップパッケージ
US6271469B1 (en) * 1999-11-12 2001-08-07 Intel Corporation Direct build-up layer on an encapsulated die package
JP2002016196A (ja) * 2000-04-24 2002-01-18 Fuji Electric Co Ltd リードフレーム、およびそれを用いた樹脂封止形半導体装置
JP2003110064A (ja) * 2001-07-26 2003-04-11 Denso Corp 半導体装置
JP2012243890A (ja) * 2011-05-18 2012-12-10 Denso Corp 半導体装置およびその製造方法
JP2015126119A (ja) * 2013-12-26 2015-07-06 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法
JP2020047696A (ja) * 2018-09-18 2020-03-26 日立化成株式会社 半導体装置

Also Published As

Publication number Publication date
US20230032353A1 (en) 2023-02-02
CN115428145A (zh) 2022-12-02

Similar Documents

Publication Publication Date Title
JP5579402B2 (ja) 半導体装置及びその製造方法並びに電子装置
JP5210839B2 (ja) 配線基板及びその製造方法
KR101167384B1 (ko) 반도체 구성요소를 구비한 반도체 장치 및 그 제조 방법
US20050284658A1 (en) Components with posts and pads
JP6008582B2 (ja) 半導体パッケージ、放熱板及びその製造方法
JP2004023101A (ja) 半導体素子パッケージおよびその製造方法
JP2014049476A (ja) 電子部品内蔵基板及び電子部品内蔵基板の製造方法
TW201501248A (zh) 功率覆蓋結構及其製造方法
JP2011096903A (ja) 半導体素子実装配線基板の製造方法
WO2006004672A1 (en) Components with posts and pads
JP2006156436A (ja) 半導体装置及びその製造方法
JP2008210912A (ja) 半導体装置及びその製造方法
JP6213554B2 (ja) 半導体装置
JP2010219477A (ja) 電子部品内蔵配線基板の製造方法
JP2008053693A (ja) 半導体モジュール、携帯機器、および半導体モジュールの製造方法
JP6417142B2 (ja) 半導体装置及びその製造方法
WO2021210344A1 (ja) 半導体装置および半導体モジュール
JP4438389B2 (ja) 半導体装置の製造方法
JP2020024998A (ja) 半導体装置及びその製造方法
JP2020129637A (ja) 電子装置及び電子装置の製造方法
JP7243750B2 (ja) 半導体装置および半導体モジュール
JP5295211B2 (ja) 半導体モジュールの製造方法
JP2010040721A (ja) 半導体モジュール、半導体装置、携帯機器、半導体モジュールの製造方法および半導体装置の製造方法
JP4321758B2 (ja) 半導体装置
JP2008294415A (ja) 素子搭載用基板およびその製造方法、半導体モジュールおよびその製造方法、ならびに携帯機器

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21787532

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21787532

Country of ref document: EP

Kind code of ref document: A1