CN115428145A - 半导体装置及半导体模组 - Google Patents

半导体装置及半导体模组 Download PDF

Info

Publication number
CN115428145A
CN115428145A CN202180028696.7A CN202180028696A CN115428145A CN 115428145 A CN115428145 A CN 115428145A CN 202180028696 A CN202180028696 A CN 202180028696A CN 115428145 A CN115428145 A CN 115428145A
Authority
CN
China
Prior art keywords
semiconductor element
conductor
semiconductor device
sealing material
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180028696.7A
Other languages
English (en)
Inventor
中野贵博
大泽青吾
大仓康嗣
水野直仁
犬塚仁浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2021028963A external-priority patent/JP7243750B2/ja
Application filed by Denso Corp filed Critical Denso Corp
Publication of CN115428145A publication Critical patent/CN115428145A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68372—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support a device or wafer when forming electrical connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/214—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10156—Shape being other than a cuboid at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

半导体装置具备半导体元件(11)、与半导体元件的背面(11b)侧接合的导电体(10)和将半导体元件的侧面(11c)及导电体的一部分覆盖的密封件(12)。半导体装置具备再布线层(15)，该再布线层具有将半导体元件的表面(11a)及密封件的一部分覆盖的绝缘层(151)、与半导体元件连接的第1电极(13)及第2电极(14)、将第1电极中的从绝缘层露出的部分覆盖的导电性的第1外部露出层(152)、和将第2电极中的从绝缘层露出的部分覆盖的导电性的第2外部露出层(153)。第2电极的与半导体元件相反的一侧的端部延伸设置到再布线层中的半导体元件的外轮廓外侧的位置。第2外部露出层将第2电极中的位于半导体元件的外轮廓外侧的一部分区域覆盖。导电体的与半导体元件的背面接合的上表面(10a)的相反侧的下表面(10b)从密封件露出。

Description

半导体装置及半导体模组
关联申请的相互参照
本申请基于2020年4月17日提出的日本专利申请第2020—74422号和2021年2月25日提出的日本专利申请第2021—28963号，这里通过参照而引用基础申请的记载内容。
技术领域
本发明涉及扇出型封装(fan-out package)构造的半导体装置及使用它的半导体模组。
背景技术
以往，作为具有半导体元件的半导体装置及使用它的两面散热构造的半导体模组，例如可以举出专利文献1中记载的结构。专利文献1中记载的半导体模组具备具有半导体元件的半导体装置、配置在夹着该半导体装置的两侧的两个热沉、引线端子、以及将该半导体装置与引线端子相连的线。此外，该半导体模组为了防止因线与热沉的接触造成的短路，在半导体装置中连接线的一侧的面与面对于该面的热沉之间配置有由导热性高的材料构成的散热块。
现有技术文献
专利文献
专利文献1：日本特开2001—156225号公报
发明内容
但是，上述的半导体模组，由于是通过散热块使半导体装置与热沉的间隙成为规定值以上来防止线与热沉的接触的构造，所以散热块成为薄型化的阻碍原因。此外，由于在半导体装置与热沉之间配置散热块，所以与散热块相应地，热阻增加，半导体模组的散热性下降。
因此，本发明的发明人为了这种半导体模组的薄型化及高散热化而对半导体装置及半导体模组的构造进行了专门研究。结果，想出了以下构造的半导体模组：将半导体装置做成形成有再布线层的扇出型封装构造，不经由散热块地将热沉与该半导体装置的两面接合，并且不经由线地将引线端子与再布线层连接。由此，成为不具有散热块及线、实现了薄型化及高散热化的两面散热构造的半导体模组。
这里，具有半导体元件的扇出型封装构造的半导体装置需要使半导体元件中的与被再布线层覆盖的表面相反的一侧的背面露出。这种半导体装置例如经过以下工序制造：将功率半导体元件的表面密接固定于临时固定件并将背面侧用密封件覆盖，从临时固定件将功率半导体元件剥离并在表面上形成再布线层之后，将密封件磨削而使背面露出，在背面形成电极。
但是，上述制造方法的工序多，制造成本变大。此外，本发明的发明人专门研究的结果表明，在使背面从密封件露出的磨削工序中，有可能发生半导体元件的侧面与密封件的剥离。如果发生这样的剥离，则通过剥离进展而带来对再布线层的损伤，并且水分从半导体元件的侧面与密封件的间隙侵入，半导体装置的可靠性下降。
本发明是抑制半导体元件的侧面的界面剥离、并且与以往相比降低了制造成本的扇出型封装构造的半导体装置及使用它的可靠性高的半导体模组。
根据本发明的一个技术方案，半导体装置具备：半导体元件；导电体，与半导体元件的背面接合；密封件，将半导体元件的侧面及导电体的一部分覆盖；以及再布线层，具有将半导体元件的表面及密封件的一部分覆盖的绝缘层、与半导体元件连接的第1电极及第2电极、将第1电极中的从绝缘层露出的部分覆盖的具有导电性的第1外部露出层、和将第2电极中的从绝缘层露出的部分覆盖的具有导电性的第2外部露出层；第2电极的与半导体元件相反的一侧的端部延伸设置到再布线层中的比半导体元件的外轮廓靠外侧的位置；第2外部露出层将第2电极中的比半导体元件的外轮廓靠外侧的一部分区域覆盖；导电体的与半导体元件的背面接合的上表面的相反侧的下表面从密封件露出。
由此，半导体元件的侧面与密封件的边界部分被导电体覆盖，从而减小了在密封件的磨削工序时作用于这些边界部分的力，成为抑制了该边界处的剥离的扇出型封装构造的半导体装置。此外，导电体将半导体元件的背面覆盖，从而在密封件的磨削时磨削工具不会到达半导体元件的背面，即使在半导体元件的背面存在电极，该电极也不会由于密封件的磨削而被削掉。由此，不需要在密封件的磨削后在半导体元件的背面侧形成电极的工序，所以该半导体装置还成为与以往相比降低了制造成本的构造。
根据本发明的另一技术方案，半导体装置具备：半导体元件；密封件，将半导体元件的侧面覆盖；以及再布线层，具有将半导体元件的表面及密封件的一部分覆盖的绝缘层、与半导体元件连接的第1电极及第2电极、将第1电极中的从绝缘层露出的部分覆盖的具有导电性的第1外部露出层和将第2电极中的从绝缘层露出的部分覆盖的具有导电性的第2外部露出层；第2电极的与半导体元件相反的一侧的端部延伸设置到再布线层中的比半导体元件的外轮廓靠外侧的位置；第2外部露出层将第2电极中的比半导体元件的外轮廓靠外侧的一部分区域覆盖；密封件中的与被再布线层覆盖的一面相反的一侧的另一面比半导体元件的背面突出，并且具有向一面侧凹陷的凹部；半导体元件的背面的一部分或全部在密封件的凹部中从密封件露出。
密封件中的与被再布线层覆盖的一面相反的一侧的另一面由于被做成比半导体元件的背面突出的形状，所以在密封件的磨削时作用于半导体元件的侧面与密封件之间的边界部分的力被缓和。此外，由于使密封件的另一面为比半导体元件的背面突出的状态，所以即使在半导体元件的背面存在电极，该电极也不会由于密封件的磨削而被削掉，不需要密封件的磨削后的电极形成，与以往相比降低了制造成本。因此，与以往相比成为抑制了在半导体元件的侧面与密封件的界面处发生起因于密封件的磨削的剥离、并且降低了制造成本的构造的半导体装置。
此外，根据本发明的一个技术方案，半导体模组具备：半导体装置，具备半导体元件、将半导体元件的侧面覆盖的第1密封件、和再布线层，该再布线层具有将半导体元件的表面及第1密封件的一部分覆盖的绝缘层、与半导体元件连接的电极、以及将电极中的从绝缘层露出的部分覆盖的具有导电性的外部露出层；散热部件，经由接合件而与半导体元件中的表面的相反侧的背面的从密封件露出的部分相接合；引线框，经由外部露出层或接合件而与电极电接合；以及第2密封件，将半导体装置、散热部件的一部分及引线框的一部分覆盖；半导体装置是电极中的从绝缘层露出的端部延伸设置到比半导体元件的外轮廓靠外侧的位置的扇出型封装构造；密封件中的与被再布线层覆盖的一面相反的一侧的另一面，比半导体元件的背面突出并且具有向一面侧凹陷的凹部；半导体元件的背面的一部分或全部在密封件的凹部中从密封件露出，并且经由接合件而与散热部件接合。
由此，成为使用了密封件中的与被再布线层覆盖的一面相反的一侧的另一面被做成比半导体元件的背面突出的形状从而抑制了半导体元件的侧面与密封件的界面剥离的半导体装置的半导体模组。该半导体模组由于使用抑制了半导体元件的侧面与密封件的界面剥离的可靠性高的半导体装置，所以可靠性提高，并且在该半导体装置中的在密封件的凹部中从密封件露出的背面经由接合件接合着散热部件。此外，由于是对密封件设置凹部且在凹部中配置接合件而将散热部件接合的构造，所以接合件成为与凹部的深度对应的厚度，还能得到容易控制接合件的厚度的效果。
另外，对各构成要素等赋予的带括号的标号表示该构成要素等与后述实施方式中记载的具体构成要素等的对应关系的一例。
附图说明
图1是表示第1实施方式的半导体装置的结构的剖视图。
图2是将图1的半导体装置从再布线层侧观察时的立体图。
图3A是表示第1实施方式的半导体装置的制造工序中的导电体与半导体元件的接合工序的剖视图。
图3B是表示接着图3A的制造工序的剖视图。
图3C是表示接着图3B的制造工序的剖视图。
图3D是表示接着图3C的制造工序的剖视图。
图3E是表示接着图3D的制造工序的剖视图。
图3F是表示接着图3E的制造工序的剖视图。
图3G是表示接着图3F的制造工序的剖视图。
图3H是表示接着图3G的制造工序的剖视图。
图3I是表示接着图3H的制造工序的剖视图。
图3J是表示接着图3I的制造工序的剖视图。
图4A是表示第1实施方式的半导体装置的其他制造工序、即绝缘层的形成工序的剖视图。
图4B是表示接着图4A的制造工序的剖视图。
图4C是表示将再布线层中的第1电极和第2电极分别形成的例子的剖视图。
图5是表示以往的扇出型封装构造的半导体装置的剖视图。
图6是表示图5所示的以往的半导体装置的制造工序中的密封件的磨削工序的剖视图。
图7是将图6的VII区域放大了的图，是表示以往的半导体装置中的半导体元件的侧面和密封件的界面剥离的放大剖视图。
图8是表示使用了第1实施方式的半导体装置的半导体模组的结构例的剖视图。
图9是表示第1实施方式的半导体装置的第1变形例的剖视图。
图10是用来说明导电体和密封件的界面剥离被设于导电体的贯通孔抑制的情况的图。
图11是表示第1实施方式的半导体装置的第2变形例的剖视图。
图12是表示第1实施方式的半导体装置的第3变形例的剖视图。
图13是表示第1实施方式的半导体装置的第4变形例的剖视图。
图14是表示第1实施方式的半导体装置的第5变形例的剖视图。
图15是表示第1实施方式的半导体装置的第6变形例的剖视图。
图16是表示第1实施方式的半导体装置的第7变形例的剖视图。
图17是表示第2实施方式的半导体装置的结构的剖视图。
图18A是表示第2实施方式的半导体装置的制造工序中的对导电体形成临时保护件的工序的剖视图。
图18B是表示接着图18A的制造工序的剖视图。
图18C是表示接着图18B的制造工序的剖视图。
图18D是表示接着图18C的制造工序的剖视图。
图18E是表示接着图18D的制造工序的剖视图。
图19是表示在导电体与半导体元件的接合后将包含填料的密封件成形的情况下、填料进入到绝缘层与半导体元件之间的例子的放大剖视图。
图20是表示第3实施方式的半导体装置的结构的剖视图。
图21A是表示第3实施方式的半导体装置的制造工序中的对半导体元件形成背面保护件的工序的剖视图。
图21B是表示接着图21A的制造工序的剖视图。
图21C是表示接着图21B的制造工序的剖视图。
图21D是表示接着图21C的制造工序的剖视图。
图21E是表示接着图21D的制造工序的剖视图。
图22是表示使用UV胶带将背面保护件剥离的情况下的紫外线照射的工序的剖视图。
图23是表示第3实施方式的半导体装置的第1变形例的剖视图。
图24是表示第3实施方式的半导体装置的第2变形例的剖视图。
图25是表示第4实施方式的半导体装置的结构的剖视图。
图26A是表示第4实施方式的半导体装置的制造工序中的使用临时固定件将半导体元件临时固定于支承基板的工序的剖视图。
图26B是表示接着图26A的制造工序的剖视图。
图26C是表示接着图26B的制造工序的剖视图。
图26D是表示接着图26C的制造工序的剖视图。
图27是表示第5实施方式的半导体装置的结构的剖视图。
图28是将图27的XXVIII区域放大表示的扫描电子显微镜(SEM)照片。
图29A是表示第5实施方式的半导体装置的制造工序中的准备构成导电体的材料及基底的工序的剖视图。
图29B是表示接着图29A的制造工序的剖视图。
图29C是表示接着图29B的制造工序的剖视图。
图29D是表示接着图29C的制造工序的剖视图。
图29E是表示接着图29D的制造工序的剖视图。
图29F是表示接着图29E的制造工序的剖视图。
图30是表示第5实施方式的半导体装置的其他结构例的剖视图。
图31是表示使用了第3实施方式的半导体装置的半导体模组的一例的剖视图。
具体实施方式
以下，基于附图对本发明的实施方式进行说明。另外，在以下的各实施方式中，对于相互相同或等同的部分赋予相同的标号而进行说明。
(第1实施方式)
参照图1、图2对第1实施方式的半导体装置1进行说明。
图1是图2所示的I-I间的剖视图。在图2中，为了使后述的第1外部露出层152及第2外部露出层153容易理解，虽然不是表示截面，但对于外部露出层152、153施以了阴影。
〔结构〕
本实施方式的半导体装置1例如如图1所示，具备导电体10、形成有第1电极13及第2电极14的半导体元件11、密封件12和再布线层15。半导体装置1是将半导体元件11搭载在与自身相比平面尺寸大的导电体10上且将它们的侧面用密封件12覆盖、并且在半导体元件11及密封件12上形成有再布线层15的构造。半导体装置1是如下扇出型的封装构造，即：在半导体元件11的未图示的电极焊盘上连接第1电极13的一端，在其他未图示的电极焊盘上连接第2电极14的一端，将另一端延伸设置到比半导体元件11的外轮廓靠外侧。以下，为了说明的简单，有时将扇出型的封装构造称作“FOP构造”。
例如如图1所示那样以半导体元件11中的被再布线层15覆盖的面为表面11a，导电体10是将作为其相反面的背面11b覆盖的部件。导电体10与半导体元件11的背面11b电连接，例如由Cu(铜)、烧结Ag(银)、焊料等任意导电性材料构成。导电体10在由焊料等构成的情况下被直接接合到半导体元件11的背面11b，在由Cu板等构成的情况下经由未图示的焊料等任意导电性接合件而被接合。关于导电体10，例如，与半导体元件11面对的上表面10a与形成于半导体元件11的背面11b的未图示的电极连接，上表面10a的相反面即下表面10b从密封件12露出，作为背面电极发挥功能。此外，导电体10在由Cu等导热性高的材料构成的情况下，还起到使半导体元件11的热向外部散逸的作用。
另外，从抑制半导体元件11的翘曲的观点来看，导电体10优选由刚性比半导体元件11及在与半导体元件11的接合中使用的未图示的接合件高的材料构成。
在本实施方式中，导电体10的平面尺寸比半导体元件11大，并且，以半导体元件11的背面11b的整个区域位于导电体10的外轮廓内侧的方式连接导电体10。这是为了将半导体元件11中的将表面11a与背面11b相连的面作为侧面11c、做成半导体元件11的侧面11c与密封件12的边界被导电体10覆盖的构造时，使这些界面的密接性以及半导体装置1的可靠性提高。详细情况与后述的半导体装置1的制造方法一起说明。
半导体元件11主要由硅、碳化硅等半导体材料构成，例如是MOS晶体管、IGBT(绝缘栅双极晶体管)等功率半导体元件，通过通常的半导体工艺来制造。
半导体元件11例如在表面11a上具备由Al(铝)等构成的未图示的多个电极焊盘，在该电极焊盘上具有由Cu(铜)等金属材料构成的第1电极13及多个第2电极14。半导体元件11例如为如下构造，即：在背面11b上形成有未图示的电极焊盘及将其覆盖的未图示的第3电极，第3电极经由导电体10而与外部连接。第1电极13及未图示的第3电极例如为一对，被作为半导体元件11的主要电流路径。多个第2电极14的至少1个被做为栅极电极，用于控制第1电极13与第3电极之间的电流的通断。第1电极13层叠在未图示的电极焊盘上，是配置在再布线层15内部的内层电极，如图1所示，与第1外部露出层152连接。多个第2电极14是与第1电极13同样地层叠在未图示的电极焊盘上的内层电极，分别与第2外部露出层153连接。此外，多个第2电极14起到在再布线层15内将第2外部露出层153与半导体元件11的未图示的电极焊盘相连的作为内部布线的作用。这关于第1电极13也是同样的，在将第1电极13称作再布线层15内的“第1布线”的情况下，第2电极14可以称作“第2布线”。
密封件12如图1所示，是将导电体10中的下表面10b以外的部分以及半导体元件11的侧面11c覆盖的部件，例如由环氧树脂等任意树脂材料构成。具体而言，密封件12将导电体10中的与半导体元件11面对的上表面10a及端面10c、和半导体元件11中的侧面11c分别覆盖。密封件12的一部分与导电体10的下表面10b一起构成半导体装置1的背面1b。
再布线层15如图1所示，将包括半导体元件11的表面11a及密封件12的一部分在内的一面覆盖，除了第1电极13及第2电极14以外，还具有绝缘层151、第1外部露出层152和第2外部露出层153。再布线层15例如通过公知的再布线形成技术形成。
绝缘层151例如由聚酰亚胺等绝缘性材料构成，通过任意的涂布工序等形成。
第1外部露出层152及第2外部露出层153例如由Ni(镍)金属材料等构成，通过非电镀等形成。第1外部露出层152在俯视下形成在半导体元件11的外轮廓内侧，并且如图2所示，一部分在半导体装置1的表面1a侧从绝缘层151露出，能够实现从外部向第1电极13的电连接。第2外部露出层153覆盖第2电极14中的比半导体元件11的外轮廓靠外侧的位置的一部分区域。第2外部露出层153例如以与第2电极14相同的数量形成，如图2所示，在半导体装置1的表面1a侧从绝缘层151露出，能够从外部经由第2电极14向半导体元件11电连接。此外，外部露出层152、153是将其他部件与半导体元件11电连接的介质即可，并不限定于Ni等的镀层，也可以为由焊料等形成的凸块，也可以是层叠了镀层和凸块的结构。
另外，在图2中表示了形成有5个第2外部露出层153、分别将不同的第2电极14的一部分覆盖的例子，但并不限定于此，第2电极14及将其覆盖的第2外部露出层153的数量是任意的。
以上是本实施方式的半导体装置1的基本结构。半导体装置1是在半导体元件11的背面11b连接导电体10、代替半导体元件11而使导电体10露出的FOP构造。因此，半导体装置1中，半导体元件11的侧面11c与密封件12的界面没有露出，能得到这些界面处的密接性提高的效果。
〔制造方法〕
接着，参照图3A～图3J对半导体装置1的制造方法的一例进行说明。
首先，准备导电体10及半导体元件11，所述半导体元件11通过通常的半导体工艺制造，具备未图示的电极焊盘。接着，通过未图示的焊料等，例如如图3A所示，将半导体元件11的背面11b与导电体10接合。
接着，如图3B所示，将半导体元件11的表面11a向支承基板200贴附，保持接合着导电体10的半导体元件11。支承基板200例如采用在表面具备对于硅的密接性高的未图示的粘着性片的任意基板。
接着，准备未图示的模具，通过压缩成型等，将保持于支承基板200的半导体元件11用环氧树脂等树脂材料覆盖，通过加热等进行硬化，从而如图3C所示，将密封件12成型。由此，半导体元件11的侧面11c及导电体10成为被密封件12覆盖的状态。然后，将被密封件12覆盖的导电体10及半导体元件11从支承基板200剥离。
接着，在半导体元件11中的从密封件12露出的表面11a上，例如通过旋涂法等涂布包含聚酰亚胺等感光性树脂材料的溶液并进行干燥，如图3D所示，形成构成绝缘层151的第1层1511。例如通过光刻法，将该第1层1511做成将半导体元件11的表面11a中的形成第1电极13及第2电极14的部分(未图示的电极焊盘)以外的区域及密封件12覆盖的规定的图案形状。在第1层1511的布图后，例如通过溅射法等真空成膜，形成将第1层1511及半导体元件11的露出部分覆盖的晶种(seed)层16。该晶种层16例如由Cu等导电性材料构成。
接着，形成将第1层1511及晶种层16覆盖的抗蚀剂层17。抗蚀剂层17例如采用具有感光性及绝缘性的树脂材料，与第1层1511同样地通过旋涂法等湿式成膜法成膜，并通过光刻法成为规定的图案形状。由此，如图3E所示，成为以下状态：半导体元件11中的形成第1电极13及第2电极14的未图示的电极焊盘、以及第1层1511的一部分从抗蚀剂层17露出。
接着，例如通过电镀等，如图3F所示，形成由Cu等构成的第1电极13及第2电极14。
接着，如图3G所示，例如，在通过剥离液等去除了抗蚀剂层17之后，通过蚀刻液去除晶种层16中的通过抗蚀剂层17的去除而露出的部分。
然后，例如，与第1层1511同样地，使用具有感光性及绝缘性的树脂材料，通过旋涂法形成构成绝缘层151的第2层1512之后，通过光刻法进行布图。由此，如图3H所示，成为以下状态：形成了构成再布线层15的绝缘层151，第1电极13及第2电极14的一部分从绝缘层151向外部露出。
接着，如图3I所示，例如通过非电镀等，形成由Ni等构成的将第1电极13覆盖的第1外部露出层152及将多个第2电极14的一部分覆盖的第2外部露出层153。由此，在半导体元件11及密封件12上，形成具备第1电极13、第2电极14、绝缘层151及外部露出层152、153的再布线层15。
最后，如图3J所示，通过磨削等从半导体元件11的背面11b侧的面使密封件12变薄，使导电体10露出。通过向半导体元件11的背面11b接合导电体10、并通过磨削等使密封件12变薄而使导电体10露出，从而在变薄后不再需要重新在半导体元件11的背面11b形成电极，能够降低制造成本。
例如，通过上述的工序，能够制造本实施方式的半导体装置1。
另外，上述的制造方法只不过是一例，并不限定于此。例如，也可以通过反复进行上述的再布线形成工序而形成第1电极13、第2电极14及其他布线，形成更多层结构的再布线层15。进而，也可以代替电镀而通过丝网印刷法形成第1电极13及第2电极14。
具体而言，准备形成有电极焊盘11d、11e的半导体元件11，与在图3A～图3C中说明的顺序同样，进行半导体元件11与导电体10的接合以及密封件12的形成。然后，如图4A所示，进行作为绝缘层151的一部分的第1层1511的成膜及布图，使电极焊盘11d、11e从绝缘层151露出。接着，可以如图4B所示那样，例如使用未图示的丝网掩模通过丝网印刷使烧结Cu膏材成膜后进行烧结，从而形成与电极焊盘11d连接的第1电极13和与电极焊盘11e连接的第2电极14。
在该工序的情况下，能够使电极13、14的形成工序简化，并且与电镀相比使电极13、14的厚度更厚。另外，在通过丝网印刷法形成了电极13、14的情况下，容易使其厚度成为20μm以上，能够实现伴随着低电阻化的低电感化及由厚膜化带来的布线的低热阻化。
此外，也可以如图4C所示那样，将第1电极13和第2电极14用不同的膏材料形成。例如，在第1电极13与发射极连接、第2电极14与栅极等连接而被用于信号的传送的情况下，可以在用烧结Cu膏材形成第1电极13之后，用低应力膏材形成第2电极14。作为低应力膏材，例如可以举出在树脂材料中含有银填料的导电性膏材等。由此，将第1电极13及第2电极14用符合所需特性的材料构成的情况比用电镀形成的情况容易。
〔导电体的效果〕
导电体10在削薄工序中防止半导体元件11的侧面11c与密封件12的界面在磨削时被暴露，起到对这些界面处的剥离的发生及水分向剥离界面的侵入进行抑制的作用。
这里，对不具有导电体10的以往的FOP构造的半导体装置进行描述。例如如图5所示，以往的FOP构造的半导体装置300，是半导体元件301中的被再布线层303覆盖的表面301a的相反侧的背面303b从密封件302露出的构造。
该半导体装置300例如如图6所示，对于将半导体元件301用密封件302覆盖、形成有再布线层303的工件，利用磨床(grinder)210从半导体元件301的背面301b侧的面将密封件302磨削去除来制造半导体装置300。在该密封件302的磨削去除时，半导体元件301的侧面301c与密封件302的边界部分被暴露于磨床210的表面。
此时，磨削时的力作用于半导体元件301的侧面301c与密封件302的界面，从而例如如图7所示，有在这些界面处发生剥离的情况。如果发生这样的剥离，则可能界面剥离到达再布线层303而发生再布线层303中的布线的断线。
此外，如果水分侵入到该剥离界面，则可能造成再布线层303中的金属材料的腐蚀及在通过回流将半导体装置300与其他部件接合时侵入的水分蒸发从而成为再布线层303的剥离及布线的断线的原因。进而，如果侵入到剥离界面的水分到达半导体元件301的表面与再布线层303的界面并滞留于这些界面，则半导体元件301与再布线层303的密接下降。如果发生半导体元件301与再布线层303的密接下降，则在将多个半导体装置300一次制造的情况下，在加热时或切割时等也可能成为半导体元件301从再布线层303剥离的芯片弹跳及晶片破裂的原因。
相对于此，本实施方式的半导体装置1，在半导体元件11的背面接合平面尺寸比半导体元件11大的导电体10，半导体元件11配置在比导电体10的外轮廓靠内侧。换言之，该半导体装置1是半导体元件11的侧面11c与密封件12之间的边界部分被导电体10覆盖遮挡的构造。因此，在将密封件12从半导体元件11的背面侧的面磨削去除的工序(以下称作“背面磨削”)中，半导体元件11的侧面11c与密封件12之间的边界部分不会暴露于磨床等磨削工具。由此，在背面磨削中，减轻了作用于半导体元件11的侧面11c与密封件12的界面的应力，抑制了在该界面处发生的剥离，能够防止水分向这些界面的侵入以及随之而来的上述的不良状况。
另外，在图5～图7中，表示了将半导体元件301的表面侧的电极省略、并且简化了包括半导体元件301的与未图示的电极连接的布线的再布线层303的结构。
〔向半导体模组的应用例〕
接着，参照图8对使用本实施方式的半导体装置1的半导体模组的一例进行说明。在图8中，将后述的第2热沉3中的其他截面中与外部连接的布线部分用虚线表示。
半导体装置1例如在如图8所示那样应用于两面散热构造的半导体模组S1的情况下，能够实现半导体模组的薄型化及高散热化，是优选的。另外，在本说明书中，以将半导体装置1应用于两面散热构造的半导体模组的情况作为代表例进行说明，但并不限定于该应用例。
半导体模组S1如图8所示，具有半导体装置1、第1热沉2、第2热沉3、引线框4、接合件5和密封件6。半导体模组S1的两个热沉2、3夹着半导体装置1对置配置，半导体模组S1是由半导体装置1产生的热经由这些热沉2、3而从两面向外部释放的两面散热构造。
第1热沉2如图8所示，是具备处于表面背面关系的上表面2a及下表面2b的板状，例如由Cu或Fe(铁)等金属材料等构成。第1热沉2在上表面2a上经由由焊料构成的接合件5搭载半导体装置1，并且下表面2b从密封件6露出。第1热沉2例如成为半导体装置1的通电的电流路径，上表面2a侧的一部分延伸设置到密封件6的外部。即，第1热沉2在本实施方式中起到散热部件及布线的两个作用。另外，第1热沉2可以称作“第1散热部件”。
半导体装置1的背面1b侧经由接合件5而与第1热沉2连接，半导体装置1的表面1a侧经由接合件5而与第2热沉3连接。半导体装置1以背面1b的整个区域包含在第1热沉2的上表面2a的外轮廓内侧的方式配置。在第2热沉3中，将露出到外部的面设为一面3a，将面向半导体装置1的面设为另一面3b，半导体装置1例如以包括第2外部露出层153的一部分区域位于比第2热沉3的另一面3b的外轮廓靠外侧的方式配置。半导体装置1的第2外部露出层153例如经由接合件5而连接着引线框4。
第2热沉3如图8所示，是具备处于表面背面关系的一面3a及另一面3b的板状，由与第1热沉2同样的材料构成。第2热沉3中，另一面3b与半导体装置1的上表面2a的一部分对置配置，并且一面3a从密封件6露出。第2热沉3经由接合件5而与第1外部露出层152及第1电极13电连接，与第1热沉2同样地成为半导体元件11的电流路径。此外，在与图1不同的截面中，第2热沉3的另一面3b侧的一部分延伸设置到密封件6的外部，起到散热部件及电布线的两个作用。另外，第2热沉3可以称作“第2散热部件”。
引线框4例如由Cu或Fe等金属材料构成，如图8所示，经由接合件5而与半导体装置1中的第2外部露出层153电连接。引线框4例如具备与第2电极14相同数量的多个引线。
另外，这些引线例如通过未图示的系杆而连接着邻接的多个引线，直到形成密封件6为止，在形成密封件6之后，通过冲压等将系杆去除从而成为分离的状态。此外，引线框4也可以作为与第2热沉3相同的部件构成，通过未图示的系杆连结直到形成密封件6为止。在该情况下，也通过在形成密封件6之后通过冲压等将系杆去除，从而引线框4成为与第2热沉3分离的状态。
接合件5是将半导体模组S1的构成要素彼此接合的接合件，为了电连接而使用具有导电性的材料、例如焊料等。另外，接合件5并不限定于焊料。
密封件6例如由环氧树脂等热硬化性树脂等构成，如图8所示，将半导体装置1、热沉2、3的一部分、引线框4的一部分及接合件5覆盖。在将构成半导体装置1的一部分的密封件12设为“第1密封件”的情况下，密封件6可以说是将半导体装置1覆盖的“第2密封件”。
该半导体模组S1是将半导体装置1的第2外部露出层153和引线框4用接合件5接合而成的构造。因此，如日本特开2001-156225号公报中记载的以往的半导体模组那样，不需要半导体装置1与引线框4之间的线连接。此外，由于不使用线，所以也不需要在半导体装置1与第2热沉3之间配置用于防止线与第2热沉3接触的散热块。由此，能够使半导体模组的厚度减小与散热块相应的量，由于不存在散热块的热阻，所以从半导体装置1到第2热沉3的热阻变小。
由此，半导体模组S1通过使用半导体装置1，从而与以往相比，成为实现了薄型化及低热阻化的构造。
根据本实施方式，半导体元件11的侧面11c与密封件12之间的边界部分被导电体10覆盖，从而在密封件12的磨削工序时作用于这些边界部分的力减小，成为抑制了该边界处的剥离的FOP构造的半导体装置1。此外，半导体装置1在半导体元件11的背面11b接合着导电体10，在密封件12的磨削工序时导电体10比半导体元件11先从密封件12露出，所以在磨削时不会切削到半导体元件11的背面电极。即，与以往相比，半导体装置1的制造工序简化，并且在减薄后不需要在背面11b形成电极的工序，所以是降低了制造成本的构造。进而，半导体装置1能够经由接合件5向第2外部露出层153进行接合，将引线框4与作为扇出布线的第2电极14电连接，所以特别适合于两面散热构造的半导体模组的薄型化及低热阻化。
(第1实施方式的第1变形例)
半导体装置1例如也可以如图9所示那样，在导电体10中的比半导体元件11的外轮廓靠外侧的部分具有在厚度方向上延伸设置的贯通孔101。贯通孔101为了抑制导电体10的端面10c与密封件12之间的界面处的剥离的产生而设置。
具体而言，当从上述第1实施方式的半导体装置1的制造工序中的图3I所示的状态将密封件12从半导体元件11的背面11b侧进行磨削时，贯通孔101使作用于导电体10的端面10c与密封件12之间的边界的力分散。在导电体10不具有贯通孔101的情况下，在该磨削工序中，磨削时的力作用于导电体10的端面10c与密封件12之间的边界部分，有可能使它们剥离。
相对于此，在导电体10具备贯通孔101的情况下，磨削时的力作用于导电体10的端面10c与密封件12之间的边界、以及贯通孔101与密封件12之间的边界。换言之，通过对导电体10设置贯通孔101，在密封件12的磨削工序中，作用于导电体10的端面10c与密封件12之间的边界的力减小，抑制了在这些界面发生剥离。另外，贯通孔101的数量、大小及配置是任意的，可以适当变更。
即使假设如图10的箭头所示那样发生了导电体10的端面10c与密封件12之间的界面剥离P1，也由于在端面10c的内侧存在贯通孔101，所以即使界面剥离P1想要进一步向内部进展，也在上表面10a的贯通孔101处停止。此外，由于填充在贯通孔101的内部中的密封件12被贯通孔101的内壁限制了冷热循环时的运动，所以即使发生了贯通孔101与密封件12之间的界面剥离P2，界面剥离P2也难以向内部进展。结果，不论发生了界面剥离P1、P2的哪个，剥离进展到半导体元件11的侧面11c与密封件12之间的界面的情况也得以抑制。
通过本变形例，也能得到与上述第1实施方式同样的效果。此外，导电体10的端面10c与密封件12的界面剥离被抑制，即使发生了导电体10与密封件12的界面剥离，也难以到达半导体元件11的侧面11c与密封件12之间的界面，成为能得到可靠性更高的效果的半导体装置1。
(第1实施方式的第2变形例)
半导体装置1例如也可以如图11所示，在导电体10中的比半导体元件11的外轮廓靠外侧的部分具有槽部102。槽部102为了在导电体10的端面10c与密封件12之间的界面发生了剥离的情况下阻止该界面剥离、阻碍向半导体元件11的侧面11c与密封件12之间的界面的进展而设置。
槽部102例如是将半导体元件11包围的环状，但只要能够抑制导电体10和密封件12之间的界面剥离朝向半导体元件11侧即可，其形状是任意的。槽部102例如通过压力加工、激光加工等任意加工方法形成。
通过本变形例，也能得到与上述第1实施方式同样的效果。此外，即使发生了导电体10与密封件12之间的界面剥离，该剥离也被槽部102阻止，成为能得到半导体元件11的侧面11c与密封件12之间的界面密接的可靠性变高的效果的半导体装置1。
(第1实施方式的第3变形例)
半导体装置1例如也可以如图12所示那样在导电体10的端面10c具有突起部103。突起部103为了在发生了导电体10的端面10c与密封件12之间的界面剥离的情况下抑制该界面剥离的进展而设置。
突起部103例如以环状形成在导电体10的端面10c的整个区域，但只要能够抑制导电体10的端面10c与密封件12之间的界面剥离即可，其形状等是任意的。突起部103例如通过切削加工等任意的加工方法形成。
通过本变形例，也成为能得到与上述第2变形例同样的效果的半导体装置1。
(第1实施方式的第4变形例)
半导体装置1例如也可以如图13所示那样，在导电体10的上表面10a中的比半导体元件11的外轮廓靠外侧的部分具有与密封件12之间的密接性高于导电体10的高密接部104。高密接部104为了提高与密封件12之间的密接性、在发生了导电体10的端面10c与密封件12之间的界面剥离的情况下抑制该界面剥离进展到半导体元件11而设置。
高密接部104例如为聚酰亚胺等树脂材料，通过分配器涂布(dispenser coating)等任意的湿式成膜法形成。高密接部104例如在上表面10a中形成为将半导体元件11以框状包围的环状，但并不限定于此，其配置及形状等可以适当变更。
通过本变形例，也成为能得到与上述第2变形例同样的效果的半导体装置1。
(第1实施方式的第5变形例)
半导体装置1例如也可以如图14所示那样，在导电体10的上表面10a中的比半导体元件11的外轮廓靠外侧的部分具备具有微米级以下的凹凸形状的粗糙化部105。粗糙化部105为了通过锚定效应(anchor effect)提高与密封件12之间的密接性、在发生了导电体10的端面10c与密封件12之间的界面剥离的情况下抑制该界面剥离进展到半导体元件11而设置。
粗糙化部105例如在上表面10a中形成为将半导体元件11以框状包围的环状，但并不限定于此，其配置及形状等可以适当变更。粗糙化部105例如通过激光加工等任意的加工方法形成。
通过本变形例，也成为能得到与上述第2变形例同样的效果的半导体装置1。
(第1实施方式的第6变形例)
半导体装置1例如也可以如图15所示那样，在半导体元件11的侧面11c具备具有微米级以下的凹凸形状的粗糙化部111。粗糙化部111为了通过锚定效应提高与密封件12之间的密接性、即使发生了导电体10与密封件12之间的界面剥离也能抑制该界面剥离的进展而设置。
粗糙化部111例如能够通过在从硅晶片将半导体元件11切割时进行借助激光加工的粗糙化处理而形成。以下，为了说明的简单，有时将上述的半导体元件11的侧面11c的借助激光加工的粗糙化处理称作“激光切割”。
根据本变形例，能得到与上述第1实施方式同样的效果。此外，即使发生了导电体10与密封件12之间的界面剥离，通过提高半导体元件11的侧面11c与密封件12之间的界面的密接性，也能够抑制该剥离进展到再布线层15，成为可靠性更高的半导体装置1。
(第1实施方式的第7变形例)
半导体装置1例如也可以如图16所示那样是如下结构：在半导体元件11的背面11b设置凹部112，导电体10被收容到凹部112中并且与凹部112的底部112a接合。另外，“凹部112的底部112a”例如是指从相对于背面11b侧的法线方向来看时位于凹部112的底面的部分。
该情况下，半导体元件11的厚度比上述第1实施方式大，从而半导体元件11的侧面11c与密封件12之间的接触面积变大，抑制了密封件12的背面磨削时的半导体元件11的侧面11c与密封件12之间的界面剥离。此外，在本变形例中，导电体10的平面尺寸比半导体元件11小，导电体10的厚度与凹部112的深度相同。
凹部112例如通过在半导体元件11的背面11b成膜了规定的图案形状的保护膜之后、利用在硅蚀刻中使用的任意的碱性液等对从保护膜露出的部分进行硅的各向异性蚀刻等方法形成。此外，凹部112也可以通过另行准备内径比导电体10的外尺寸大的环状的硅基板、对半导体元件11的背面11b进行阳极接合等方法形成。另外，在后者的情况下，半导体元件11的背面11b成为凹部112的底部112a。
在本变形例中，在密封件12的背面磨削时，半导体元件11的侧面11c与密封件12之间的边界部分接触到磨床的表面，但通过半导体元件11的侧面11c与密封件12之间的接触面积的增大，抑制了该边界处的剥离。此外，在密封件12的背面磨削时，与磨床等磨削工具接触的边界部分除了半导体元件11的侧面11c—密封件12以外，还要加上导电体10—密封件12以及凹部112—密封件12。因此，背面磨削时的力被分散，减小了作用于半导体元件11的侧面11c—密封件12的边界的力，抑制了该边界处的剥离的发生。
由此，通过本变形例，也与上述第1实施方式同样，抑制了半导体元件11的侧面11c与密封件12之间的界面剥离，成为可靠性高的半导体装置1。
(第2实施方式)
参照图17～图19对第2实施方式的半导体装置1进行说明。
本实施方式的半导体装置1例如如图17所示，在半导体元件11的侧面11c被由绝缘性材料构成的侧壁绝缘部18覆盖这一点上与上述第1实施方式不同。在本实施方式中，主要对该不同点进行说明。
本实施方式的半导体装置1例如经过图18A～图18D所示的制造工序制造。
具体而言，首先，如图18A所示，在导电体10的上表面10a中的包括之后将半导体元件11接合的区域在内的规定的区域，使临时保护件110成膜。临时保护件110由在形成密封件12后能够剥离的任意材料、例如粘着材料或具有感光性的树脂材料等构成。临时保护件110例如在由粘着材料构成的情况下可以使用通过紫外线照射或加热等而与导电体10之间的粘着力下降的材料，在由具有感光性的树脂材料构成的情况下可以使用正型的抗蚀剂材料等。
另外，临时保护件110为了设置后述的凹部121而使用，在想要使凹部121的深度成为规定以上(没有限定，例如是20μm以上)的情况下，优选的是由粘着材料和临时部件构成。该情况下，临时部件只要是与密封件12的构成材料之间没有相溶性、能承受密封件12的成型工序中的加热的具有耐热性的材料即可，能使用任意材料。临时保护件110为了使得半导体元件11包含在之后形成的凹部121中，其平面尺寸比半导体元件11大。
接着，如图18B所示，将临时保护件110贴附于支承基板200，使用未图示的模具，通过压缩成型等，使将导电体10及临时保护件110覆盖的密封件12成型。
接着，如图18C所示，将被密封件12覆盖了临时保护件110及导电体10的工件从支承基板200剥离，从导电体10的下表面10b侧的面进行密封件12的磨削，使导电体10的下表面10b露出。接着，通过将临时保护件110从导电体10剥离，例如如图18D所示，形成具有使导电体10露出的凹部121的密封件12。
然后，如图18D所示，将半导体元件11收容在凹部121中，通过未图示的接合件，将导电体10与半导体元件11的背面11b接合。另外，半导体元件11为了进一步提高接下来形成的侧壁绝缘部18与侧面11c之间的密接性，也可以通过激光切割等做成在侧面11c具有图15所示的粗糙化部111的结构。
接着，如图18E所示，通过例如旋涂等湿式成膜法，形成绝缘层151的第1层1511。此时，绝缘层材料流入到凹部121与半导体元件11的侧面11c之间的间隙中并硬化，从而形成第1层1511及侧壁绝缘部18。即，侧壁绝缘部18例如由聚酰亚胺等与绝缘层151相同的绝缘性材料构成。
以下，通过与在上述第1实施方式中说明的制造方法同样的工序形成再布线层15，由此能够制造本实施方式的半导体装置1。
在上述第1实施方式的制造方法中，在密封件12的成型时有可能因某种原因而构成密封件12的树脂材料进入到支承基板200与半导体元件11的表面11a之间。该情况下，在将密封件12用包含散热填料等填料的绝缘性材料构成时，如图19所示，填料122可能进入到作为再布线层15的一部分的绝缘层151与半导体元件11的表面11a之间。如果这样的填料122存在于绝缘层151与半导体元件11之间，则填料122上的绝缘层151的厚度变薄，可能成为绝缘故障的原因。
相对于此，本实施方式的半导体装置1，由于通过在将密封件12成型之后将导电体10与半导体元件11接合并将绝缘层151成膜来制造，所以在半导体元件11的表面11a不存在密封件12的构成材料。因此，半导体装置1成为即使在密封件12由包含填料122的绝缘性材料构成的情况下也不发生由填料122引起的绝缘故障的结构。
此外，由于在密封件12的背面磨削之后将导电体10与半导体元件11接合，所以在半导体元件11的侧面11c与侧壁绝缘部18之间不会作用磨削时的应力，由背面磨削引起的界面剥离也不会发生。
通过本实施方式，也成为能得到与上述第1实施方式同样的效果的半导体装置1。
(第3实施方式)
参照图20～图22对第3实施方式的半导体装置1进行说明。
本实施方式的半导体装置1例如如图20所示，不具有导电体10，在密封件12中的与再布线层15相反的一侧的面形成有凹部123，半导体元件11的背面11b的一部分或全部在凹部123内从密封件12露出。本实施方式的半导体装置1在这一点上与上述第1实施方式不同。在本实施方式中，主要对该不同点进行说明。
本实施方式的半导体装置1是如下构造：密封件12的另一面12b比半导体元件11的背面11b突出，并且在另一面12b具备凹部123，在凹部123中半导体元件11的背面11b从密封件12露出。由于是密封件12的另一面12b比半导体元件11的背面11b突出的构造，所以在密封件12的磨削时，半导体元件11的侧面11c与密封件12之间的边界部分不暴露在磨削工具下。因此，半导体装置1成为抑制了半导体元件11的侧面11c与密封件12之间的界面剥离的构造。
〔制造方法〕
本实施方式的半导体装置1例如经过图21A～图21D所示的制造工序制造。
具体而言，例如如图21A所示，准备半导体元件11，将背面11b的整个区域用背面保护件120覆盖。背面保护件120由在形成密封件12后能够剥离的任意材料、例如通过紫外线照射或加热而向半导体元件11的背面11b的粘着力下降的粘着材料等构成。这里，以使用通过紫外线照射而粘着力下降的粘着材料作为背面保护件120的情况为代表例进行说明。该情况下，作为背面保护件120，例如可以使用在PVC或聚烯烃等任意基材上具备通过紫外线而硬化的丙烯酸类或硅类粘着材料的任意的胶带(tape)等。
接着，如图21B所示，将半导体元件11的表面11a贴附于支承基板200，使用未图示的模具，通过压缩成型等，使将导电体10及背面保护件120覆盖的密封件12成型。
接着，如图21C所示，例如通过与上述第1实施方式同样的工序，在半导体元件11的表面11a侧形成再布线层15。
然后，对密封件12中的将背面保护件120覆盖的一侧的面进行磨削，如图21D所示，使背面保护件120露出。另外，在该密封件12的磨削工序中，为了使得不错误地磨削到半导体元件11的背面11b，关于背面保护件120的厚度，虽然不是限定的，但优选的是设为例如60μm以上。
接着，如在图21E中箭头所示那样，从密封件12的另一面12b侧照射紫外线(UV)，使背面保护件120的粘着力下降，使背面保护件120与半导体元件11的背面11b之间的密接下降。
最后，通过未图示的切割带将UV照射后的背面保护件120剥离，如图20所示，形成具备使半导体元件11的背面11b露出的凹部123的密封件12。
例如，通过上述的制造方法能够制造半导体装置1。由于通过将背面保护件120剥离而形成凹部123，半导体元件11的背面11b露出，所以不需要密封件12的磨削后的半导体元件11的背面11b处的电极形成工序。此外，还能够利用该半导体装置1构成与上述第1实施方式同样的构造的半导体模组，该情况下，在凹部123中涂布接合件5而将散热部件等其他部件与半导体元件11的背面11b接合。
〔制造方法的变形例1〕
在将背面保护件120剥离时，也可以经由通过紫外线而粘着力下降的粘着胶带(以下称作“UV胶带”)将背面保护件120剥离。
具体而言，在将紫外线照射后，如图22所示，向密封件12的另一面12b及背面保护件120贴附UV胶带T，使用掩模M，向UV胶带T中的贴附于背面保护件120的部分照射紫外线。然后，将未图示的切割带贴附于UV胶带T，连同UV胶带T一起将背面保护件120剥离，成为图20所示的半导体装置1。由此，经由成为与背面保护件120强粘着且与密封件12低粘着的状态的UV胶带T将背面保护件120剥离，减小了切割带的剥离力(peeling force)对于背面保护件120以外的载荷，抑制了半导体装置1的变形。即，通过使用UV胶带T，能得到本实施方式的半导体装置1的制造成品率提高的效果。
〔制造方法的变形例2〕
在上述中，说明了使用粘着材料作为背面保护件120、通过切割带进行剥离的例子，但并不限定于此。
例如，也可以由热塑性树脂构成背面保护件120，通过在密封件12的磨削后用化学溶液将背面保护件120溶解去除来形成凹部123。例如，该情况下，当使用聚丁二烯作为背面保护件120时，作为为了将背面保护件120溶解去除而使用的化学溶液，使用不使密封件12溶解而使聚丁二烯溶解的溶剂。作为这样的化学溶液，例如可以举出溶解度参数的值(SP值)接近于聚丁二烯的8.1～8.6的甲苯(8.9)、二甲醚(8.8)、环氧树脂(10.9)等。
另外，该情况下，关于图21A所示的背面保护件120向半导体元件11的背面11b的贴附，能够通过热压接来进行。
通过该方法，也由于在将背面保护件120去除时在密封件12上不作用物理性的力，所以抑制了半导体装置1的变形，能得到提高制造时的成品率的效果。
〔制造方法的变形例3〕
作为背面保护件120，也可以使用通过加热而与半导体元件11的背面11b之间的密接力下降的任意的材料。
该情况下，背面保护件120使用具有在比在将密封件12成型后从支承基板200剥离时的加热温度高的温度下密接力下降的特性的材料。例如，在将支承基板200和成型了密封件12后的工件剥离的温度是190℃的情况下，作为背面保护件120，可以使用在超过190℃的温度下密接力下降的材料。该情况下，例如，作为支承基板200的粘着材料，可以使用在190℃下能够剥离的日东电工公司(Nitto Denko Corporation)制的Riva Alpha(注册商标)3195V。此外，作为背面保护件120，可以使用在230℃下能够剥离的同一公司制的RivaAlpha(注册商标)3195E。但是，上述的使用材料只不过是一例，也可以使用其他公知的材料。此外，剥离温度也能够适当变更。
另外，背面保护件120从抑制半导体元件11的翘曲的观点来看优选由低弹性的材料构成。这是为了通过阻碍因剥离时的加热带来的半导体元件11的翘曲来抑制作为剥离后的翘曲原因的半导体元件11的内部应力的产生。
通过该方法，也由于在背面保护件120的剥离时在密封件12上不作用物理性的力，所以抑制了半导体装置1的变形，能得到提高制造时的成品率的效果。
根据本实施方式，成为能得到与上述第1实施方式同样的效果的半导体装置1。此外，通过具有凹部123，在使用接合件5将半导体装置1中的半导体元件11的背面11b与其他部件接合的情况下，由于接合件5的厚度为凹部123的深度以上，所以还能得到能够将接合件5的厚度确保为规定值以上的效果。进而，在作为接合件5而例如使用焊料箔的情况下，还能够预先在凹部123中设置焊料箔之后向其他部件组装，还能得到不需要组装时的接合件5的定位的效果。
(第3实施方式的第1变形例)
凹部123不限于如图20所示那样与半导体元件11的外形相同的例子，例如也可以如图23所示那样，比半导体元件11的背面11b的平面尺寸小，并且形成为包含在半导体元件11的背面11b的外轮廓内侧。
该半导体装置1由于半导体元件11的侧面11c与密封件12之间的边界被密封件12覆盖，所以与上述第3实施方式相比，是在密封件12的磨削时作用于该边界部分的力进一步被减小的构造。
此外，该情况下，密封件12中的将背面11b覆盖的部分成为朝向半导体元件11的背面11b伸出的“伸出部”。伸出部将半导体元件11压住，使半导体元件11的侧面11c与密封件12之间的界面密接稳定。此外，在使用硅晶片一次制造多个半导体装置1的情况下，伸出部通过将半导体元件11压住，还起到抑制密封件12的磨削时及切割时的芯片弹跳及晶片的破裂的作用。
根据本变形例，除了上述第3实施方式的效果以外，还能得到抑制一次制造多个半导体装置1时的芯片弹跳及晶片破裂的效果。
(第3实施方式的第2变形例)
凹部123例如也可以如图24所示那样，比半导体元件11的背面11b的平面尺寸大，并且形成为使得半导体元件11的背面11b包含在凹部123的内部。换言之，凹部123形成为，使密封件12的另一面12b中的由凹部123带来的阶差部分位于比半导体元件11的背面11b的外轮廓靠外侧。
该半导体装置1，在经由接合件5将散热部件等接合到半导体元件11的背面11b时，半导体元件11的热通过填充在凹部123中的接合件5而向更大范围扩散，所以成为提高了散热性的构造。即，本变形例的半导体装置1成为适合于构成高散热化的半导体模组的构造。
根据本变形例，除了上述第3实施方式的效果以外，还能得到所安装的半导体装置1的半导体元件11的散热性进一步提高的效果。
(第4实施方式)
参照图25～图26D对第4实施方式的半导体装置1进行说明。
本实施方式的半导体装置1例如如图25所示，在具备将半导体元件11的侧面11c覆盖的大致框体状的框体覆盖部19这一点上与上述第3实施方式不同。在本实施方式中，主要对该不同点进行说明。
在本实施方式中，半导体元件11的侧面11c被框体覆盖部19覆盖，另一方面，半导体元件11的背面11b没有被框体覆盖部19覆盖而露出到外部。
框体覆盖部19由与密封件12相比与半导体元件11的密接性高的任意的绝缘性材料、例如聚酰亚胺、聚酰胺或乙酸丁酯等构成。框体覆盖部19如图25所示，其厚度方向上的尺寸比半导体元件11大，是具有在再布线层15侧沿着膜平面方向突出的凸缘部分的大致筒形状。框体覆盖部19是与密封件12的厚度相同的厚度，具备使半导体元件11的背面11b向外部露出的开口部191。该开口部191相当于上述第3实施方式中的凹部123。
框体覆盖部19在后述的半导体装置1的制造工序中的从密封件12的成型到密封件12的磨削的期间中将半导体装置1的背面11b及侧面11c覆盖，是在密封件12的磨削时起到对半导体元件11的背面11b进行保护的作用的部件。框体覆盖部19通过在密封件12的磨削后被去除将半导体元件11的背面11b覆盖的部分而成为上述的形状。
本实施方式的半导体装置1例如经过图26A～图26D所示的制造工序来制造。
首先，例如如图26A所示，在将半导体元件11的表面11a贴附于支承基板200之后，将由聚酰亚胺等构成的树脂片190贴附于半导体元件11。由此，半导体元件11成为背面11b及侧面11c被树脂片190覆盖并保护的状态，并且抑制了从支承基板200浮动的芯片浮动及支承基板200上的位置偏移。
接着，例如如图26B所示，准备未图示的模具，通过压缩成型等，连同树脂片190一起将覆盖半导体元件11的密封件12成型。然后，通过加热等任意的方法，将工件从支承基板200剥离，使半导体元件11的表面11a在外部露出。
接着，例如如图26C所示，通过与上述第1实施方式同样的工序，形成将半导体元件11的表面11a、框体覆盖部19的一部分及密封件12的一面12a覆盖的再布线层15。
然后，例如如图26D所示，从密封件12中的将树脂片190覆盖的一侧的面，利用磨床等磨削工具将密封件12磨削，使树脂片190中的将半导体元件11的背面11b覆盖的部分从密封件12露出。
最后，通过光刻法或激光加工等任意的方法，去除树脂片190中的将半导体元件11的背面11b覆盖的部分而形成开口部191，使半导体元件11的背面11b向外部露出。
通过这样的制造方法能够制造半导体装置1，在密封件12的磨削时用树脂片190保护半导体元件11的背面11b，从而不需要密封件12的磨削后的背面11b侧的电极形成工序。此外，由于通过任意的蚀刻方法有选择地去除树脂片190中的将半导体元件11的背面11b覆盖的部分，所以在半导体元件11的侧面11c与框体覆盖部19之间的边界部分不易作用物理性的力。进而，通过由与密封件12相比向半导体元件11的密接性高的树脂材料构成框体覆盖部19，半导体元件11的侧面11c与框体覆盖部19之间的界面成为更密接的状态，抑制了该界面处的剥离。
通过本实施方式，也能得到与上述第3实施方式同样的效果。此外，由于将半导体元件11安装到支承基板200之后用树脂片190覆盖，所以抑制了芯片浮动及位置偏移，所以还能得到制造的成品率提高的效果。
另外，在一次制造多个本实施方式的半导体装置1的情况下，树脂片190以将安装于支承基板200的多个半导体元件11全部覆盖的方式而被贴附。该情况下，框体覆盖部19的凸缘部分成为沿着再布线层15的膜平面延伸设置到半导体装置1的端面的状态。
(第5实施方式)
参照图27～图29F对第5实施方式的半导体装置1进行说明。
本实施方式的半导体装置1例如如图27所示，将半导体元件11的背面11b覆盖的导电体10中的位于半导体元件11的外轮廓外侧的突出部106是比导电体10的其他部位低密度的多孔构造，在这一点上与上述第1实施方式不同。在本实施方式中，主要对该不同点进行说明。
在本实施方式中，导电体10例如由金属烧结体构成。这里所述的“金属烧结体”，是以至少具有导电性的金属材料为主成分、在没有作用规定的压力的一部分部位形成后述的低密度多孔构造的结构。作为金属烧结体，例如可以举出以银为主成分的烧结银及以铜为主成分的烧结铜等，但并不限定于这些材料。在本实施方式中，以导电体10由烧结银构成的情况为代表例进行说明。
在本实施方式中，导电体10的平面尺寸比半导体元件11大，是将半导体元件11的背面11b的整个区域覆盖的配置。导电体10如图27所示，下表面10b中的位于半导体元件11的外轮廓内侧即正下方的区域在外部露出。另一方面，将导电体10中的位于半导体元件11的外轮廓外侧的部位作为突出部106，下表面10b中的位于突出部106的区域的一部分朝向半导体元件11侧倾斜并被密封件12覆盖。
突出部106成为比导电体10的其他部位低密度的多孔构造。具体而言，突出部106例如如图28所示，是形成有多个微米级以下的空隙即微孔的多孔质体，密度比导电体10的其余部分低。这是因为，突出部106是在形成导电体10的工序中使导电体10的构成材料的一部分伸出到比半导体元件11的外轮廓靠外侧、作为强制不被加压的区域而产生的飞边的部位。关于该导电体10的形成工序在后面叙述。
突出部106形成有至少与突出部106的最表面相连的许多微孔，密封件12成为进入到该微孔中的状态。另外，关于突出部106的微孔，位于突出部106的最表面的开口部的最小宽度为10nm以上，以使得在密封件12的形成时构成密封件12的树脂材料能够进入。由此，产生锚定效应，突出部106与密封件12之间的密接力提高，由此抑制以导电体10的下表面10b侧为起点的突出部106和密封件12之间的界面剥离。此外，突出部106具有最表面形成的凹凸形状、即微小的凹凸形状，除了由微孔带来的锚定效应以外，还产生由于密封件12追随于微小的凹凸形状而引起的锚定效应。结果，本实施方式的半导体装置1抑制了半导体元件11的侧面11c与密封件12之间的界面剥离，成为可靠性高的构造。
另一方面，导电体10中的在平面视图中位于半导体元件11的正下方的正下方部是在导电体10的形成工序中导电体10的构成材料中的经由半导体元件11而被加压的区域。因此，导电体10中的正下方部例如如图28所示，成为比突出部106致密化而空隙较少、密度较高的状态。
〔制造方法〕
接着，对本实施方式的半导体装置1的制造方法进行说明，这里参照图29A～图29F主要对与上述第1实施方式不同的工序进行说明。
首先，例如如图29A所示，准备随后构成导电体10的导电片100及作为其基底的基片201。作为导电片100，例如能够使用能够烧结的、包含银纳米粒子或银微粒子等金属微粒的膜等。作为基片201，能够使用由橡胶等树脂材料构成的、能够承受后述的冲压工序的温度的片材(例如硅橡胶片等)。
另外，导电片100例如被设为厚度10μm～100μm、弹性模量20GPa～80GPa左右。基片201例如被设为厚度0.1mm～1mm、弹性模量5MPa左右。
接着，例如如图29B所示，将导电片100与基片201叠合，将另外准备的半导体元件11载置到导电片100上。另外，这里为了容易理解工序，以在导电片100上载置1个半导体元件11的情况为代表例进行说明，但并不限定于此，也可以载置多个半导体元件11，一次制造多个半导体装置1。
接着，例如如图29C所示，从半导体元件11的表面11a侧，使用未图示的加压机构进行加压，将导电片100的一部分推压。此时，基片201中的包括位于半导体元件11的正下方的区域在内的一部分区域进行弹性变形，从而导电片100在位于半导体元件11的正下方的正下方部位和与其邻接的部位之间产生剪切力。结果，导电片100中的半导体元件11的正下方部分及其周边部位如图29D所示那样被冲剪而被转移到半导体元件11。
另外，上述的冲压工序例如能够在大气中在100℃～200℃、1MPa～5MPa的条件下进行，但温度及压力等可以根据导电片100及基片201的材料而适当变更。此外，通过该冲压工序，导电体10中的位于突出部106处的下表面10b的一部分成为朝向半导体元件11侧即上侧倾斜的状态。
然后，例如在未图示的加热台上，将半导体元件11及被转移后的导电材料在200℃～300℃的烧制温度下加热，使导电材料烧结。由此，能够使突出部106成为具有许多微孔的多孔构造，并且形成半导体元件11的正下方部比突出部106致密化的导电体10。此外，通过该烧结工序，导电体10成为与半导体元件11的背面11b相接合的状态。
接着，例如如图29E所示，将半导体元件11的表面11a贴附于支承基板200，将接合着导电体10的半导体元件11保持。
接着，准备未图示的模具，通过压缩成型等，将被支承基板200保持的半导体元件11用环氧树脂等树脂材料覆盖，通过加热等进行硬化，由此如图29F所示，将密封件12成型。由此，半导体元件11的侧面11c及导电体10成为被密封件12覆盖的状态。特别是，导电体10中的具有许多微孔的突出部106通过锚定效应而成为与导电体10的其他部位相比与密封件12高密接的状态。
接着，通过进行与例如图3D～图3J所示的上述第1实施方式的半导体装置1同样的工序，能够制造本实施方式的半导体装置1。根据本实施方式的制造方法，在导电体10的形成工序中形成与密封件12高密接的高密接区域、即突出部106。因此，不需要如上述第1实施方式的第3变形例至第6变形例那样在导电体10的形成工序之外地形成抑制导电体10—密封件12的界面的剥离进展的区域或者与密封件12高密接的高密接区域，制造工序简化。由此，本实施方式的半导体装置1成为与上述第1实施方式的第3变形例至第6变形例相比降低了制造成本的构造。
根据本实施方式，与上述第1实施方式同样，由于半导体元件11的侧面11c与密封件12之间的边界部分被导电体10覆盖，所以成为在密封件12的磨削工序时作用于这些边界部分的力减小的构造的半导体装置1。因此，能得到与上述第1实施方式同样的效果。此外，由于导电体10中的突出部106是多孔质体，密封件12进入而产生锚定效应，所以密封件12与突出部106之间的密接力进一步提高，还得到进一步抑制半导体元件11的侧面11c与密封件12之间的界面剥离的效果。
另外，在上述中，说明了利用导电片100及基片201、经过冲压及转移工序形成导电体10的例子，但并不限定于该工序。例如，也可以将由银纳米粒子等金属微粒构成的可烧结的膏材等进行分配器涂布，在涂布的银膏上载置半导体元件11，在经由半导体元件11加压之后，通过进行烧结来形成导电体10。该情况下，导电体10例如如图30所示，下表面10b的整个区域为平坦的面，下表面10b的整个区域从密封件12露出，但由于确保了突出部106与密封件12的高密接，所以没有特别的问题。即，在本实施方式中，关于导电体10，只要突出部106是比正下方部分低密度的多孔质体即可，其外形可以根据制造工序而变化。
(其他实施方式)
将本发明依据实施例进行了记述，但应理解的是本发明并不限定于该实施例或构造。本发明也包含各种各样的变形例及等价范围内的变形。除此以外，各种各样的组合及形态，进而在它们中仅包含一要素、其以上或其以下的其他组合及形态也落入在本发明的范畴及思想范围中。
例如，在上述第2实施方式至第5实施方式中，也可以在半导体元件11的侧面11c形成粗糙化部111。此外，并不限于上述第1实施方式的半导体装置1，其他实施方式的半导体装置1也能够用于构成半导体模组。例如，如图31所示，在使用第3实施方式的半导体装置1的情况下，也成为抑制了半导体元件11的侧面11c的界面剥离并且实现了薄型化及高散热化的构造的半导体模组。

Claims (14)

1.一种半导体装置，其特征在于，
具备：
半导体元件(11)；
导电体(10)，与上述半导体元件的背面(11b)的一侧接合；
密封件(12)，将上述半导体元件的侧面(11c)及上述导电体的一部分覆盖；以及
再布线层(15)，具有将上述半导体元件的表面(11a)及上述密封件的一部分覆盖的绝缘层(151)、与上述半导体元件连接的第1电极(13)及第2电极(14)、将上述第1电极中的从上述绝缘层露出的部分覆盖的具有导电性的第1外部露出层(152)、以及将上述第2电极中的从上述绝缘层露出的部分覆盖的具有导电性的第2外部露出层(153)；
上述第2电极的与上述半导体元件相反的一侧的端部延伸设置到上述再布线层中的比上述半导体元件的外轮廓靠外侧的位置；
上述第2外部露出层将上述第2电极中的比上述半导体元件的外轮廓靠外侧的一部分区域覆盖；
上述导电体的与上述半导体元件的上述背面相接合的上表面(10a)的相反侧的下表面(10b)从上述密封件露出。
2.如权利要求1所述的半导体装置，其特征在于，
上述导电体的平面尺寸比上述半导体元件大；
上述半导体元件的上述背面的整个区域比上述导电体的外轮廓靠内侧。
3.如权利要求2所述的半导体装置，其特征在于，
上述导电体在比上述半导体元件的外轮廓靠外侧的部分具备在厚度方向上延伸设置的贯通孔(101)；
在上述贯通孔中填充着上述密封件。
4.如权利要求2所述的半导体装置，其特征在于，
上述导电体在上述上表面(10a)中的比上述半导体元件的外轮廓靠外侧的部分具备槽部(102)。
5.如权利要求2所述的半导体装置，其特征在于，
上述导电体在上述上表面(10a)中的比上述半导体元件的外轮廓靠外侧的部分具备高密接部(104)，该高密接部由与上述密封件之间的密接性比上述导电体高的树脂材料构成。
6.如权利要求2所述的半导体装置，其特征在于，
上述导电体在上述上表面(10a)中的比上述半导体元件的外轮廓靠外侧的部分具备具有微米级以下的凹凸形状的粗糙化部(105)。
7.如权利要求1或2所述的半导体装置，其特征在于，
上述导电体由金属烧结体构成；
将上述导电体中的比上述半导体元件的外轮廓靠外侧的部分做成突出部(106)，上述突出部至少具有与最表面相连的微米级以下的多个空隙，上述突出部的密度比上述导电体的其余部分低。
8.如权利要求1～7中任一项所述的半导体装置，其特征在于，
上述半导体元件在将上述表面与上述背面相连的侧面(11c)具备具有微米级以下的凹凸形状的粗糙化部(111)。
9.如权利要求1所述的半导体装置，其特征在于，
上述半导体元件在上述背面具有凹部(112)；
上述导电体的平面尺寸比上述半导体元件的上述凹部小，并且上述导电体与上述凹部的底部(112a)接合。
10.一种半导体装置，其特征在于，
具备：
半导体元件(11)；
密封件(12)，将上述半导体元件的侧面(11c)覆盖；以及
再布线层(15)，具有将上述半导体元件的表面(11a)及上述密封件的一部分覆盖的绝缘层(151)、与上述半导体元件连接的第1电极(13)及第2电极(14)、将上述第1电极中的从上述绝缘层露出的部分覆盖的具有导电性的第1外部露出层(152)、以及将上述第2电极中的从上述绝缘层露出的部分覆盖的具有导电性的第2外部露出层(153)；
上述第2电极的与上述半导体元件相反的一侧的端部延伸设置到上述再布线层中的比上述半导体元件的外轮廓靠外侧的位置；
上述第2外部露出层将上述第2电极中的比上述半导体元件的外轮廓靠外侧的一部分区域覆盖；
上述密封件中的与被上述再布线层覆盖的一面(12a)相反的一侧的另一面(12b)比上述半导体元件的背面(11b)突出，并且具有向上述一面侧凹陷的凹部(123)；
上述半导体元件的上述背面的一部分或全部在上述密封件的上述凹部中从上述密封件露出。
11.如权利要求10所述的半导体装置，其特征在于，
上述半导体元件中的将上述表面与上述背面相连的面即侧面(11c)具有与上述背面相比与上述密封件之间的密接性高的高密接部(111、19)。
12.如权利要求11所述的半导体装置，其特征在于，
上述高密接部是将上述半导体元件的上述侧面覆盖的框体状的框体覆盖部(19)；
上述框体覆盖部由与上述密封件不同的树脂材料构成，该树脂材料与上述密封件相比上述半导体元件的密接性高、并且与上述半导体元件相比与上述密封件之间的密接性高。
13.如权利要求11所述的半导体装置，其特征在于，
上述高密接部是上述半导体元件的一部分，是形成于上述侧面的具有微米级以下的凹凸形状的粗糙化部(111)。
14.一种半导体模组，其特征在于，
具备：
半导体装置(1)，具备半导体元件(11)、将上述半导体元件的侧面(11c)覆盖的第1密封件(12)、以及再布线层(15)，该再布线层具有将上述半导体元件的表面(11a)及上述第1密封件的一部分覆盖的绝缘层(151)、与上述半导体元件连接的电极(14)以及将上述电极中的从上述绝缘层露出的部分覆盖的具有导电性的外部露出层(153)；
散热部件(2)，经由接合件(5)而与上述半导体元件中的上述表面的相反侧的背面(11b)的从上述第1密封件露出的部分相接合；
引线框(4)，经由上述外部露出层或上述接合件而与上述电极电接合；以及
第2密封件(6)，将上述半导体装置、上述散热部件的一部分及上述引线框的一部分覆盖；
上述半导体装置是上述电极中的从上述绝缘层露出的端部延伸设置到比上述半导体元件的外轮廓靠外侧的位置的扇出型封装构造；
上述第1密封件中的被上述再布线层覆盖的一面(12a)的相反侧的另一面(12b)，比上述半导体元件的上述背面突出并且具有向上述一面侧凹陷的凹部(123)；
上述半导体元件的上述背面的一部分或全部在上述第1密封件的上述凹部中从上述第1密封件露出，并且经由上述接合件而与上述散热部件接合。
CN202180028696.7A 2020-04-17 2021-03-19 半导体装置及半导体模组 Pending CN115428145A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2020-074422 2020-04-17
JP2020074422 2020-04-17
JP2021-028963 2021-02-25
JP2021028963A JP7243750B2 (ja) 2020-04-17 2021-02-25 半導体装置および半導体モジュール
PCT/JP2021/011411 WO2021210344A1 (ja) 2020-04-17 2021-03-19 半導体装置および半導体モジュール

Publications (1)

Publication Number Publication Date
CN115428145A true CN115428145A (zh) 2022-12-02

Family

ID=78084231

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180028696.7A Pending CN115428145A (zh) 2020-04-17 2021-03-19 半导体装置及半导体模组

Country Status (3)

Country Link
US (1) US20230032353A1 (zh)
CN (1) CN115428145A (zh)
WO (1) WO2021210344A1 (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06302727A (ja) * 1993-04-15 1994-10-28 Hitachi Ltd 半導体集積回路装置
US5604376A (en) * 1994-06-30 1997-02-18 Digital Equipment Corporation Paddleless molded plastic semiconductor chip package
US6271469B1 (en) * 1999-11-12 2001-08-07 Intel Corporation Direct build-up layer on an encapsulated die package
JP2002016196A (ja) * 2000-04-24 2002-01-18 Fuji Electric Co Ltd リードフレーム、およびそれを用いた樹脂封止形半導体装置
JP2003110064A (ja) * 2001-07-26 2003-04-11 Denso Corp 半導体装置
JP5729126B2 (ja) * 2011-05-18 2015-06-03 株式会社デンソー 半導体装置の製造方法
JP2015126119A (ja) * 2013-12-26 2015-07-06 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法
JP7119817B2 (ja) * 2018-09-18 2022-08-17 昭和電工マテリアルズ株式会社 半導体装置

Also Published As

Publication number Publication date
US20230032353A1 (en) 2023-02-02
WO2021210344A1 (ja) 2021-10-21

Similar Documents

Publication Publication Date Title
TWI437647B (zh) 具有凸塊／基座／凸緣層散熱座及增層電路之散熱增益型半導體組體
JP5579402B2 (ja) 半導体装置及びその製造方法並びに電子装置
JP4752825B2 (ja) 半導体装置の製造方法
EP3664127A2 (en) Semiconductor package having a laser-activatable mold compound
JPH077134A (ja) 集積回路モジュール
EP1906446A2 (en) Semiconductor device and manufacturing method thereof
JP6092644B2 (ja) 半導体モジュール
JP4545022B2 (ja) 回路装置およびその製造方法
US20130234330A1 (en) Semiconductor Packages and Methods of Formation Thereof
KR101665963B1 (ko) 수지 봉지형 반도체 장치 및 그 제조 방법
JP2008210912A (ja) 半導体装置及びその製造方法
JP2008053693A (ja) 半導体モジュール、携帯機器、および半導体モジュールの製造方法
US20210183799A1 (en) Ultra-thin multichip power devices
JP7243750B2 (ja) 半導体装置および半導体モジュール
US20170178993A1 (en) Electronic component and methods of manufacturing the same
TW202139300A (zh) 封裝基板及用於製造封裝基板之方法
JP7123688B2 (ja) 半導体装置及びその製造方法
CN115428145A (zh) 半导体装置及半导体模组
JP2020129637A (ja) 電子装置及び電子装置の製造方法
CN111385971B (zh) 电路基板及其制造方法
CN111952191A (zh) 通过在安装电子部件之后将片材分成载体而进行的封装的批量制造
JP5214550B2 (ja) 電力半導体装置の製造方法
CN115699296A (zh) 半导体装置、半导体模组及半导体装置的制造方法
JP2016219707A (ja) 半導体装置及びその製造方法
WO2022009705A1 (ja) 半導体装置および半導体モジュール

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination