WO2018179023A1 - 半導体装置、電力変換装置および半導体装置の製造方法 - Google Patents
半導体装置、電力変換装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- WO2018179023A1 WO2018179023A1 PCT/JP2017/012229 JP2017012229W WO2018179023A1 WO 2018179023 A1 WO2018179023 A1 WO 2018179023A1 JP 2017012229 W JP2017012229 W JP 2017012229W WO 2018179023 A1 WO2018179023 A1 WO 2018179023A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- semiconductor device
- metal film
- film
- manufacturing
- lead frame
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 117
- 238000000034 method Methods 0.000 title claims description 25
- 238000006243 chemical reaction Methods 0.000 title claims description 20
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 229910052751 metal Inorganic materials 0.000 claims abstract description 87
- 239000002184 metal Substances 0.000 claims abstract description 87
- 229910000679 solder Inorganic materials 0.000 claims abstract description 55
- 230000002093 peripheral effect Effects 0.000 claims abstract description 44
- 239000000463 material Substances 0.000 claims abstract description 15
- 239000003963 antioxidant agent Substances 0.000 claims description 53
- 230000003078 antioxidant effect Effects 0.000 claims description 53
- 230000003647 oxidation Effects 0.000 abstract description 15
- 238000007254 oxidation reaction Methods 0.000 abstract description 15
- 230000002265 prevention Effects 0.000 abstract 3
- 239000010408 film Substances 0.000 description 134
- 239000011248 coating agent Substances 0.000 description 17
- 238000000576 coating method Methods 0.000 description 17
- 230000035882 stress Effects 0.000 description 15
- 238000010586 diagram Methods 0.000 description 12
- 230000008569 process Effects 0.000 description 11
- 238000005304 joining Methods 0.000 description 7
- 238000003892 spreading Methods 0.000 description 6
- 230000007480 spreading Effects 0.000 description 6
- 238000005562 fading Methods 0.000 description 5
- 238000007689 inspection Methods 0.000 description 5
- 230000003064 anti-oxidating effect Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 1
- 239000000446 fuel Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000009736 wetting Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/562—Protection against mechanical damage
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
- H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
- H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
- H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/27—Manufacturing methods
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
- H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
- H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
- H01L2224/0346—Plating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04026—Bonding areas specifically adapted for layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04034—Bonding areas specifically adapted for strap connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05124—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05144—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05155—Nickel [Ni] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
- H01L2224/05557—Shape in side view comprising protrusions or indentations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05563—Only on parts of the surface of the internal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05644—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
- H01L2224/26122—Auxiliary members for layer connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
- H01L2224/26145—Flow barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
- H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
- H01L2224/331—Disposition
- H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/33181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3512—Cracking
Definitions
- the present invention relates to a structure for joining a semiconductor element to a lead frame, for example, mounted in a power control semiconductor device.
- Patent Document 1 discloses a first metal film having a high oxidation property formed on a substrate, a second metal film having a high oxidation resistance formed selectively on the first metal film, A thin film circuit board having an oxide film generated by oxidation of a portion where the first metal film is exposed is disclosed.
- the setup is changed to a device different from the device for forming the metal film formed on the surface of the emitter electrode. Is required. Moreover, there is a possibility that foreign matter may adhere during conveyance between processes. Furthermore, inspection of the position, dimensions, and fading of the coating film after forming the coating film is required, which increases the number of steps.
- Patent Document 1 a technique for removing a part of the thickness of the antioxidant film as a solder mask has been proposed, but a part of the antioxidant film between adjacent electronic components is removed. However, it does not relieve the stress generated at the junction of the lead frame in the emitter electrode.
- an object of the present invention is to provide a technique capable of suppressing an increase in the number of man-hours and relieving a stress generated in a peripheral portion of a joint portion of a lead frame in an electrode of a semiconductor element.
- a semiconductor device includes a semiconductor element mounted on a heat spreader, a lead frame joined to an electrode of the semiconductor element via a joining material, a metal film formed on a surface of the electrode, and the metal An anti-oxidation film formed on the surface of the film, and the peripheral portion of the metal film is exposed from the anti-oxidation film over the entire circumference.
- a semiconductor device includes a semiconductor element mounted on a heat spreader, a lead frame joined to an electrode of the semiconductor element via a joining material, a metal film formed on the surface of the electrode, and a metal film And the peripheral portion of the metal film is exposed from the antioxidant film over the entire circumference.
- FIG. 1 is a schematic configuration diagram of a power conversion device according to a first embodiment.
- FIG. 6 is a plan view showing a state before joining a lead frame in the semiconductor device according to the first embodiment.
- FIG. 3 is a sectional view taken along line AA in FIG. 2.
- 1 is a plan view of a semiconductor device according to a first embodiment.
- FIG. 5 is a sectional view taken along line BB in FIG. 4. 6 is an explanatory diagram for explaining a joining process using molten solder in the semiconductor device according to the first embodiment;
- FIG. 6 is an explanatory diagram for explaining a joining process using molten solder in the semiconductor device according to the first embodiment;
- FIG. 9 is a plan view showing a state before joining a lead frame in a semiconductor device according to a second embodiment.
- FIG. 4 is a diagram corresponding to FIG. 3 for a semiconductor device according to a second embodiment;
- FIG. 10 is an explanatory diagram for explaining an oxidation step of a metal film in the semiconductor device according to the second embodiment.
- FIG. 10 is another explanatory diagram for explaining a metal film oxidation step in the semiconductor device according to the second embodiment.
- FIG. 10 is a plan view showing a state before a lead frame is joined in a semiconductor device according to a third embodiment.
- FIG. 10 is a plan view showing a state before a lead frame is joined in a semiconductor device according to a modification of the third embodiment.
- FIG. 10 is a plan view showing a state before a lead frame is joined in a semiconductor device according to a fourth embodiment.
- FIG. 6 is a diagram corresponding to FIG. 3 for a semiconductor device according to a fourth embodiment;
- FIG. 6 is a cross-sectional view of a semiconductor device according to a fourth embodiment.
- FIG. 10 is a plan view showing a state before a lead frame is joined in a semiconductor device according to a fifth embodiment.
- FIG. 6 is a diagram corresponding to FIG. 3 for a semiconductor device according to a fifth embodiment;
- FIG. 6 is a cross-sectional view of a semiconductor device according to a fifth embodiment.
- FIG. 1 is a schematic configuration diagram of a power conversion device 100 according to the first embodiment.
- the power conversion device 100 is connected between a DC power supply and a power system, converts DC power output from a solar cell or a fuel cell into AC power, and supplies the AC power to the outside of the power system or the like. It is a power conditioner.
- the power conversion device 100 includes a main conversion circuit 40 and a control circuit 50.
- the main conversion circuit 40 includes the semiconductor device 30, converts electric power input from the outside, and outputs the converted electric power.
- the control circuit 50 outputs a control signal for controlling the main conversion circuit 40 to the main conversion circuit 40.
- FIG. 2 is a plan view showing a state before joining the lead frame 6 in the semiconductor device 30 according to the first embodiment.
- 3 is a cross-sectional view taken along line AA in FIG.
- the semiconductor device 30 includes a heat spreader 1, a semiconductor element 3, a metal film 4, an antioxidant film 5, and a lead frame 6.
- the semiconductor element 3 is mounted on the heat spreader 1 by being bonded to the surface of the heat spreader 1 by solder 2a as a bonding material.
- the lead frame 6 is joined to the emitter electrode 3a of the semiconductor element 3 by solder 2b as a joining material. More specifically, the lead frame 6 is bonded to the surface of the antioxidant film 5 formed on the surface of the emitter electrode 3a.
- the metal film 4 and the antioxidant film 5 formed on the surface of the emitter electrode 3a will be described.
- the metal film 4 is formed on the surface of the junction 3b of the emitter electrode 3a.
- the antioxidant film 5 is formed in a region of the surface of the metal film 4 excluding the peripheral portion of the metal film 4. Therefore, the peripheral edge of the metal film 4 is exposed from the antioxidant film 5 over the entire circumference, and is located in a region of the antioxidant film 5 located closer to the center side of the junction 3 b of the emitter electrode 3 a than the metal film 4.
- the solder 2b spreads out.
- the width a at which the peripheral edge of the metal film 4 is exposed from the antioxidant film 5 is the same over the entire circumference.
- FIG. 4 is a plan view of the semiconductor device 30 according to the first embodiment.
- 5 is a cross-sectional view taken along line BB in FIG.
- the semiconductor element 3 is mounted on the surface of the heat spreader 1 by bonding with solder 2a. Then, a metal film 4 is formed on the junction 3b of the emitter electrode 3a of the semiconductor element 3 by sputtering, vapor deposition or plating. An antioxidant film 5 is formed by sputtering, vapor deposition, or plating using a SUS mask on the surface of the metal film 4 except for the entire periphery.
- the emitter electrode 3a is made of Al or the like.
- the laminated film on the surface of the emitter electrode 3a is made of Ni / Au or the like in order from the semiconductor element 3 side, the metal film 4 is made of Ni, and the antioxidant film 5 is made of Au or the like.
- the antioxidant film 5 is provided in order to prevent the metal film 4 made of Ni from being oxidized and the solder wettability from being lowered.
- the thickness of the laminated film on the surface of the emitter electrode 3 a is in the relationship of metal film 4> antioxidation film 5.
- the thickness of the metal film 4 is 0.5 ⁇ m or more and 5 ⁇ m or less
- the thickness of the antioxidant film 5 is 0.05 ⁇ m or more and 0.2 ⁇ m or less.
- the width a at which the peripheral edge of the metal film 4 is exposed from the antioxidant film 5 is not less than 50 ⁇ m and not more than 500 ⁇ m.
- the solder is less likely to spread and the strength of the joint 3b can be suppressed.
- the stress generated at the peripheral edge of 3b can be relaxed.
- the plate solder 12 is used as the bonding material, the plate solder 12 is disposed on the surface of the antioxidant film 5, and the lead frame 6 is attached to the emitter electrode 3 a using the plate solder 12. Join.
- the solder fillet can be formed on the surface of the semiconductor element 3 by making the planar size of the plate solder 12 the same as the planar size of the antioxidant film 5.
- molten solder 22 is used as a bonding material, and molten solder 22 is dropped from the nozzle 21 to the surface of the antioxidant film 5 through the hole 6 a of the lead frame 6. 22 can be used to join the lead frame 6 to the emitter electrode 3a. At this time, the solder fillet can be formed on the surface of the semiconductor element 3 by the wetting and spreading action of the molten solder 22. Since the wet area of the solder can be controlled by the wet spread of the molten solder 22, the assemblability of the semiconductor device 30 is improved.
- the semiconductor device 30 includes the semiconductor element 3 mounted on the heat spreader 1, the lead frame 6 joined to the emitter electrode 3a of the semiconductor element 3 via the solder 2, the emitter A metal film 4 formed on the surface of the electrode 3a and an antioxidant film 5 formed on the surface of the metal film 4 are provided, and the peripheral portion of the metal film 4 is exposed from the antioxidant film 5 over the entire circumference. ing.
- the natural oxide film is formed on the peripheral edge of the metal film 4 by leaving the peripheral edge of the metal film 4 exposed from the antioxidant film 5 in the atmosphere at room temperature, the surface of the conventional antioxidant film It is not necessary to cover the outer peripheral portion with a coating film, and the number of man-hours and the number of parts can be reduced.
- the power conversion device 100 includes the semiconductor device 30, and converts the input power and outputs the main conversion circuit 40, and a control circuit that outputs a control signal for controlling the main conversion circuit 40 to the main conversion circuit 40. 50, the power conversion device 100 with high reliability and quality can be realized.
- the plate solder 12 is used as a bonding material, the plate solder 12 is disposed on the surface of the antioxidant film 5, and the lead frame 6 is bonded to the emitter electrode 3 a using the plate solder 12.
- the solder fillet can be formed on the surface of the semiconductor element 3 by setting the planar dimension of the plate solder 12 to be the same as the planar dimension of the antioxidant film 5. Further, by changing the size of the sheet solder 12, the solder wet region and the amount of solder can be controlled, so that the assemblability of the semiconductor device 30 is improved.
- the molten solder 22 was used as a bonding material, the molten solder 22 was dropped on the surface of the antioxidant film 5, and the lead frame 6 was bonded to the emitter electrode 3 a using the molten solder 22.
- a solder fillet can be formed on the surface of the semiconductor element 3 by the wet spreading action of the molten solder 22. Since the wet area of the solder can be controlled by the wet spread of the molten solder 22, the assemblability of the semiconductor device 30 is improved.
- FIG. 8 is a plan view showing a state before joining the lead frame 6 in the semiconductor device 30A according to the second embodiment.
- FIG. 9 is a view corresponding to FIG. 3 of the semiconductor device 30A.
- FIG. 10 is an explanatory diagram for explaining an oxidation process of the metal film 4 in the semiconductor device 30A.
- FIG. 11 is another explanatory diagram for explaining the oxidation step of the metal film 4 in the semiconductor device.
- the same components as those described in the first embodiment are denoted by the same reference numerals, and the description thereof is omitted.
- the peripheral portion of the metal film 4 is in an oxidized state over the entire periphery.
- the oxidation part 7 is provided in the peripheral part of the metal film 4 over the whole periphery. Since the oxidation portion 7 is provided, the solder wet region can be controlled more than in the case of the first embodiment, so that the assembling property of the semiconductor device 30 is further improved.
- a method for forming the oxidized portion 7 will be described.
- a rectangular heater 31 is used, for example, in plan view, as shown in FIG. With the heater 31 in contact with the peripheral edge of the metal film 4, the heater 31 is moved over the entire periphery.
- the oxidized portion 7 can be formed by oxidizing the contact portion of the metal film 4.
- a frame-shaped heater 32 is used, and the heater 32 is simultaneously contacted over the entire circumference of the peripheral portion of the metal film 4 to oxidize the contact portion of the metal film 4, thereby It is also possible to form
- the peripheral portion of the metal film 4 is in an oxidized state over the entire circumference, so that a solder wet region is further provided than in the case of the first embodiment. Can be controlled. Thereby, the assemblability of the semiconductor device 30 is further improved.
- the heater 31 is moved over the entire periphery of the peripheral portion of the metal film 4 while the heater 31 is in contact with the peripheral portion of the metal film 4. Since it is oxidized, the oxidation step can be performed by a simple method.
- the contact portion of the metal film 4 is oxidized by simultaneously contacting the frame-shaped heater 32 over the entire periphery of the peripheral portion of the metal film 4.
- the oxidation step can be performed more easily and without taking time than in the case of FIG.
- a natural oxide film may be formed on the peripheral portion of the metal film 4 by leaving the peripheral portion of the metal film 4 exposed from the antioxidant film 5 in the atmosphere at room temperature.
- the oxidation process can be performed more easily than in the case of FIGS.
- FIG. 12 is a plan view showing a state before the lead frame 6 is joined in the semiconductor device 30B according to the third embodiment.
- the same components as those described in the first and second embodiments are denoted by the same reference numerals, and the description thereof is omitted.
- the radius R1 of the corner 5a of the antioxidant film 5 is larger than the radius R2 of the corner 4a of the metal film 4.
- stress is easily concentrated on the corner 5a of the antioxidant film 5 on which the solder 2b is disposed on the emitter electrode 3a. Therefore, by making the radius R1 of the corner 5a of the antioxidant film 5 larger than the radius R2 of the corner 4a of the metal film 4, the stress concentration on the corner 5a of the antioxidant film 5 can be alleviated.
- the antioxidant film 5 on the emitter electrode 3a is provided in as wide a range as possible.
- the antioxidant film 5 may be circular or elliptical in plan view.
- FIG. 13 is a plan view showing a state before the lead frame 6 is joined in the semiconductor device 30C according to the modification of the third embodiment.
- the radius R1 of the corner 5a of the antioxidant film 5 is larger than the radius R2 of the corner 4a of the metal film 4.
- the antioxidant film 5 is circular or elliptical in plan view. Therefore, stress concentration on the corner 5a of the antioxidant film 5 can be relaxed.
- FIG. 14 is a plan view showing a state before the lead frame 6 is joined in the semiconductor device 30D according to the fourth embodiment.
- FIG. 15 is a diagram corresponding to FIG. 3 of the semiconductor device 30D.
- FIG. 16 is a cross-sectional view of the semiconductor device 30D. Note that in the fourth embodiment, the same components as those described in the first to third embodiments are denoted by the same reference numerals and description thereof is omitted.
- the peripheral portion of the metal film 4 is not exposed from the antioxidant film 5 over the entire circumference.
- a metal wire 25 is further provided over the entire periphery.
- the wire 25 is the same member as the signal wire that controls the semiconductor element 3 and is made of, for example, aluminum.
- a plurality of short wires 25 are arranged at predetermined intervals.
- the wire 25 By making the wire 25 the same member as the signal wire, the wire 25 can be arranged in the conventional W / B process and in the same apparatus, and no setup change is required.
- the wire 25 may have an aluminum wire diameter of ⁇ 50 ⁇ m or more and 500 ⁇ m or less, and may be bonded in a stitch shape.
- the wire 25 may be one long wire, and the one long wire 25 may be continuously arranged over the entire periphery of the peripheral portion of the antioxidant film 5.
- the semiconductor device 30 ⁇ / b> D includes the metal wire 25 arranged over the entire periphery of the peripheral portion of the antioxidant film 5.
- the wire 25 can be arranged in the conventional W / B process and in the same apparatus, and the setup change is not required.
- FIG. 17 is a plan view showing a state before the lead frame 6 is joined in the semiconductor device 30E according to the fifth embodiment.
- 18 is a view corresponding to FIG. 3 of the semiconductor device 30E.
- FIG. 19 is a cross-sectional view of the semiconductor device 30E. Note that in the fifth embodiment, the same components as those described in the first to fourth embodiments are denoted by the same reference numerals and description thereof is omitted.
- the peripheral portion of the metal film 4 is not exposed from the antioxidant film 5 over the entire circumference.
- a convex stepped portion 5b and a stepped portion 4b are provided on the upper side over the entire periphery of the peripheral portion of the metal film 4, respectively.
- the step portion 4b is formed by overlapping the metal film 4 only on the periphery of the metal film 4 using a SUS mask or the like that can cover the region excluding the periphery of the metal film 4. Can be formed.
- the stepped portion 4b can be formed by etching a region to which the solder 2b is bonded.
- the convex step portion 5b and the step portion 4b are provided on the upper side over the entire periphery of the peripheral portions of the antioxidant film 5 and the metal film 4, respectively. .
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Die Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
工数の増加を抑制し、かつ、半導体素子の電極におけるリードフレームの接合部の周縁部に生じる応力を緩和することが可能な技術を提供することを目的とする。半導体装置30は、ヒートスプレッダ1上に搭載された半導体素子3と、接合材としてのはんだ2bを介して半導体素子3のエミッタ電極3aと接合されたリードフレーム6と、エミッタ電極3aの表面に形成された金属膜4と、金属膜4の表面に形成された酸化防止膜5とを備えている。金属膜4の周縁部は、全周に渡って酸化防止膜5から露出している。
Description
本発明は、例えば電力制御用半導体装置に搭載された半導体素子のリードフレームへの接合構造に関するものである。
半導体装置では、熱ストレスの繰り返しにより、半導体装置に搭載された半導体素子のエミッタ電極におけるリードフレームの接合部の周縁部に応力が集中し、エミッタ電極がダメージを受けるという問題がある。従来は、接合部の周縁部に生じる応力を緩和するために、被覆膜が当該接合部を覆うように形成されていた。
また、特許文献1には、基板上に形成された酸化性の高い第1の金属皮膜と、第1の金属皮膜上に選択的に形成された耐酸化性の高い第2の金属皮膜と、第1の金属皮膜が露出した部分が酸化されることで生成された酸化皮膜とを有する薄膜回路基板が開示されている。
しかしながら、エミッタ電極におけるリードフレームの接合部を覆うように被覆膜を形成するためには、エミッタ電極の表面に形成される金属膜の形成のための装置とは異なる別の装置への段取り替えが必要となる。また、工程間搬送時に異物が付着する可能性がある。さらに、被覆膜形成後の被覆膜の位置、寸法、およびかすれなどの検査が必要となり工数が増加する。
また、特許文献1に記載の技術のように、ソルダマスクとして酸化防止膜の厚みを一部除去する技術は従来から提案されているが、隣接する電子部品間の一部の酸化防止膜を除去しており、エミッタ電極におけるリードフレームの接合部に生じる応力を緩和するものではなかった。
そこで、本発明は、工数の増加を抑制し、かつ、半導体素子の電極におけるリードフレームの接合部の周縁部に生じる応力を緩和することが可能な技術を提供することを目的とする。
本発明に係る半導体装置は、ヒートスプレッダ上に搭載された半導体素子と、接合材を介して前記半導体素子の電極と接合されたリードフレームと、前記電極の表面に形成された金属膜と、前記金属膜の表面に形成された酸化防止膜とを備え、前記金属膜の周縁部は、全周に渡って前記酸化防止膜から露出しているものである。
本発明によれば、半導体装置は、ヒートスプレッダ上に搭載された半導体素子と、接合材を介して半導体素子の電極と接合されたリードフレームと、電極の表面に形成された金属膜と、金属膜の表面に形成された酸化防止膜とを備え、金属膜の周縁部は、全周に渡って酸化防止膜から露出している。
接合材が濡れ広がることを抑制できるため、電極とリードフレームとの接合強度の低下を抑制できる。これにより、半導体素子の電極におけるリードフレームの接合部の周縁部に生じる応力を緩和することができる。
また、従来行われていた被覆膜形成の工程をなくすことができるため、工程間搬送時に異物が付着する可能性を減らすことができる。これにより、被覆膜形成後の被覆膜の位置、寸法、およびかすれなどの検査が不要となり工数を削減できる。
この発明の目的、特徴、局面、および利点は、以下の詳細な説明と添付図面とによって、より明白となる。
<実施の形態1>
本発明の実施の形態1について、図面を用いて以下に説明する。図1は、実施の形態1に係る電力変換装置100の概略構成図である。
本発明の実施の形態1について、図面を用いて以下に説明する。図1は、実施の形態1に係る電力変換装置100の概略構成図である。
最初に、実施の形態1に係る電力変換装置100について簡単に説明する。電力変換装置100は、例えば、直流電源と電力系統との間に接続され、太陽電池または燃料電池等から出力される直流電力を交流電力に変換し、当該交流電力を電力系統などの外部に供給するパワーコンディショナーである。電力変換装置100は、主変換回路40および制御回路50を備えている。主変換回路40は、半導体装置30を備え、外部から入力された電力を変換して出力する。制御回路50は、主変換回路40を制御する制御信号を主変換回路40に出力する。
次に、実施の形態1に係る半導体装置30について説明する。図2は、実施の形態1に係る半導体装置30におけるリードフレーム6を接合する前の状態を示す平面図である。図3は、図2のA-A線断面図である。
図2と図3に示すように、半導体装置30は、ヒートスプレッダ1、半導体素子3、金属膜4、酸化防止膜5、およびリードフレーム6を備えている。半導体素子3は、ヒートスプレッダ1の表面に接合材としてのはんだ2aにより接合されることで、ヒートスプレッダ1に搭載されている。リードフレーム6は、接合材としてのはんだ2bにより半導体素子3のエミッタ電極3aに接合されている。より具体的には、リードフレーム6は、エミッタ電極3aの表面に形成された酸化防止膜5の表面に接合されている。
次に、エミッタ電極3aの表面に形成される金属膜4および酸化防止膜5について説明する。金属膜4は、エミッタ電極3aの接合部3bの表面に形成されている。酸化防止膜5は、金属膜4の表面のうち金属膜4の周縁部を除く領域に形成されている。そのため、金属膜4の周縁部は、全周に渡って酸化防止膜5から露出しており、金属膜4よりもエミッタ電極3aの接合部3bの中央側に位置する酸化防止膜5の領域に、はんだ2bが濡れ広がる。なお、金属膜4の周縁部が酸化防止膜5から露出する幅aは、全周に渡って同じである。
次に、半導体装置30の製造方法について説明する。図4は、実施の形態1に係る半導体装置30の平面図である。図5は、図4のB-B線断面図である。
ヒートスプレッダ1の表面に半導体素子3をはんだ2aにより接合することで搭載する。そして、半導体素子3のエミッタ電極3aの接合部3bにスパッタ法、蒸着法またはめっき法にて金属膜4を形成する。金属膜4の表面のうち周縁部の全周を除く領域にSUSマスク等を用いたスパッタ法、蒸着法またはめっき法にて酸化防止膜5を形成する。
エミッタ電極3aはAlなどで構成されている。エミッタ電極3aの表面の積層膜は、半導体素子3側から順に、Ni/Auなどであり、金属膜4はNi、酸化防止膜5はAuなどで構成されている。酸化防止膜5は、Niで構成された金属膜4が酸化されて、はんだ濡れ性が低下することを抑制するために設けられている。
エミッタ電極3aの表面の積層膜の厚みは、金属膜4>酸化防止膜5の関係である。具体的には、金属膜4の厚みは0.5μm以上5μm以下、酸化防止膜5の厚みは0.05μm以上0.2μm以下である。金属膜4の周縁部が酸化防止膜5から露出する幅aは、50μm以上500μm以下である。金属膜4の厚みを厚くし、金属膜4の周縁部が酸化防止膜5から露出する幅aを大きくするほど、はんだが濡れ広がりにくくなり接合部3bの強度の低下を抑制できるため、接合部3bの周縁部に生じる応力を緩和することができる。
次に、図4と図5に示すように、接合材として板はんだ12を用い、酸化防止膜5の表面に板はんだ12を配置し、板はんだ12を用いてリードフレーム6をエミッタ電極3aに接合する。このとき、板はんだ12の平面視寸法を酸化防止膜5の平面視寸法と同じ大きさにすることで、半導体素子3の表面にはんだフィレットを形成することができる。板はんだ12のサイズを変更することで、はんだの濡れ領域とはんだの量を制御することができるため、半導体装置30の組立性が向上する。
または、図6と図7に示すように、接合材として溶融はんだ22を用い、ノズル21からリードフレーム6の穴部6aを介して酸化防止膜5の表面に溶融はんだ22を滴下し、溶融はんだ22を用いてリードフレーム6をエミッタ電極3aに接合することも可能である。このとき、溶融はんだ22の濡れ広がり作用にて半導体素子3の表面にはんだフィレットを形成することができる。溶融はんだ22の濡れ広がりにより、はんだの濡れ領域を制御することができるため、半導体装置30の組立性が向上する。
以上のように、実施の形態1に係る半導体装置30は、ヒートスプレッダ1上に搭載された半導体素子3と、はんだ2を介して半導体素子3のエミッタ電極3aと接合されたリードフレーム6と、エミッタ電極3aの表面に形成された金属膜4と、金属膜4の表面に形成された酸化防止膜5とを備え、金属膜4の周縁部は、全周に渡って酸化防止膜5から露出している。
したがって、はんだ2bが濡れ広がることを抑制できるため、エミッタ電極3aとリードフレーム6との接合強度の低下を抑制できる。これにより、半導体素子3のエミッタ電極3aにおけるリードフレーム6の接合部3bの周縁部に生じる応力を緩和することができる。
このようにすることで、熱サイクルによる応力で金属膜4が変形しエミッタ電極3aが坐屈したり引き剥がされたりして表面電極に亀裂が広がることを抑制できる。
また、従来行われていた被覆膜形成の工程をなくすことができるため、工程間搬送時に異物が付着する可能性を減らすことができる。これにより、被覆膜形成後の被覆膜の位置、寸法、およびかすれなどの検査が不要となり工数を削減できる。
また、酸化防止膜5から露出する金属膜4の周縁部を大気中に室温放置することにより、金属膜4の周縁部には自然酸化膜が形成されるため、従来の酸化防止膜の表面の外周部を被覆膜で覆う必要がなくなり、工数および部品点数を削減できる。
電力変換装置100は、半導体装置30を有し、かつ、入力された電力を変換して出力する主変換回路40と、主変換回路40を制御する制御信号を主変換回路40に出力する制御回路50とを備えたため、信頼性および品質の高い電力変換装置100を実現することができる。
半導体装置30の製造方法では、接合材として板はんだ12を用い、酸化防止膜5の表面に板はんだ12を配置し、板はんだ12を用いてリードフレーム6をエミッタ電極3aに接合した。
したがって、板はんだ12の平面視寸法を酸化防止膜5の平面視寸法と同じ大きさにすることで、半導体素子3の表面にはんだフィレットを形成することができる。また、板はんだ12のサイズを変更することで、はんだの濡れ領域とはんだの量を制御することができるため、半導体装置30の組立性が向上する。
半導体装置30の製造方法では、接合材として溶融はんだ22を用い、酸化防止膜5の表面に溶融はんだ22を滴下し、溶融はんだ22を用いてリードフレーム6をエミッタ電極3aに接合した。
したがって、溶融はんだ22の濡れ広がり作用にて半導体素子3の表面にはんだフィレットを形成することができる。溶融はんだ22の濡れ広がりにより、はんだの濡れ領域を制御することができるため、半導体装置30の組立性が向上する。
<実施の形態2>
次に、実施の形態2に係る半導体装置30Aについて説明する。図8は、実施の形態2に係る半導体装置30Aにおけるリードフレーム6を接合する前の状態を示す平面図である。図9は、半導体装置30Aの図3相当図である。図10は、半導体装置30Aにおける金属膜4の酸化工程を説明するための説明図である。図11は、半導体装置における金属膜4の酸化工程を説明するための別の説明図である。なお、実施の形態2において、実施の形態1で説明したものと同一の構成要素については同一符号を付して説明は省略する。
次に、実施の形態2に係る半導体装置30Aについて説明する。図8は、実施の形態2に係る半導体装置30Aにおけるリードフレーム6を接合する前の状態を示す平面図である。図9は、半導体装置30Aの図3相当図である。図10は、半導体装置30Aにおける金属膜4の酸化工程を説明するための説明図である。図11は、半導体装置における金属膜4の酸化工程を説明するための別の説明図である。なお、実施の形態2において、実施の形態1で説明したものと同一の構成要素については同一符号を付して説明は省略する。
図8と図9に示すように、実施の形態2では、金属膜4の周縁部は、全周に渡って酸化した状態である。換言すると、金属膜4の周縁部には、全周に渡って酸化部7が設けられている。酸化部7が設けられたことで、実施の形態1の場合よりもさらにはんだの濡れ領域を制御することができるため、半導体装置30の組立性がさらに向上する。
次に、酸化部7の形成方法について説明する。実施の形態1で説明した方法により酸化防止膜5を形成した後、図10に示すように、例えば平面視にて矩形形状のヒーター31を用いる。金属膜4の周縁部にヒーター31を接触させた状態で周縁部の全周に渡ってヒーター31を動かす。これにより、金属膜4の接触部分を酸化させて酸化部7を形成することができる。
または、図11に示すように、例えば枠形状のヒーター32を用い、金属膜4の周縁部の全周に渡って同時にヒーター32を接触させて金属膜4の接触部分を酸化させて酸化部7を形成することも可能である。
以上のように、実施の形態2に係る半導体装置30Aでは、金属膜4の周縁部は、全周に渡って酸化した状態であるため、実施の形態1の場合よりもさらにはんだの濡れ領域を制御することができる。これにより、半導体装置30の組立性がさらに向上する。
図10に示すように、半導体装置30Aの製造方法では、金属膜4の周縁部にヒーター31を接触させた状態で周縁部の全周に渡ってヒーター31を動かして金属膜4の接触部分を酸化させたため、簡単な方法で酸化工程を行うことができる。
また、図11に示すように、半導体装置30Aの製造方法では、金属膜4の周縁部の全周に渡って同時に枠形状のヒーター32を接触させて金属膜4の接触部分を酸化させたため、図10の場合よりも簡単かつ時間をかけずに酸化工程を行うことができる。
または、酸化防止膜5から露出する金属膜4の周縁部を大気中に室温放置することにより、金属膜4の周縁部に自然酸化膜を形成してもよい。この場合、図10と図12の場合よりも簡単に酸化工程を行うことができる。
<実施の形態3>
次に、実施の形態3に係る半導体装置30Bについて説明する。図12は、実施の形態3に係る半導体装置30Bにおけるリードフレーム6を接合する前の状態を示す平面図である。なお、実施の形態3において、実施の形態1,2で説明したものと同一の構成要素については同一符号を付して説明は省略する。
次に、実施の形態3に係る半導体装置30Bについて説明する。図12は、実施の形態3に係る半導体装置30Bにおけるリードフレーム6を接合する前の状態を示す平面図である。なお、実施の形態3において、実施の形態1,2で説明したものと同一の構成要素については同一符号を付して説明は省略する。
図12に示すように、実施の形態3では、酸化防止膜5の角部5aの半径R1は、金属膜4の角部4aの半径R2よりも大きい。エミッタ電極3a上におけるはんだ2bが配置される酸化防止膜5の角部5aは、特に応力が集中しやすい。そのため、酸化防止膜5の角部5aの半径R1を金属膜4の角部4aの半径R2よりも大きくすることで、酸化防止膜5の角部5aへの応力集中を緩和することができる。なお、配線抵抗を抑えるため、エミッタ電極3a上の酸化防止膜5はできるだけ広い範囲に設けられる。
この場合に、図13に示すように、酸化防止膜5は、平面視にて円形状または楕円形状であってもよい。図13は、実施の形態3の変形例に係る半導体装置30Cにおけるリードフレーム6を接合する前の状態を示す平面図である。
以上のように、実施の形態3に係る半導体装置30Bでは、酸化防止膜5の角部5aの半径R1は、金属膜4の角部4aの半径R2よりも大きい。実施の形態3の変形例に係る半導体装置30Cでは、酸化防止膜5は、平面視にて円形状または楕円形状である。したがって、酸化防止膜5の角部5aへの応力集中を緩和することができる。
<実施の形態4>
次に、実施の形態4に係る半導体装置30Dについて説明する。図14は、実施の形態4に係る半導体装置30Dにおけるリードフレーム6を接合する前の状態を示す平面図である。図15は、半導体装置30Dの図3相当図である。図16は、半導体装置30Dの断面図である。なお、実施の形態4において、実施の形態1~3で説明したものと同一の構成要素については同一符号を付して説明は省略する。
次に、実施の形態4に係る半導体装置30Dについて説明する。図14は、実施の形態4に係る半導体装置30Dにおけるリードフレーム6を接合する前の状態を示す平面図である。図15は、半導体装置30Dの図3相当図である。図16は、半導体装置30Dの断面図である。なお、実施の形態4において、実施の形態1~3で説明したものと同一の構成要素については同一符号を付して説明は省略する。
図14~図16に示すように、実施の形態4では、半導体装置30Dは、金属膜4の周縁部は、全周に渡って酸化防止膜5から露出しておらず、酸化防止膜5の周縁部の全周に渡って配置された金属製のワイヤ25をさらに備えている。ワイヤ25は、半導体素子3を制御する信号ワイヤと同じ部材であり、例えばアルミニウムにより構成されている。半導体装置30Dでは、複数の短いワイヤ25が互いに所定間隔をあけて配置されている。
ワイヤ25を信号ワイヤと同じ部材とすることで、従来のW/B工程内および同じ装置内でワイヤ25を配置することができ、段取り替えが不要となる。なお、ワイヤ25はアルミ線径Φ50μm以上500μm以下とし、ステッチ状にボンディングされてもよい。
または、ワイヤ25は1つの長いワイヤであってもよく、1つの長いワイヤ25が酸化防止膜5の周縁部の全周に渡って連続的に配置されてもよい。
以上のように、実施の形態4に係る半導体装置30Dでは、酸化防止膜5の周縁部の全周に渡って配置された金属製のワイヤ25を備えた。
したがって、金属製のワイヤ25によりはんだ2bが濡れ広がることを抑制できるため、エミッタ電極3aとリードフレーム6との接合強度の低下を抑制できる。これにより、半導体素子3のエミッタ電極3aにおけるリードフレーム6の接合部3bの周縁部に生じる応力を緩和することができる。
このようにすることで、熱サイクルによる応力で金属膜4が変形しエミッタ電極3aが坐屈したり引き剥がされたりして表面電極に亀裂が広がることを抑制できる。
また、従来行われていた被覆膜形成の工程をなくすことができるため、工程間搬送時に異物が付着する可能性を減らすことができる。これにより、被覆膜形成後の被覆膜の位置、寸法、およびかすれなどの検査が不要となり工数を削減できる。
また、ワイヤ25を信号ワイヤと同じ部材とすることで、従来のW/B工程内および同じ装置内でワイヤ25を配置することができ、段取り替えが不要となる。
<実施の形態5>
次に、実施の形態5に係る半導体装置30Eについて説明する。図17は、実施の形態5に係る半導体装置30Eにおけるリードフレーム6を接合する前の状態を示す平面図である。図18は、半導体装置30Eの図3相当図である。図19は、半導体装置30Eの断面図である。なお、実施の形態5において、実施の形態1~4で説明したものと同一の構成要素については同一符号を付して説明は省略する。
次に、実施の形態5に係る半導体装置30Eについて説明する。図17は、実施の形態5に係る半導体装置30Eにおけるリードフレーム6を接合する前の状態を示す平面図である。図18は、半導体装置30Eの図3相当図である。図19は、半導体装置30Eの断面図である。なお、実施の形態5において、実施の形態1~4で説明したものと同一の構成要素については同一符号を付して説明は省略する。
図17~図19に示すように、実施の形態5では、半導体装置30Eは、金属膜4の周縁部は、全周に渡って酸化防止膜5から露出しておらず、酸化防止膜5および金属膜4の周縁部の全周に渡って上側に凸状の段差部5bおよび段差部4bがそれぞれ設けられている。これにより、はんだの濡れ領域を制御することができ、かつ、半導体装置30Eの組立性が向上する。
次に、段差部4bの形成方法について簡単に説明する。金属膜4を一度形成した後、金属膜4の周縁部を除く領域を覆うことが可能なサイズのSUSマスク等を用いて、金属膜4の周縁部だけ金属膜4を重ねることで段差部4bを形成することができる。または、金属膜4を一度形成した後、はんだ2bが接合される領域をエッチングすることで段差部4bを形成することが可能である。
以上のように、実施の形態5に係る半導体装置30Eでは、酸化防止膜5および金属膜4の周縁部の全周に渡って上側に凸状の段差部5bおよび段差部4bがそれぞれ設けられた。
したがって、段差部5bおよび段差部4bによりはんだ2bが濡れ広がることを抑制できるため、エミッタ電極3aとリードフレーム6との接合強度の低下を抑制できる。これにより、半導体素子3のエミッタ電極3aにおけるリードフレーム6の接合部3bの周縁部に生じる応力を緩和することができる。
このようにすることで、熱サイクルによる応力で金属膜4が変形しエミッタ電極3aが坐屈したり引き剥がされたりして表面電極に亀裂が広がることを抑制できる。
また、従来行われていた被覆膜形成の工程をなくすことができるため、工程間搬送時に異物が付着する可能性を減らすことができる。これにより、被覆膜形成後の被覆膜の位置、寸法、およびかすれなどの検査が不要となり工数を削減できる。
この発明は詳細に説明されたが、上記した説明は、すべての局面において、例示であって、この発明がそれに限定されるものではない。例示されていない無数の変形例が、この発明の範囲から外れることなく想定され得るものと解される。
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
1 ヒートスプレッダ、2b はんだ、3 半導体素子、3a エミッタ電極、4 金属膜、4a 角部、4b 段差部、5 酸化防止膜、5a 角部、5b 段差部、6 リードフレーム、25 ワイヤ、30,30A,30B,30C,30D,30E 半導体装置、31,32 ヒーター、40 主変換回路、50 制御回路。
Claims (11)
- ヒートスプレッダ(1)上に搭載された半導体素子(3)と、
接合材(2b,12,22)を介して前記半導体素子(3)の電極(3a)と接合されたリードフレーム(6)と、
前記電極(3a)の表面に形成された金属膜(4)と、
前記金属膜(4)の表面に形成された酸化防止膜(5)と、
を備え、
前記金属膜(4)の周縁部は、全周に渡って前記酸化防止膜(5)から露出している、半導体装置。 - 前記金属膜(4)の前記周縁部は、全周に渡って酸化した状態である、請求項1記載の半導体装置。
- 前記酸化防止膜(5)の角部(5a)の半径は、前記金属膜(4)の角部(4a)の半径よりも大きい、請求項1記載の半導体装置。
- 前記酸化防止膜(5)は、平面視にて円形状または楕円形状である、請求項3記載の半導体装置。
- ヒートスプレッダ(1)上に搭載された半導体素子(3)と、
接合材(2b,12,22)を介して前記半導体素子(3)の電極(3a)と接合されたリードフレーム(6)と、
前記電極(3a)の表面に形成された金属膜(4)と、
前記金属膜(4)の表面に形成された酸化防止膜(5)と、
前記酸化防止膜(5)の周縁部の全周に渡って配置された金属製のワイヤ(25)と、
を備えた、半導体装置。 - ヒートスプレッダ(1)上に搭載された半導体素子(3)と、
接合材(2b,12,22)を介して前記半導体素子(3)の電極(3a)と接合されたリードフレーム(6)と、
前記電極(3a)の表面に形成された金属膜(4)と、
前記金属膜(4)の表面に形成された酸化防止膜(5)と、
前記酸化防止膜(5)および前記金属膜(4)の周縁部の全周に渡って上側に凸状の段差部(4b,5b)が設けられた、半導体装置。 - 請求項1から請求項6のいずれか1項に記載の半導体装置(30,30A,30B,30C,30D,30E)を有し、かつ、入力された電力を変換して出力する主変換回路(40)と、
前記主変換回路(40)を制御する制御信号を前記主変換回路(40)に出力する制御回路(50)と、
を備えた、電力変換装置。 - 請求項1記載の半導体装置(30,30A,30B,30C,30D,30E)を製造する製造方法であって、
前記接合材として板はんだ(12)を用い、前記酸化防止膜(5)の表面に前記板はんだ(12)を配置し、前記板はんだ(12)を用いて前記リードフレーム(6)を前記電極(3a)に接合した、半導体装置の製造方法。 - 請求項1記載の半導体装置(30,30A,30B,30C,30D,30E)を製造する製造方法であって、
前記接合材として溶融はんだ(22)を用い、前記酸化防止膜(5)の表面に前記溶融はんだ(22)を滴下し、前記溶融はんだ(22)を用いて前記リードフレーム(6)を前記電極(3a)に接合した、半導体装置の製造方法。 - 請求項2記載の半導体装置(30,30A,30B,30C,30D,30E)を製造する製造方法であって、
前記金属膜(4)の前記周縁部にヒーター(30)を接触させた状態で前記周縁部の全周に渡って前記ヒーター(30)を動かして前記金属膜(4)の接触部分を酸化させた、半導体装置の製造方法。 - 請求項2記載の半導体装置(30,30A,30B,30C,30D,30E)を製造する製造方法であって、
前記金属膜(4)の前記周縁部の全周に渡って同時に枠形状のヒーター(31)を接触させて前記金属膜(4)の接触部分を酸化させた、半導体装置の製造方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2017/012229 WO2018179023A1 (ja) | 2017-03-27 | 2017-03-27 | 半導体装置、電力変換装置および半導体装置の製造方法 |
US16/475,935 US10950558B2 (en) | 2017-03-27 | 2017-03-27 | Semiconductor device, power converter, and method for manufacturing semiconductor device |
DE112017007319.7T DE112017007319T5 (de) | 2017-03-27 | 2017-03-27 | Halbleitervorrichtung, Leistungsumwandlungsvorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung |
CN201780088769.5A CN110476235B (zh) | 2017-03-27 | 2017-03-27 | 半导体装置、电力变换装置 |
JP2019508326A JP6641526B2 (ja) | 2017-03-27 | 2017-03-27 | 半導体装置、電力変換装置および半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2017/012229 WO2018179023A1 (ja) | 2017-03-27 | 2017-03-27 | 半導体装置、電力変換装置および半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2018179023A1 true WO2018179023A1 (ja) | 2018-10-04 |
Family
ID=63674547
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2017/012229 WO2018179023A1 (ja) | 2017-03-27 | 2017-03-27 | 半導体装置、電力変換装置および半導体装置の製造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US10950558B2 (ja) |
JP (1) | JP6641526B2 (ja) |
CN (1) | CN110476235B (ja) |
DE (1) | DE112017007319T5 (ja) |
WO (1) | WO2018179023A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020213167A1 (ja) * | 2019-04-19 | 2020-10-22 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
JP2021156815A (ja) * | 2020-03-30 | 2021-10-07 | ミネベアミツミ株式会社 | ひずみゲージ |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02121356A (ja) * | 1988-09-09 | 1990-05-09 | Motorola Inc | 半導体デバイス |
JP2006303216A (ja) * | 2005-04-21 | 2006-11-02 | Denso Corp | 樹脂封止型半導体装置 |
JP2007013219A (ja) * | 2006-10-20 | 2007-01-18 | Sanyo Electric Co Ltd | 半導体装置 |
JP2008227286A (ja) * | 2007-03-14 | 2008-09-25 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
US20080251940A1 (en) * | 2007-04-12 | 2008-10-16 | Megica Corporation | Chip package |
JP2012094923A (ja) * | 2012-02-15 | 2012-05-17 | Denso Corp | 電子装置 |
JP2016086069A (ja) * | 2014-10-24 | 2016-05-19 | 三菱電機株式会社 | 半導体素子および半導体装置 |
WO2016092791A1 (ja) * | 2014-12-10 | 2016-06-16 | 株式会社デンソー | 半導体装置およびその製造方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0730242Y2 (ja) | 1990-05-16 | 1995-07-12 | 昭 前川 | 工作機械における油圧式予圧装置付単列型コロ軸受を使用した主軸受装置 |
JPH0828562B2 (ja) | 1993-07-14 | 1996-03-21 | 日本電気株式会社 | 薄膜回路基板 |
JPH08148647A (ja) * | 1994-11-15 | 1996-06-07 | Toshiba Corp | 半導体装置 |
JP2004071899A (ja) * | 2002-08-07 | 2004-03-04 | Sanyo Electric Co Ltd | 回路装置およびその製造方法 |
US9401319B2 (en) * | 2011-06-09 | 2016-07-26 | Mitsubishi Electric Corporation | Semiconductor device |
US9653390B2 (en) * | 2012-09-04 | 2017-05-16 | Mitsubishi Electric Corporation | Semiconductor device and semiconductor device manufacturing method |
US10157865B2 (en) * | 2013-03-08 | 2018-12-18 | Mitsubishi Electric Corporation | Semiconductor device with metal film and method for manufacturing semiconductor device with metal film |
JP2015032765A (ja) * | 2013-08-06 | 2015-02-16 | 三菱電機株式会社 | 半導体装置 |
-
2017
- 2017-03-27 US US16/475,935 patent/US10950558B2/en active Active
- 2017-03-27 CN CN201780088769.5A patent/CN110476235B/zh active Active
- 2017-03-27 DE DE112017007319.7T patent/DE112017007319T5/de active Pending
- 2017-03-27 WO PCT/JP2017/012229 patent/WO2018179023A1/ja active Application Filing
- 2017-03-27 JP JP2019508326A patent/JP6641526B2/ja active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02121356A (ja) * | 1988-09-09 | 1990-05-09 | Motorola Inc | 半導体デバイス |
JP2006303216A (ja) * | 2005-04-21 | 2006-11-02 | Denso Corp | 樹脂封止型半導体装置 |
JP2007013219A (ja) * | 2006-10-20 | 2007-01-18 | Sanyo Electric Co Ltd | 半導体装置 |
JP2008227286A (ja) * | 2007-03-14 | 2008-09-25 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
US20080251940A1 (en) * | 2007-04-12 | 2008-10-16 | Megica Corporation | Chip package |
JP2012094923A (ja) * | 2012-02-15 | 2012-05-17 | Denso Corp | 電子装置 |
JP2016086069A (ja) * | 2014-10-24 | 2016-05-19 | 三菱電機株式会社 | 半導体素子および半導体装置 |
WO2016092791A1 (ja) * | 2014-12-10 | 2016-06-16 | 株式会社デンソー | 半導体装置およびその製造方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020213167A1 (ja) * | 2019-04-19 | 2020-10-22 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
JP2021156815A (ja) * | 2020-03-30 | 2021-10-07 | ミネベアミツミ株式会社 | ひずみゲージ |
JP7469933B2 (ja) | 2020-03-30 | 2024-04-17 | ミネベアミツミ株式会社 | ひずみゲージ |
Also Published As
Publication number | Publication date |
---|---|
JP6641526B2 (ja) | 2020-02-05 |
CN110476235B (zh) | 2024-02-23 |
JPWO2018179023A1 (ja) | 2019-06-27 |
CN110476235A (zh) | 2019-11-19 |
US10950558B2 (en) | 2021-03-16 |
DE112017007319T5 (de) | 2020-01-02 |
US20200013730A1 (en) | 2020-01-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW200934329A (en) | Surface treatment process for circuit board | |
JP6156381B2 (ja) | 半導体装置、半導体装置の製造方法 | |
WO2015114987A1 (ja) | パワーモジュール用基板とその製造方法とそのパワーモジュール用基板を用いたパワーモジュール | |
JPWO2016108261A1 (ja) | パワーモジュール | |
JP4804751B2 (ja) | 電気回路またはモジュール用の金属セラミック基板と、そのような基板およびそのような基板を含むモジュールを製作する方法 | |
WO2018179023A1 (ja) | 半導体装置、電力変換装置および半導体装置の製造方法 | |
CN108807322A (zh) | 封装结构及其制造方法 | |
JP6278516B2 (ja) | パワーモジュール用基板 | |
JP2019021752A (ja) | 配線基板、電子機器、配線基板の製造方法及び電子機器の製造方法 | |
JP6011410B2 (ja) | 半導体装置用接合体、パワーモジュール用基板及びパワーモジュール | |
JP6366858B2 (ja) | パワーモジュールの製造方法 | |
JP7166490B2 (ja) | 半導体装置及びその製造方法 | |
WO2017154408A1 (ja) | パワー半導体モジュール、並びにそれに搭載されるSiC半導体素子およびその製造方法 | |
JP2005072098A (ja) | 半導体装置 | |
JP4872736B2 (ja) | 電子デバイスの接続方法 | |
TWI693644B (zh) | 封裝結構及其製造方法 | |
JP6991950B2 (ja) | パワーモジュール | |
JP2017117995A (ja) | 電子装置 | |
TWI391048B (zh) | 線路板以及表面接合元件與線路板的組裝方法 | |
JP6857019B2 (ja) | センサモジュールの製造方法 | |
JP2017005137A (ja) | 半導体装置及びその製造方法 | |
JP2002324922A (ja) | サーモモジュール | |
JP2004319692A (ja) | 電子回路基板 | |
JP2014022480A (ja) | リードフレーム、bga基板および半導体装置とその製造方法 | |
JP2018006665A (ja) | 電子部品実装方法および電子部品実装構造 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 17904168 Country of ref document: EP Kind code of ref document: A1 |
|
ENP | Entry into the national phase |
Ref document number: 2019508326 Country of ref document: JP Kind code of ref document: A |
|
122 | Ep: pct application non-entry in european phase |
Ref document number: 17904168 Country of ref document: EP Kind code of ref document: A1 |