JPWO2016108261A1 - パワーモジュール - Google Patents

パワーモジュール Download PDF

Info

Publication number
JPWO2016108261A1
JPWO2016108261A1 JP2016567297A JP2016567297A JPWO2016108261A1 JP WO2016108261 A1 JPWO2016108261 A1 JP WO2016108261A1 JP 2016567297 A JP2016567297 A JP 2016567297A JP 2016567297 A JP2016567297 A JP 2016567297A JP WO2016108261 A1 JPWO2016108261 A1 JP WO2016108261A1
Authority
JP
Japan
Prior art keywords
power module
wiring
sealing resin
semiconductor element
power semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016567297A
Other languages
English (en)
Other versions
JP6309112B2 (ja
Inventor
晃久 福本
晃久 福本
哲 根岸
哲 根岸
山本　圭
圭 山本
篠原　利彰
利彰 篠原
西川　和康
和康 西川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2016108261A1 publication Critical patent/JPWO2016108261A1/ja
Application granted granted Critical
Publication of JP6309112B2 publication Critical patent/JP6309112B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/2954—Coating
    • H01L2224/2956—Disposition
    • H01L2224/29563—Only on parts of the surface of the core, i.e. partial coating
    • H01L2224/29565—Only outside the bonding interface of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/2954—Coating
    • H01L2224/29599—Material
    • H01L2224/296—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/3754—Coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/40155—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73213—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Abstract

パワーモジュール（ＰＭ）は、パワー半導体素子（４）、配線材（２）、回路基板（６）、外部端子（８）、接合材（５、７）および封止樹脂（１）を備えている。パワー半導体素子（４）と配線材（２）との間に位置する接合材（５）の端面から、その端面とその端面とは距離を隔てられた配線材（２）の所定の箇所との間に位置する配線材（２）の表面にわたって、接合材（５）の端面および配線材（２）の表面と封止樹脂（１）との間に隙間部（３）が連続的に形成されている。

Description

本発明はパワーモジュールに関し、特に、パワー半導体素子を樹脂によって封止したパワーモジュールに関するものである。
電力を制御するパワーモジュールでは、たとえば、ダイオード、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ：Insulated Gate Bipolar Transistor）または金属酸化膜型電界効果トランジスタ（ＭＯＳＦＥＴ：Metal Oxide Semiconductor Field Effect Transistor）等のパワー半導体素子が搭載されている。
これらのパワー半導体素子では、対向する２つの面にそれぞれ電極が形成されている。その電極に、回路基板または配線材等を電気的に接続し、そのパワー半導体素子を封止樹脂によって絶縁封止することでパワーモジュールが製造される。
パワー半導体素子と回路基板との電気的な接続は、たとえば、はんだ等の接合材を介して回路基板上にパワー半導体素子を接合することによって行われる。また、パワー半導体素子と配線材との電気的な接続は、たとえば、大電流用のパワーモジュールの場合には、はんだ等の接合材を介してパワー半導体素子の電極に板状の配線材を接合することによって行われる。
その板状の配線材とパワー半導体素子とでは、線膨張係数が大きく異なる。たとえば、板状の配線材として頻繁に用いられる銅では、線膨張係数が約１７ｐｐｍ／℃（１７μｍ／℃／ｍ）である。一方、パワー半導体素子として頻繁に用いられるシリコンでは、線膨張係数は約３ｐｐｍ／℃（３μｍ／℃／ｍ）である。半導体モジュールの周囲の温度（環境温度）またはパワー半導体素子自体の温度が変動すると、その両者の線膨張係数の差に起因して、板状の配線材とパワー半導体素子とを接続する接合材へ熱応力が印加されることになる。熱応力が接合材へ繰り返し印加されると接合材にクラックが生じ、パワーモジュールの機能を損ねてしまう問題点があった。
このような問題点を解消するために、パワーモジュールの絶縁封止として、硬化性の封止樹脂を用い、封止樹脂によってパワー半導体素子、接合材および板状の配線材とを機械的に拘束することで、接合材を補強する手法が採られている。封止樹脂による絶縁封止は、回路基板および配線材等との接続が完了したパワー半導体素子の周囲を硬化前の封止樹脂で満たし、その状態から樹脂を硬化させることによって行われる。
その一例としては、回路基板および配線材等との接続が完了したパワー半導体素子を金型内に設置した後、その金型へ硬化前の封止樹脂を流し込み、圧力を印加しながら封止樹脂を硬化させる方法がある。また、他の例としては、パワー半導体素子が接合されている回路基板をベース板に接合し、パワー半導体素子の周囲を取り囲む形状を有するケースをベース板の上に接着した後、ケース内部へ硬化前の封止樹脂を流し込み、封止樹脂を硬化させる方法がある。
しかしながら、一般に、封止樹脂の線膨張係数はパワー半導体素子の線膨張係数に比べて大きいため、環境温度やパワー半導体素子自体の温度が変動する際に、封止樹脂とパワー半導体素子との界面にせん断応力が発生する。パワー半導体素子に対する封止樹脂の密着力が弱い場合には、パワー半導体素子から封止樹脂が剥離してしまい、パワー半導体素子の電極間の絶縁性が低下する懸念があった。
このようなパワー半導体素子と封止樹脂との剥離を防ぐ方法として、たとえば、特許文献１および特許文献２では、回路基板と配線材等との接続が完了したパワー半導体素子に対し、封止樹脂との密着力が強いポリイミドの被膜を形成し、ポリイミド被膜の上から封止樹脂によって封止する方法が提案されている。
さらに、特許文献２では、パワー半導体素子および接合材から離れた箇所に位置する、配線材の表面の部分から封止樹脂を剥離させる手法が提案されている。この手法では、接合材から離れた箇所の封止樹脂を剥離させて応力を緩和することにより、接合材の表面およびパワー半導体素子の表面から封止樹脂が剥離するのを抑制している。
特開２００６−１７９５３８号公報 特開２００６−１７９６５５号公報
従来のパワーモジュールでは、依然として、回路基板と配線材等との接続が完了したパワー半導体素子に対して、ポリイミド被膜等の何らかの被覆を形成した上で樹脂封止する必要があった。ところが、回路基板および配線材等との接続が完了したパワー半導体素子は複雑な形状を有するため、一様な被膜を形成することが難しく、比較的複雑な工程が必要とされていた。
本発明は、上記問題点を解決するためになされたものであり、その目的は、パワー半導体素子等から封止樹脂が剥離するのを簡便に防止することができるパワーモジュールを提供することである。
本発明に係るパワーモジュールは、パワー半導体素子と、配線材と、接合材と、回路基板と、封止樹脂とを有している。パワー半導体素子は、互いに対向する第１表面および第２表面を有し、第１表面に第１電極が形成され、第２表面に第２電極が形成されている。配線材は、パワー半導体素子の第１表面と対向するように配置されている。接合材は、第１電極と配線材との間に介在するように形成され、第１電極と配線材とを電気的かつ機械的に接続する。回路基板は、パワー半導体素子の第２表面と対向するように配置され、第２電極と電気的かつ機械的に接続されている。封止樹脂は、パワー半導体素子、配線材、接合材および回路基板を封止している。そして、パワー半導体素子と配線材との間に位置する接合材の端面から、その端面とその端面とは距離を隔てられた配線材の箇所との間に位置する配線材の表面にわたって、接合材の端面および配線材の表面と封止樹脂との間に隙間部を備えている。
本発明に係るパワーモジュールによれば、パワー半導体素子と配線材との間に位置する接合材の端面から、その端面とその端面とは距離を隔てられた配線材の箇所との間に位置する配線材の表面にわたって、接合材の端面および配線材の表面と封止樹脂との間に隙間部を備えている。これにより、パワー半導体素子と封止樹脂との界面における応力が緩和されて、封止樹脂がパワー半導体素子から剥離しにくくなり、剥離が拡がるのを抑制することができる。
本発明の実施の形態１に係るパワーモジュールの断面図である。 同実施の形態において、第１変形例に係るパワーモジュールの断面図である。 同実施の形態において、第２変形例に係るパワーモジュールの断面図である。 同実施の形態において、配線材において密着力を低下させた表面を示す部分平面図である。 本発明の実施の形態２に係るパワーモジュールの断面図である。 同実施の形態において、パワーモジュールにおける配線材の部分斜視図であり、（ａ）は一例に係る配線材の部分斜視図であり、（ｂ）は他の例に係る配線材の部分斜視図である。 同実施の形態において、第１変形例に係るパワーモジュールの断面図である。 同実施の形態において、第２変形例に係るパワーモジュールの断面図である。 本発明の実施の形態３に係るパワーモジュールの断面図である。 同実施の形態において、変形例に係るパワーモジュールの断面図である。 本発明の実施の形態４に係るパワーモジュールの断面図である。 同実施の形態において、変形例に係るパワーモジュールの断面図である。 本発明の実施の形態５に係るパワーモジュールの断面図である。 同実施の形態において、パワー半導体装置の電極と、配線材においてはんだが濡れる箇所との位置関係を示す平面図である。
実施の形態１
ここでは、パワー半導体素子に電気的に接続される配線材として、平板状の配線材を適用したパワーモジュールについて説明する。
図１に示すように、パワーモジュールＰＭは、パワー半導体素子４、配線材２、回路基板６、外部端子８、接合材５、７および封止樹脂１を備えている。パワー半導体素子４は、対向する２つの表面を有し、一方の表面と他方の表面とのそれぞれに電極（図示せず）が形成されている。配線材２は平板状とされる。回路基板６は、対向する２つの表面を有する絶縁基板６０２および金属板６０１、６０３を備え、絶縁基板６０２の一方の表面に金属板６０１が配置され、他方の表面に金属板６０３が配置されている。
パワー半導体素子４の一方の表面に形成された電極に、接合材５によって平板状の配線材２が電気的かつ機械的に接続されている。パワー半導体素子４の他方の表面に形成された電極に、接合材７によって回路基板６の金属板６０１が電気的かつ機械的に接続されている。また、金属板６０１には、接合材（図示せず）または超音波接合法等を用いて、外部端子８が電気的かつ機械的に接続されている。
絶縁基板６０２は、たとえば、酸化アルミニウム、窒化アルミニウム、窒化ケイ素等のセラミックスまたはエポキシ樹脂等の絶縁体から形成されている。金属板６０１、６０３は、銅またはアルミニウム等の導体から形成されている。接合材５、７として、たとえば、はんだ等が適用されている。
封止樹脂１は、配線材２および外部端子８の一部（端部）を封止樹脂１から突出させるとともに、回路基板６の金属板６０３の表面を露出させる態様で、パワー半導体素子４、回路基板６、接合材５、７および外部端子８を絶縁封止している。封止樹脂１は熱硬化性とされ、たとえば、エポキシ樹脂が適用される。封止樹脂１から突出している配線材２の部分と外部端子８の部分は、電流および電圧の入出力端子として使用される。また、露出した金属板６０３の面（底面）は、ヒートシンクとの接続面として使用される。
このパワーモジュールＰＭでは、封止樹脂１が、配線材２および接合材５から剥離した隙間部３が設けられている。隙間部３は、パワー半導体素子４と配線材２との間に位置する接合材５の端面から、その端面とその端面とは距離を隔てられた配線材２の箇所との間に位置する配線材２の表面にわたって、接合材５の端面および配線材２の表面と封止樹脂１との間に形成されている。その隙間部３では、微小な隙間が生じている。なお、図１等では、説明の便宜上、隙間が誇張して示されている。
ここで、この明細書では、隙間部３とは、封止樹脂１と接合材５の端面との間に形成された空間、または、封止樹脂１と配線材２の表面との間に形成された空間のことをいい、封止樹脂１と接合材５と配線材２とパワー半導体素子４とで囲まれた領域である。また、隙間という表現は、空間が人為的に形成されたものか、自発的に形成されたものかを規定するものではない。
隙間部３を設けるために、接合材５として、封止樹脂１との密着力が比較的弱い材料が選ばれ、たとえば、はんだが適用される。また、隙間部３が位置することになる配線材２の部分の表面２０１には、封止樹脂との密着力を低下させる処理が、あらかじめ施されている。
このことについて、もう少し詳しく説明する。接合材５は、配線材２と封止樹脂１との密着力、パワー半導体素子４と封止樹脂１との密着力、金属板６０１と封止樹脂１との密着力、接合材５と封止樹脂１との密着力をそれぞれ比較した場合に、接合材５と封止樹脂１との密着力が最も弱くなるよう、接合材５が選定されている。そのような接合材５として、たとえば、Ｓｎを含む鉛フリーはんだがある。具体的には、Ｓｎ−Ｃｕ合金、Ｓｎ−Ａｇ合金またはＳｎ−Ａｇ−Ｃｕ合金等の材料系である。上記の密着力のそれぞれは、たとえば、プリンカップ試験等で事前に測定することができる。なお、プリンカップ試験とは、任意の部材の表面にプリンカップ形状の樹脂を形成し、せん断強度試験を行う方法である。
パワーモジュールＰＭの実装工程は、パワー半導体素子４を回路基板６へ接合する工程、配線材２をパワー半導体素子４へ接合する工程、封止樹脂１により絶縁封止を行う工程という順番になる。外部端子８と回路基板６との接合は、絶縁封止よりも前であれば、任意の順番で構わない。ここで、熱硬化性の封止樹脂１によって絶縁封止を行う際には、封止樹脂１を硬化させるために、パワーモジュールＰＭの全体が、１００〜２００℃程度の温度環境にさらされる。封止樹脂１が硬化した後に温度を室温にまで低下させると、封止樹脂１と構造体との界面には、線熱膨張率の差に起因する熱応力が発生することになる。
このとき、接合材５として、封止樹脂１との密着力が比較的弱い材料が選ばれていることで、室温まで温度を低下させた時点で、その熱応力によって接合材５と封止樹脂１との界面が優先的に剥離する。
隙間部３が位置することになる配線材２の部分の表面２０１は、接合材５に隣接する箇所または接合材５に近接する箇所である。また、配線材２の表面２０１は、パワー半導体素子４と対向する表面に位置する。表面２０１の面積は、配線材２の表面Ａと封止樹脂１との界面の全面積よりも小さい。
その配線材２の表面２０１には、封止樹脂１との密着力を低下させる処理があらかじめ施されている。これにより、封止樹脂１を硬化させた後に温度を室温まで低下させた時点で、熱応力によって、封止樹脂１が表面２０１から剥離する。ここで、配線材２の表面２０１と封止樹脂１との密着力を低下させる処理としては、たとえば、配線材２にニッケル（Ｎｉ）めっきを施す手法、配線材２の表面に鉛フリーはんだを付着させる手法、配線材２の表面を平滑にする手法がある。以上に挙げた手法は、絶縁封止よりも前ならば、実装工程の任意の順番において実施して構わない。
Ｎｉめっき、鉛フリーはんだは、パターンめっき等により配線材２の表面に形成することができる。また、接合材５に鉛フリーはんだを用いる場合は、鉛フリーはんだの供給量を多くして、表面２０１まで濡れ上がらせることにより、配線材２の表面に鉛フリーはんだを形成することができる。表面の平滑化は、任意の研磨方法により実現できる。
これらの他に、配線材２の表面に離型剤を塗布する手法がある。この手法では、配線材２の表面に離型剤を塗布することで、配線材２の表面２０１と封止樹脂１との密着力を低下させることができる。この手法は、実装工程の中で、配線材２をパワー半導体素子４へ接合した後、封止樹脂１により絶縁封止を行う前の段階において、針の先に液滴を付着させて塗布する等の方法により実施することが望ましい。
このような処理を施しておくことで、パワー半導体素子４と配線材２との間に位置する接合材５の端面から、その端面とその端面とは距離を隔てられた配線材２の箇所との間に位置する配線材２の表面にわたって、接合材５の端面および配線材２の表面と封止樹脂１との間に隙間部３が連続的に形成されることになる。
上述したパワーモジュールＰＭでは、接合材５の端面から、その端面とその端面とは距離を隔てられた配線材２の箇所との間に位置する配線材２の表面にわたって、接合材５の端面および配線材２の表面と封止樹脂１との間に隙間部３が連続的に形成されている。これにより、パワー半導体素子４と封止樹脂１との界面における応力が緩和されて、封止樹脂１がパワー半導体素子４から剥離しにくくなり、剥離が拡がるのを抑制することができる。
特に、隙間部３が、パワー半導体素子４と配線材２とが最も接近する部分に位置する接合材５の端面を含むように設けられていることで、パワー半導体素子および接合材から離れた箇所に隙間部３を設けた場合と比べて、パワー半導体素子４と配線材２との線膨張係数の違いに起因する応力を効果的に緩和させることができる。
さらに、剥離が拡がるのを効果的に阻止するには、剥離が進行する先の箇所において、封止樹脂１と配線材２との密着力を高める処理を施しておけばよい。図１に示すように、たとえば、接合材５の端面と距離を隔てられた配線材２の所定の箇所よりも、さらに距離を隔てられた他の箇所の表面２０２に、封止樹脂１とのアンカー効果を発現する処理を施しておけばよい。
配線材２の表面２０２は、表面２０１に隣接する箇所または表面２０１に近接する箇所である。また、配線材２の表面２０２は、パワー半導体素子４と対向する表面（表面Ａ）に位置する。表面２０２の面積は、配線材２の表面Ａと封止樹脂との界面の全面積よりも小さい。アンカー効果を発現する処理としては、たとえば、配線材２の表面を粗面化する手法がある。また、配線材２に穴または通し穴を形成する手法等がある。
次に、上述したパワーモジュールＰＭの変形例について説明する。なお、各変形例において、図１に示すパワーモジュールＰＭの構成と同一部材には同一符号を付し、必要である場合を除きその説明を繰り返さないこととする。
（第１変形例）
ここでは、配線材２のパワー半導体素子４への接続態様の変形例について説明する。図２に示すように、配線材２は、配線材２の端部が接合材５に接続される態様で、パワー半導体素子４に接続されており、配線材２の端面と接合材５の端面とがほぼ面一になっている。
隙間部として、隙間部３の他に、接合材５の端面から、配線材２の端面の一部までの表面にわたり、封止樹脂１が連続的に剥離した隙間部３ａが形成されている。また、その隙間部３ａの近傍の配線材２の端面の部分（表面２０２）には、封止樹脂１と配線材２との密着力を高める処理が施されている。なお、配線材２の端面に隙間部３ａを設けるために、たとえば、０．１ｍｍオーダーから１ｍｍ（数ｍｍ）オーダーの厚さの配線材が適用される。
第１変形例に係るパワーモジュールＰＭでは、隙間部３ａが接合材５の端面から配線材２の端面の一部にかけて形成されている。このような隙間部３ａが形成されている場合においても、封止樹脂１が配線材２等から剥離していることで、パワー半導体素子４と封止樹脂１との界面における応力を緩和させることができる。これにより、封止樹脂１がパワー半導体素子４から剥離しにくくなり、剥離が拡がるのを抑制することができる。
（第２変形例）
ここでは、パワー半導体素子を複数備えたパワーモジュールについて説明する。図３に示すように、パワーモジュールＰＭは、たとえば、２つのパワー半導体素子４を備えている。その２つのパワー半導体素子４の間を渡すように、接合材５によって配線材２が接続されている。
第２変形例に係るパワーモジュールＰＭでは、２つのパワー半導体素子４を備えていても、その２つのパワー半導体素子４のそれぞれに対して隙間部３が形成されている。これにより、パワー半導体素子４のそれぞれと封止樹脂１との界面における応力を緩和させることができる。その結果、封止樹脂１がパワー半導体素子４から剥離しにくくなり、剥離が拡がるのを抑制することができる。
このように、上述した各パワーモジュールＰＭでは、隙間部３が形成されていることで、応力を緩和させることができる。上述したように、隙間部３では、配線材２の表面２０１に対し、封止樹脂１との密着力を低下させる処理が施されている。ここで、図４に、配線材２における表面２０１のパターンの一例を示す。図４に示すように、表面２０１は、接合材５が位置する領域（中央の矩形部分）を取り囲むように、幅をもって枠状に配置されている。
すでに説明したように、密着力を低下させる処理は、表面２０１に対応する配線材２の領域に、ニッケル（Ｎｉ）めっきを施す方法がある。また、表面２０１に対応する配線材２の領域に、ステンシル印刷によって離型剤を塗布する方法等がある。
このような処理を施した配線材２の表面２０１では、封止樹脂１が硬化した後に温度を室温にまで低下させると、封止樹脂１との界面に生じた、線熱膨張率の差に起因する熱応力に耐えられなくなり、封止樹脂１が表面２０１から剥離する。このため、密着力を低下させる処理を施す面積を変えることで、隙間部３を設計することができる。
この処理は、配線材２および回路基板６をパワー半導体素子４に接続する前に行うことが可能である。このため、パワー半導体素子と回路基板および配線材との接続を終えてから処理を施す場合と比較すると、回路基板および配線材を接続する前の配線材２に対して処理を施すことができ、作業をより簡便に行うことができて量産に適している。
実施の形態２
ここでは、パワー半導体素子に電気的に接続される配線材として、板状部と凸部とを備えた配線材を適用したパワーモジュールの第１例について説明する。
図５に示すように、パワーモジュールＰＭでは、配線材２は、板状部と凸部２０３とを有する。パワー半導体素子４の一方の表面に形成された電極に、接合材５によって配線材２の凸部２０３が電気的かつ機械的に接続されている。なお、これ以外の構成については図１に示すパワーモジュールＰＭと同様なので、同一部材には同一符号を付し、必要である場合を除きその説明を繰り返さないこととする。
板状部と凸部２０３とを有する配線材２としては、たとえば、図６（ａ）に示すように、板状部を折り曲げ加工することによって凸部２０３が形成された配線材２を適用することが可能である。また、図６（ｂ）に示すように、板状部にエンボス加工を施すことによって凸部２０３が形成された配線材２を適用することが可能である。
上述したパワーモジュールＰＭにおいても、接合材５の端面から、その端面とその端面とは距離を隔てられた配線材２の箇所との間に位置する配線材２の表面にわたって、接合材５の端面および配線材２の表面と封止樹脂１との間に隙間部３が連続的に形成されている。これにより、パワー半導体素子４と封止樹脂１との界面における応力が緩和されて、封止樹脂１がパワー半導体素子４から剥離しにくくなり、剥離が拡がるのを抑制することができる。
また、接合材５の端面とは距離を隔てられた配線材２の所定の箇所よりも、さらに距離を隔てられた他の箇所の表面２０２には、封止樹脂１とのアンカー効果を発現する処理が施されている。これにより、剥離が拡がるのを効果的に阻止することができる。
次に、上述したパワーモジュールＰＭの変形例について説明する。なお、各変形例において、図５または図２に示すパワーモジュールＰＭの構成と同一部材には同一符号を付し、必要である場合を除きその説明を繰り返さないこととする。
（第１変形例）
図７に示すように、第１変形例に係るパワーモジュールＰＭでは、前述した図２に示す構造と同様に、配線材２の端部が接合材５に接続される態様で、配線材２がパワー半導体素子４に接続されている。
この第１変形例に係るパワーモジュールＰＭにおいても、接合材５の端面から、その端面とその端面とは距離を隔てられた配線材２の箇所との間に位置する配線材２の表面にわたって、接合材５の端面および配線材２の表面と封止樹脂１との間に隙間部３が連続的に形成されている。これにより、パワー半導体素子４と封止樹脂１との界面における応力を緩和させることができ、封止樹脂１がパワー半導体素子４から剥離しにくくなり、剥離が拡がるのを抑制することができる。
（第２変形例）
図８に示すように、第２変形例に係るパワーモジュールＰＭでは、前述した図３に示す構造と同様に、２つのパワー半導体素子４を備え、その２つのパワー半導体素子４の間を渡すように、接合材５によって配線材２が接続されている。
この第２変形例に係るパワーモジュールＰＭにおいても、２つのパワー半導体素子４のそれぞれに対して隙間部３が形成されている。これにより、パワー半導体素子４のそれぞれと封止樹脂１との界面における応力を緩和させることができる。その結果、封止樹脂１がパワー半導体素子４から剥離しにくくなり、剥離が拡がるのを抑制することができる。
実施の形態３
ここでは、パワー半導体素子に電気的に接続される配線材として、板状部と凸部とを備えた配線材を適用したパワーモジュールの第２例について説明する。
図９に示すように、パワーモジュールＰＭでは、配線材２は、板状部と凸部２０３とを有する。パワー半導体素子４の一方の表面に形成された電極に、接合材５によって配線材２の凸部２０３が電気的かつ機械的に接続されている。特に、この配線材２では、板状部と凸部２０３とが一体的に形成されている。
配線材２は、たとえば、鋳造によって形成されているか、または、研削等の処理を施すことによって形成されている。つまり、凸部２０３は中実である。なお、これ以外の構成については図１に示すパワーモジュールＰＭと同様なので、同一部材には同一符号を付し、必要である場合を除きその説明を繰り返さないこととする。
上述したパワーモジュールＰＭにおいても、接合材５の端面から、その端面とその端面とは距離を隔てられた配線材２の凸部２０３の所定の箇所との間に位置する配線材２の表面にわたって、接合材５の端面および配線材２の表面と封止樹脂１との間に隙間部３が連続的に形成されている。これにより、パワー半導体素子４と封止樹脂１との界面における応力が緩和されて、封止樹脂１がパワー半導体素子４から剥離しにくくなり、剥離が拡がるのを抑制することができる。
また、接合材５の端面と距離を隔てられた配線材２の凸部２０３の所定の箇所よりも、さらに距離を隔てられた他の箇所の表面２０２には、封止樹脂１とのアンカー効果を発現する処理が施されている。これにより、剥離が拡がるのを効果的に阻止することができる。
次に、上述したパワーモジュールＰＭの変形例について説明する。なお、変形例において、図９または図１に示すパワーモジュールＰＭの構成と同一部材には同一符号を付し、必要である場合を除きその説明を繰り返さないこととする。
（変形例）
図１０に示すように、変形例に係るパワーモジュールＰＭでは、前述した図３に示す構造と同様に、２つのパワー半導体素子４を備え、その２つのパワー半導体素子４の間を渡すように、接合材５によって配線材２が接続されている。
この変形例に係るパワーモジュールＰＭにおいても、２つのパワー半導体素子４のそれぞれに対して隙間部３が形成されている。これにより、パワー半導体素子４のそれぞれと封止樹脂１との界面における応力を緩和させることができる。その結果、封止樹脂１がパワー半導体素子４から剥離しにくくなり、剥離が拡がるのを抑制することができる。
実施の形態４
ここでは、パワー半導体素子に電気的に接続される配線材として、板状部と凸部とを備えた配線材を適用したパワーモジュールの第３例について説明する。
図１１に示すように、パワーモジュールＰＭでは、配線材２は、平板状導電体２０４と凸部２０３とを有する。パワー半導体素子４の一方の表面に形成された電極に、接合材５によって配線材２の凸部２０３が電気的かつ機械的に接続されている。特に、この配線材２では、平板状導電体２０４と凸部２０３とが別体とされている。
凸部２０３は、ブロック状導電体１０と、そのブロック状導電体１０を平板状導電体２０４に接合する接合材９とから形成されている。なお、これ以外の構成については図１に示すパワーモジュールＰＭと同様なので、同一部材には同一符号を付し、必要である場合を除きその説明を繰り返さないこととする。
次に、上述した配線材２を有するパワーモジュールＰＭの製造方法の一例について説明する。まず、ブロック状導電体１０の全六面のそれぞれの面に対し、その面の少なくとも一部分にニッケル（Ｎｉ）めっきを施す。ニッケルははんだに濡れるため、ニッケルめっきを施したブロック状導電体１０の任意の面を、平板状導電体２０４にはんだ付けすることが可能になる。これにより、ブロック状導電体１０を、はんだからなる接合材９によって平板状導電体２０４に固定することができる。
次に、接合材９が配置されている面と対向する面を、接合材５によってパワー半導体素子４の電極へ電気的かつ機械的に接続する。次に、封止樹脂１によって、配線材２およびパワー半導体素子４等を封止する。このとき、ニッケルは封止樹脂１との密着力が弱いため、ニッケルめっきが施されたブロック状導電体１０の側面は、封止樹脂１を意図的に剥離させた隙間部３となる。こうして、パワーモジュールＰＭが製造される。
上述したパワーモジュールＰＭにおいても、接合材５の端面から、その端面とその端面とは距離を隔てられた配線材２の凸部２０３の所定の箇所との間に位置する配線材２の表面にわたって、接合材５の端面および配線材２の表面と封止樹脂１との間に隙間部３が連続的に形成されている。これにより、パワー半導体素子４と封止樹脂１との界面における応力が緩和されて、封止樹脂１がパワー半導体素子４から剥離しにくくなり、剥離が拡がるのを抑制することができる。
また、接合材５の端面と距離を隔てられた配線材２の凸部２０３の所定の箇所よりも、さらに距離を隔てられた、配線材２の板状部の表面２０２には、封止樹脂１とのアンカー効果を発現する処理が施されている。これにより、剥離が拡がるのを効果的に阻止することができる。
次に、上述したパワーモジュールＰＭの変形例について説明する。なお、変形例において、図１１または図１に示すパワーモジュールＰＭの構成と同一部材には同一符号を付し、必要である場合を除きその説明を繰り返さないこととする。
（変形例）
図１２に示すように、変形例に係るパワーモジュールＰＭでは、前述した図３に示す構造と同様に、２つのパワー半導体素子４を備え、その２つのパワー半導体素子４の間を渡すように、接合材５によって配線材２が接続されている。
この変形例に係るパワーモジュールＰＭにおいても、２つのパワー半導体素子４のそれぞれに対して隙間部３が形成されている。これにより、パワー半導体素子４のそれぞれと封止樹脂１との界面における応力を緩和させることができる。その結果、封止樹脂１がパワー半導体素子４から剥離しにくくなり、剥離が拡がるのを抑制することができる。
実施の形態５
ここでは、パワー半導体素子に電気的に接続される配線材として、板状部と凸部とを備えた配線材を適用したパワーモジュールの第４例について説明する。
図１３に示すように、パワーモジュールＰＭでは、配線材２は、板状部と凸部２０３とを有する。パワー半導体素子４の一方の表面に形成された電極に、接合材５によって配線材２の凸部２０３が電気的かつ機械的に接続されている。
配線材２では、板状部と凸部２０３とが一体的に形成されており、特に、凸部２０３とパワー半導体素子４とを接続する接合材５の端部（端面）が、凸部２０３からパワー半導体素子４へ向かって裾野を引くようにフィレットの形状を呈している。なお、これ以外の構成については図１に示すパワーモジュールＰＭと同様なので、同一部材には同一符号を付し、必要である場合を除きその説明を繰り返さないこととする。
次に、上述したパワーモジュールＰＭの製造方法の一例について説明する。まず、接合材５の端部がフィレットの形状を呈するためには、パワー半導体素子４において接合材５と接合する電極４０１と、配線材２において接合材５に濡れる箇所２０５との位置関係が重要となる。図１４に、その位置関係を模式的に示す平面図を示す。
接合材５の端部がフィレットの形状を呈するには、まず、配線材２が接合材５に濡れる箇所２０５の面積が、電極４０１の面積よりも小さい必要がある。次に、その濡れる箇所２０５の領域が、電極４０１の領域内に位置している必要がある。図１４は、このような２つの条件を満たす、電極４０１と濡れる箇所２０５との位置関係の一例を示すものである。
この条件が満たされている位置関係では、たとえば、はんだのように、プロセス中に一時的に液体状態を経ることになる材料を接合材５として用いることで、接合材５の端部（端面）をフィレットの形状にすることができる。接合材５の端部をフィレットの形状にした後、封止樹脂１によって、配線材２およびパワー半導体素子４等を封止することでパワーモジュールＰＭが製造される。
上述したパワーモジュールＰＭでは、接合材５の端部がフィレットの形状を呈していることで、この部分に位置する封止樹脂１では、そのフィレットの形状を反映した丸みのある形状１０１になる。この丸みのある形状１０１を有する封止樹脂１の部分は、封止樹脂１とパワー半導体素子４とが密着している箇所の近傍に位置することになる。
これにより、パワー半導体素子４と封止樹脂１との界面における応力緩和効果がより高くなり、隙間部３からパワー半導体素子４と封止樹脂１とが密着している界面へ向かって、剥離がさらに拡がろうとするのを抑制することができる。
なお、各実施の形態において説明したパワーモジュールについては、必要に応じて種々組み合わせることが可能である。
今回開示された実施の形態は例示であってこれに制限されるものではない。本発明は上記で説明した範囲ではなく、請求の範囲によって示され、請求の範囲と均等の意味および範囲でのすべての変更が含まれることが意図される。
本発明は、パワー半導体素子等を封止樹脂によって封止したパワーモジュールに有効に利用される。
ＰＭ パワーモジュール、１ 封止樹脂、１０１ 丸みのある形状、２ 配線材、２０１、２０２ 表面、２０３ 凸部、２０４ 平板状導電体、２０５ 濡れる箇所、３ 隙間部、４ パワー半導体素子、４０１ 電極、５ 接合材、６ 回路基板、６０１ 金属板、６０２ 絶縁基板、６０３ 金属板、７ 接合材、８ 外部端子、９ 接合材、１０ ブロック状導電体。

Claims (17)

  1. 互いに対向する第１表面および第２表面を有し、前記第１表面に第１電極が形成され、前記第２表面に第２電極が形成されたパワー半導体素子と、
    前記パワー半導体素子の前記第１表面と対向するように配置された配線材と、
    前記第１電極と前記配線材との間に介在するように形成され、前記第１電極と前記配線材とを電気的かつ機械的に接続する接合材と、
    前記パワー半導体素子の前記第２表面と対向するように配置され、前記第２電極と電気的かつ機械的に接続された回路基板と、
    前記パワー半導体素子、前記配線材、前記接合材および前記回路基板を封止する封止樹脂と
    を有し、
    前記パワー半導体素子と前記配線材との間に位置する前記接合材の端面から、前記端面と前記端面とは距離を隔てられた前記配線材の箇所との間に位置する前記配線材の表面にわたって、前記接合材の前記端面および前記配線材の前記表面と前記封止樹脂との間に隙間部を備えた、パワーモジュール。
  2. 前記隙間部に位置する前記配線材の前記表面の部分に、めっき膜、離型剤およびはんだから選ばれる少なくともいずれかが形成された、請求項１記載のパワーモジュール。
  3. 前記めっき膜はＮｉめっきである、請求項２記載のパワーモジュール。
  4. 前記はんだは、Ｓｎを含む鉛フリーはんだである、請求項２記載のパワーモジュール。
  5. 前記隙間部に位置する前記配線材の前記表面の部分は、平滑面である、請求項１記載のパワーモジュール。
  6. 前記接合材の前記端面から、前記配線材の前記箇所よりもさらに距離を隔てられた、前記配線材の他の箇所の表面の部分では、前記封止樹脂が前記配線材に密着した密着部を備えた、請求項１記載のパワーモジュール。
  7. 前記密着部に位置する前記配線材の前記表面の部分に、ディンプル、開口および通し穴から選ばれる少なくともいずれかが形成された、請求項６記載のパワーモジュール。
  8. 前記密着部に位置する前記配線材の前記表面の部分は、粗化表面である、請求項６記載のパワーモジュール。
  9. 前記配線材は平板状である、請求項１記載のパワーモジュール。
  10. 前記配線材は、板状部と凸部とを含み、
    前記凸部と前記第１電極とが前記接合材によって接続され、
    前記隙間部は前記凸部の側面を含む、請求項１記載のパワーモジュール。
  11. 前記凸部は、前記板状部を突出させる態様で形成された、請求項１０記載のパワーモジュール。
  12. 前記凸部は中実である、請求項１０記載のパワーモジュール。
  13. 前記凸部と前記板状部とは一体的に形成された、請求項１０記載のパワーモジュール。
  14. 前記凸部と前記板状部とは別体とされ、
    前記凸部は前記板状部に接合された、請求項１０記載のパワーモジュール。
  15. 前記凸部の少なくとも一部の表面に、ニッケルめっきが施されている、請求項１４記載のパワーモジュール。
  16. 前記接合材の前記端面は、前記配線材から前記第１電極にかけて裾野が拡がる態様でフィレットの形状を呈する、請求項１０記載のパワーモジュール。
  17. 前記接合材は、はんだから形成され、
    前記封止樹脂は、エポキシ樹脂から形成された、請求項１記載のパワーモジュール。
JP2016567297A 2014-12-29 2015-09-29 パワーモジュール Active JP6309112B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014266966 2014-12-29
JP2014266966 2014-12-29
PCT/JP2015/077470 WO2016108261A1 (ja) 2014-12-29 2015-09-29 パワーモジュール

Publications (2)

Publication Number Publication Date
JPWO2016108261A1 true JPWO2016108261A1 (ja) 2017-09-28
JP6309112B2 JP6309112B2 (ja) 2018-04-11

Family

ID=56284415

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016567297A Active JP6309112B2 (ja) 2014-12-29 2015-09-29 パワーモジュール

Country Status (5)

Country Link
US (1) US10181445B2 (ja)
JP (1) JP6309112B2 (ja)
CN (1) CN107112318B (ja)
DE (1) DE112015005836B4 (ja)
WO (1) WO2016108261A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10468357B2 (en) * 2015-03-11 2019-11-05 Intel Corporation Stretchable electronics fabrication method with strain redistribution layer
US11570921B2 (en) * 2015-06-11 2023-01-31 Tesla, Inc. Semiconductor device with stacked terminals
CN110178219B (zh) * 2017-01-17 2022-11-22 三菱电机株式会社 半导体装置以及电力变换装置
JP2019102519A (ja) * 2017-11-29 2019-06-24 トヨタ自動車株式会社 半導体装置
WO2019167218A1 (ja) * 2018-03-01 2019-09-06 新電元工業株式会社 半導体装置
WO2019167254A1 (ja) * 2018-03-02 2019-09-06 新電元工業株式会社 半導体装置及び半導体装置の製造方法
JP6812535B2 (ja) * 2018-03-02 2021-01-13 新電元工業株式会社 リード端子及び樹脂封止型半導体装置
EP3627544A1 (de) * 2018-09-20 2020-03-25 Heraeus Deutschland GmbH & Co. KG Substratanordnung zum verbinden mit zumindest einem elektronikbauteil und verfahren zum herstellen einer substratanordnung
JP7124133B2 (ja) * 2019-02-13 2022-08-23 日立Astemo株式会社 半導体装置
JP7207150B2 (ja) * 2019-05-15 2023-01-18 株式会社デンソー 半導体装置
JP6999749B2 (ja) * 2020-06-16 2022-02-04 三菱電機株式会社 電気機器配線部品
JPWO2023089714A1 (ja) * 2021-11-18 2023-05-25
JP2023128078A (ja) * 2022-03-02 2023-09-14 株式会社デンソー 半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006179655A (ja) * 2004-12-22 2006-07-06 Toyota Motor Corp 半導体モジュール
US20080308924A1 (en) * 2006-11-02 2008-12-18 Entorian Technologies, Lp Circuit Module Having Force Resistant Construction
JP2010232365A (ja) * 2009-03-26 2010-10-14 Honda Motor Co Ltd 半導体装置
JP2012238796A (ja) * 2011-05-13 2012-12-06 Panasonic Corp 半導体装置及び半導体装置の製造方法
JP2014099487A (ja) * 2012-11-14 2014-05-29 Toyota Motor Corp 半導体装置

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3914858A (en) * 1974-08-23 1975-10-28 Nitto Electric Ind Co Method of making sealed cavity molded semiconductor devices
US4402004A (en) * 1978-01-07 1983-08-30 Tokyo Shibaura Denki Kabushiki Kaisha High current press pack semiconductor device having a mesa structure
JP2739970B2 (ja) * 1988-10-19 1998-04-15 株式会社東芝 圧接型半導体装置
US5311399A (en) * 1992-06-24 1994-05-10 The Carborundum Company High power ceramic microelectronic package
JPH07161925A (ja) * 1993-12-09 1995-06-23 Mitsubishi Electric Corp パワーモジュール
JP2734443B2 (ja) * 1996-03-19 1998-03-30 日本電気株式会社 樹脂封止型半導体装置
JP2000183249A (ja) * 1998-12-11 2000-06-30 Mitsubishi Electric Corp パワー半導体モジュール
US6307755B1 (en) * 1999-05-27 2001-10-23 Richard K. Williams Surface mount semiconductor package, die-leadframe combination and leadframe therefor and method of mounting leadframes to surfaces of semiconductor die
US6852567B1 (en) * 1999-05-31 2005-02-08 Infineon Technologies A.G. Method of assembling a semiconductor device package
US6703707B1 (en) * 1999-11-24 2004-03-09 Denso Corporation Semiconductor device having radiation structure
US6693350B2 (en) 1999-11-24 2004-02-17 Denso Corporation Semiconductor device having radiation structure and method for manufacturing semiconductor device having radiation structure
US20040124546A1 (en) * 2002-12-29 2004-07-01 Mukul Saran Reliable integrated circuit and package
JP2006179538A (ja) 2004-12-21 2006-07-06 Hitachi Ltd 半導体パワーモジュール
JP2008210827A (ja) * 2007-02-23 2008-09-11 Nec Electronics Corp 半導体装置および配線基板、ならびにそれらの製造方法
JP2008270455A (ja) * 2007-04-19 2008-11-06 Hitachi Ltd パワー半導体モジュール
US8018064B2 (en) * 2007-05-31 2011-09-13 Infineon Technologies Ag Arrangement including a semiconductor device and a connecting element
US7651891B1 (en) 2007-08-09 2010-01-26 National Semiconductor Corporation Integrated circuit package with stress reduction
JP2011023458A (ja) * 2009-07-14 2011-02-03 Toshiba Corp 半導体装置およびその製造方法
JP5321600B2 (ja) * 2010-02-01 2013-10-23 トヨタ自動車株式会社 半導体装置の製造方法および半導体装置
JP2012004282A (ja) * 2010-06-16 2012-01-05 Mitsubishi Electric Corp 半導体装置
JP2013016629A (ja) * 2011-07-04 2013-01-24 Mitsubishi Electric Corp 半導体モジュール
US8575645B2 (en) * 2011-11-22 2013-11-05 GEM Weltronics TWN Corporation Thin multi-layer LED array engine
JP5656907B2 (ja) * 2012-04-11 2015-01-21 三菱電機株式会社 パワーモジュール
CN104603921B (zh) * 2012-09-04 2018-07-24 三菱电机株式会社 半导体装置、半导体装置的制造方法
JP6127837B2 (ja) * 2013-08-30 2017-05-17 株式会社デンソー 半導体装置
WO2015083250A1 (ja) * 2013-12-04 2015-06-11 三菱電機株式会社 半導体装置
US10177052B2 (en) * 2014-04-08 2019-01-08 Nxp Usa, Inc. Defective die replacement in a die stack
DE112015002024B4 (de) * 2014-04-28 2022-06-30 Mitsubishi Electric Corporation Halbleitervorrichtung
DE112015006049T5 (de) * 2015-01-26 2017-10-12 Mitsubishi Electric Corporation Halbleiterbauteil und verfahren zum herstellen eines halbleiterbauteils
US10256169B2 (en) * 2016-03-24 2019-04-09 Fuji Electric Co., Ltd. Semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006179655A (ja) * 2004-12-22 2006-07-06 Toyota Motor Corp 半導体モジュール
US20080308924A1 (en) * 2006-11-02 2008-12-18 Entorian Technologies, Lp Circuit Module Having Force Resistant Construction
JP2010232365A (ja) * 2009-03-26 2010-10-14 Honda Motor Co Ltd 半導体装置
JP2012238796A (ja) * 2011-05-13 2012-12-06 Panasonic Corp 半導体装置及び半導体装置の製造方法
JP2014099487A (ja) * 2012-11-14 2014-05-29 Toyota Motor Corp 半導体装置

Also Published As

Publication number Publication date
CN107112318B (zh) 2019-06-18
DE112015005836T5 (de) 2017-09-14
US10181445B2 (en) 2019-01-15
JP6309112B2 (ja) 2018-04-11
DE112015005836B4 (de) 2022-04-14
CN107112318A (zh) 2017-08-29
WO2016108261A1 (ja) 2016-07-07
US20170352629A1 (en) 2017-12-07

Similar Documents

Publication Publication Date Title
JP6309112B2 (ja) パワーモジュール
JP4635564B2 (ja) 半導体装置
US10104775B2 (en) Semiconductor device and method for manufacturing the same
JP4941509B2 (ja) 電子制御装置
CN107615464B (zh) 电力用半导体装置的制造方法以及电力用半导体装置
US10204871B2 (en) Semiconductor device and semiconductor device manufacturing method
JP6266168B2 (ja) 半導体装置
US9578754B2 (en) Metal base substrate, power module, and method for manufacturing metal base substrate
WO2016166835A1 (ja) 半導体装置
JP4967701B2 (ja) 電力半導体装置
JP5983249B2 (ja) 半導体モジュールの製造方法
WO2016088684A1 (ja) 回路構成体及び放熱体付き回路構成体
JP2017135183A (ja) 半導体装置
JP2011204968A (ja) 半導体装置及び半導体装置の製造方法
JP2003133329A (ja) 半導体装置
JP6797002B2 (ja) 半導体装置および半導体装置の製造方法
JP5691794B2 (ja) 電子制御装置
JP2009016380A (ja) 半導体装置及びその製造方法
JP2008211168A (ja) 半導体装置および半導体モジュール
JP2020077857A (ja) モジュールおよびその製造方法
WO2023073831A1 (ja) 半導体装置及び半導体装置の製造方法
KR100874047B1 (ko) 회로 장치 및 그 제조 방법
JP2008171976A (ja) 接合構造体の製造方法
JP2015211157A (ja) パワー半導体モジュールおよびその製造方法
JPH11233692A (ja) 樹脂封止型半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170620

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180213

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180313

R150 Certificate of patent or registration of utility model

Ref document number: 6309112

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250