JP2015211157A - パワー半導体モジュールおよびその製造方法 - Google Patents

パワー半導体モジュールおよびその製造方法 Download PDF

Info

Publication number
JP2015211157A
JP2015211157A JP2014092715A JP2014092715A JP2015211157A JP 2015211157 A JP2015211157 A JP 2015211157A JP 2014092715 A JP2014092715 A JP 2014092715A JP 2014092715 A JP2014092715 A JP 2014092715A JP 2015211157 A JP2015211157 A JP 2015211157A
Authority
JP
Japan
Prior art keywords
main surface
convex structure
power semiconductor
semiconductor module
radiator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014092715A
Other languages
English (en)
Other versions
JP2015211157A5 (ja
Inventor
真之介 曽田
Shinnosuke Soda
真之介 曽田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2014092715A priority Critical patent/JP2015211157A/ja
Publication of JP2015211157A publication Critical patent/JP2015211157A/ja
Publication of JP2015211157A5 publication Critical patent/JP2015211157A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • H01L2924/183Connection portion, e.g. seal
    • H01L2924/18301Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】熱サイクルが加えられたときにも剥離欠陥の発生を十分に抑制することができるパワー半導体モジュールおよびその製造方法を提供する。
【解決手段】第1の主面1Aと、第1の主面1Aの反対側に位置する第2の主面1Bとを有する第1放熱体1と、第1の主面1A上に接続されているパワー半導体素子2と、第1の主面1A上に形成されている第1凸状構造体3と、第1放熱体1の第1の主面1A、パワー半導体素子、および第1凸状構造体3を封止する封止体とを備え、第1凸状構造体3は、第1の主面1Aから突出するように形成され、かつ、第1の主面1A側の根元部3aの幅より第1の主面1Aと交差する方向において第1の主面1Aから離れた先端部3bの幅が広く、封止体4の一部は、第1凸状構造体3の根元部3aと接するように配置されている。
【選択図】図1

Description

本発明は、パワー半導体モジュールおよびその製造方法に関し、特に封止体により封止されているパワー半導体モジュールおよびその製造方法に関する。
パワー半導体モジュールにおいてパワー半導体素子は、はんだ等の接合層を介して放熱体等に固定されているとともに、その周囲を電気的に絶縁するための封止体により覆われている。
パワー半導体素子を備えるパワー半導体モジュールは、数百ボルト(V)を超える高電圧で用いられるパワー半導体素子の発熱により大きな熱応力が繰り返し印加される。つまり、パワー半導体モジュールを構成する部材間(たとえば封止体を構成するモールド樹脂と放熱体や電極などを構成する金属)の熱膨張率の違いにより、パワー半導体モジュールの動作時において熱応力が発生し、モールド樹脂と金属との接触界面に剥離が生じるという問題がある。モールド樹脂の剥離が生じると、絶縁耐性の劣化やチップ上下接合層の損傷増大に繋がり、パワー半導体モジュールの動作信頼性・寿命が大きく劣化する。
このようなモールド封止されたパワー半導体モジュールのモールド樹脂剥離の課題に対して、特開2007−258205号公報や特開2007−329362号公報には、金属表面に凹凸形状を設けてアンカー効果により樹脂剥離を抑制する手法が提案されている。
特開2007−258205号公報には、表面が粗化されているリードフレームを備え、モールド樹脂との密着性向上を図った電子装置が記載されている。
特開2007−329362号公報には、プレス加工により銅ベース基板の表面にディンプル溝加工を施したパワーモジュールが記載されている。
特開2007−258205号公報 特開2007−329362号公報
しかしながら、従来技術では封止体に対するアンカー効果が小さいため、熱サイクル時に印加される熱応力の大きいパワー半導体モジュールにおいては封止体の剥離を十分に抑制することができない。その結果、パワー半導体モジュールの信頼性の向上が困難であるという問題があった。
本発明は上記のような課題を解決するためになされたものである、本発明の主たる目的は、熱サイクルが加えられたときにも封止体の剥離を十分に抑制することができるパワー半導体モジュールおよびその製造方法を提供することにある。
本発明に係るパワー半導体モジュールは、第1の主面と、前記第1の主面の反対側に位置する第2の主面とを有する第1放熱体と、前記第1の主面上に接続されているパワー半導体素子と、前記第1の主面上に形成されている第1凸状構造体と、前記第1放熱体の前記第1の主面、前記パワー半導体素子、および前記第1凸状構造体を封止する封止体とを備え、前記第1凸状構造体は、前記第1の主面から突出するように形成され、かつ、前記第1の主面側の根元部の幅より前記第1の主面と交差する方向において前記第1の主面から離れた先端部の幅が広く、前記封止体の一部は、前記第1凸状構造体の前記根元部と接するように配置されている。
本発明に係るパワー半導体モジュールの製造方法は、第1の主面と、前記第1の主面の反対側に位置する第2の主面とを有する第1放熱体を準備する工程と、前記第1の主面上に、第1凸状構造体を形成する工程と、前記第1の主面上に、パワー半導体素子を固定する工程と、前記第1放熱体の前記第1の主面、前記パワー半導体素子、および前記第1凸状構造体を封止する工程とを備え、前記第1凸状構造体を形成する工程では、前記第1の主面上において前記第1凸状構造体を形成すべき領域に開口部を有し前記第1凸状構造体を形成しない領域を覆うマスクパターンを形成した後、前記第1凸状構造体を構成する材料を前記開口部の内側に充填して、前記第1凸状構造体を前記マスクパターンの厚みよりも厚く形成する。
本発明によれば、熱サイクルが加えられたときにも封止体の剥離を十分に抑制することができるパワー半導体モジュールおよびその製造方法を提供することができる。
実施の形態1に係るパワー半導体モジュールを説明するための断面図である。 実施の形態1に係るパワー半導体モジュールを説明するための断面図である。 実施の形態1に係るパワー半導体モジュールの製造方法を説明するための断面図である。 実施の形態2に係るパワー半導体モジュールを説明するための断面図である。 実施の形態2に係るパワー半導体モジュールの変形例を説明するための断面図である。 実施の形態2に係るパワー半導体モジュールのさらに他の変形例を説明するための断面図である。 実施の形態3に係るパワー半導体モジュールを説明するための断面図である。 実施の形態3に係るパワー半導体モジュールを説明するための断面図である。 実施の形態4に係るパワー半導体モジュールを説明するための断面図である。 実施の形態4に係るパワー半導体モジュールの変形例を説明するための断面図である。 実施の形態5に係るパワー半導体モジュールを説明するための断面図である。 実施の形態6に係るパワー半導体モジュールを説明するための断面図である。 実施の形態6に係るパワー半導体モジュールの製造方法を説明するための断面図である。 実施の形態6に係るパワー半導体モジュールを説明するための断面図である。 実施の形態6に係るパワー半導体モジュールの変形例を説明するための断面図である。 実施の形態1に係るパワー半導体モジュールの変形例を説明するための断面図である。
以下、図面を参照して、本発明の実施の形態について説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付し、その説明は繰返さない。
(実施の形態1)
図1および図2を参照して、実施の形態1に係るパワー半導体モジュール100について説明する。パワー半導体モジュール100は、第1の主面1Aと、第1の主面1Aの反対側に位置する第2の主面1Bとを有する第1放熱体1と、第1の主面1A上に接続されているパワー半導体素子2と、第1の主面1A上に形成されている第1凸状構造体3と、第1放熱体1の第1の主面1A、パワー半導体素子2、および第1凸状構造体3を封止する封止体4とを備える。
第1放熱体1を構成する材料は、導電性を有し、熱抵抗の低い任意の材料とすればよいが、たとえば銅(Cu)である。第1放熱体1は、第1の主面1Aの中央部においてパワー半導体素子2の下面2Bと接合層5を介して接続されている。また、第1放熱体1は、第1の主面1Aの外周部においてフレーム6と接合層5を介して接続されている。つまり、第1放熱体1は、パワー半導体素子2の動作時に生じる熱を放熱するための放熱体としての役割を担うとともに、パワー半導体素子2の下面2Bに形成されている電極とフレーム6とを電気的に接続する電気経路の役割を担っている。
パワー半導体素子2を構成する材料は、任意のパワー半導体材料であればよいが、たとえばシリコン(Si)、炭化ケイ素(SiC)、窒化ガリウム(GaN)である。パワー半導体素子2は、たとえば上面2Aと上面2Aの反対側に位置する下面2Bとを有し、上面2Aおよび下面2B上にそれぞれ電極(図示しない)が形成されている縦型デバイスであり、たとえば縦型トランジスタ、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)、IGBT((Insulated Gate Bipolar Transistor)として形成されている。
第1凸状構造体3は、第1の主面1Aから突出するように形成されている。第1凸状構造体3は、第1の主面1A側の根元部3aの幅より第1の主面1Aと交差する方向において第1の主面1Aから離れた先端部3bの幅が広い。言い換えると、第1凸状構造体3は、第1の主面1Aと交差する方向において第1の主面1Aから離れた位置に、根元部3aに対して第1の主面1Aに沿った方向に延びる庇状部分を有している。すなわち、第1凸状構造体3の断面形状は、T字型である。第1凸状構造体3の先端部3bと第1の主面1Aとの間には、封止体4が配置されている。言い換えると、封止体4の一部は、第1凸状構造体3の根元部3aと接するように配置されている。
第1凸状構造体3の寸法は、後述するパワー半導体モジュールの製造方法において封止体4となるべき流動性材料が容易に充填され得る限りにおいて任意に設定することができる。
第1凸状構造体3の根元部3aの第1の主面1Aに垂直な方向における長さは、後述するパワー半導体モジュールの製造方法において封止体4となるべき流動性材料が容易に充填され得る限りにおいて任意に設定することができるが、たとえば1μm以上500μm以下であるが、好ましくは5μm以上50μm以下である。
第1凸状構造体3の根元部3aに対して第1の主面1Aに沿った方向に突出した先端部3bの長さ(第1の主面1Aに沿った方向での長さ)は、後述するパワー半導体モジュールの製造方法において封止体4となるべき流動性材料が容易に充填され得る限りにおいて任意に設定することができるが、好ましくは5μm以上50μm以下である。先端部3bの第1の主面に垂直な方向における幅(厚み)は、好ましくは根元部3aに対して第1の主面1Aに沿った方向に突出した先端部3bの長さの半分以上である。このようにすれば、熱サイクルが印加されたパワー半導体モジュール100において、第1凸状構造体3の先端部3bは、第1凸状構造体3と封止体4とのアンカー効果を実現するために十分な強度を有することができる。
第1凸状構造体3の根元部3aの第1の主面1Aに沿った方向における幅は、たとえば5μmm以上500μm以下であり、好ましくは10μm以上100μm以下である。
第1凸状構造体3は、複数形成されているのが好ましい。このとき、隣り合う根元部3a間の距離は、後述するパワー半導体モジュールの製造方法において封止体4となるべき流動性材料が容易に充填され得る限りにおいて任意に設定することができるが、たとえば5μm以上500μm以下であり、好ましくは10μm以上100μm以下である。
なお、複数の第1凸状構造体3の寸法や形状は、同一であってもよいし、異なっていてもよい。隣り合う根元部3a間の距離は、第1の主面1A上において一定であってもよいし、一定でなくてもよい。
図2を参照して、第1の主面1Aを平面視したときの第1凸状構造体3の平面形状は、任意の平面形状とすることができるが、たとえば円形状である。この場合、パワー半導体素子2に近接する領域や第1放熱体1の外周端部に近接する領域においては、第1凸状構造体3の平面形状の一部が欠けた形状を有していてもよい。
第1凸状構造体3を構成する材料は、たとえば銅(Cu)、銀(Ag)、パラジウム(Pd)、ロジウム(Rh)、白金(Pt)、金(Au)、亜鉛(Zn)、ニッケル(Ni)、およびクロム(Cr)からなる群から選択される少なくとも1つを含んでいる。第1凸状構造体3は、任意の方法により形成され得るが、たとえばメッキにより形成され得る。なお、第1凸状構造体3を構成する材料を銀や亜鉛とすれば、第1凸状構造体3を第1放熱体1の酸化防止膜として構成することができ、封止体4との密着性も向上することができる。また、第1凸状構造体3を構成する材料をクロムとすれば、パワー半導体素子2やフレーム6を接合層5を介して接合させる際に、第1凸状構造体3にはんだの流れを抑制するソルダーレジストのような役割を担わせることができる。
封止体4は、第1凸状構造体3の根元部3aと接するように配置されている。つまり、封止体4は、先端部3bよりも第1の主面1Aから所定の距離だけ離れた領域に配置されているとともに、先端部3bより第1の主面1A側に位置する根元部3aと接するように配置されている。封止体4は先端部3bを囲うように形成されている。好ましくは、封止体4は、第1凸状構造体3の先端部3bと接するように配置されている。つまり、封止体4は、第1凸状構造体3の外周表面の全面と接しているのが好ましい。
封止体4を構成する材料は、熱可塑性または熱硬化性を有し、電気的絶縁性を有する任意の材料としてもよいが、たとえばエポキシ樹脂である。
封止体4は、第1放熱体1の第1の主面1Aと、第1の主面1A上に形成されているパワー半導体素子2、および第1凸状構造体3を覆って封止している。第1放熱体1の第2の主面1Bは、封止体4に覆われていない。
接合層5は、第1放熱体1とパワー半導体素子2との接続、パワー半導体素子2とフレーム6との接続、および第1放熱体1とフレーム6との接続に用いられている。接合層5を構成する材料は、たとえば鉛はんだやSnAgCu系鉛フリーはんだである。
フレーム6は、パワー半導体素子2を外部と電気的に接続するために形成されており、パワー半導体素子2の端子数に応じて複数形成されていてもよい。たとえば、パワー半導体素子2の上面2Aに形成されている電極と接合層5を介して電気的に接続されているフレーム6と、パワー半導体素子2の下面2Bに形成されている電極と接合層5を介して電気的に接続されている第1放熱体1と、接合層5を介して電気的に接続されているフレーム6とが形成されていてもよい。各フレーム6は、接合層5を介したパワー半導体素子2および第1放熱体1との接続部が封止体4により覆われているとともに、封止体4の外側に延びるように形成されている。
次に、図3を参照して、実施の形態1に係るパワー半導体モジュール100の製造方法について説明する。パワー半導体モジュール100の製造方法は、パワー半導体素子2が接続されている第1の主面1Aと、第1の主面1Aの反対側に位置する第2の主面1Bとを有する第1放熱体1を準備する工程(S10)と、第1の主面1A上に、第1凸状構造体3を形成する工程(S20)と、第1放熱体1の第1の主面1A、パワー半導体素子2、および第1凸状構造体3を封止する工程(S30)とを備える。
第1放熱体1を準備する工程(S10)では、図3(a)を参照して、まず第1の主面1Aと第2の主面1Bとを有する第1放熱体1を準備する。
次に、図3(b)を参照して、第1の主面1A上に、第1凸状構造体3を形成する(工程(S20))。具体的には、まず第1の主面1A上にマスクパターン21を形成する。マスクパターン21は、たとえばフォトリソグラフィ法を用いて形成されるレジストマスクである。マスクパターン21の開口部は、第1凸状構造体3を形成すべき領域上に形成される。マスクパターン21の開口部内には、第1の主面1Aが表出される。
マスクパターン21の開口部の平面形状は、第1凸状構造体3の根元部3aの平面形状に応じて決められるが、たとえば円形状である。マスクパターン21の開口部は複数もうけられており、かつ互いに独立している。マスクパターン21の開口部の断面形状は、第1凸状構造体3の根元部3aの平面形状に応じて決められるが、たとえば第1の主面1Aに対してほぼ垂直な方向に延びる開口端面を含んでいる。
マスクパターン21の開口部の第1の主面1Aに沿った方向における寸法は、第1凸状構造体3の根元部3aの第1の主面1Aに沿った方向における幅に応じて決められ、上述のようにたとえば1μm以上500μm以下であり、好ましくは5μm以上100μm以下である。図3に示す例では、マスクパターン21の開口部の寸法は10μmである。
マスクパターン21の膜厚は、第1凸状構造体3の根元部3aの長さ、言い換えると第1の主面1Aから先端部3bまでの距離に応じて決められ、上述のようにたとえば1μm以上500μm以下であり、好ましくは5μm以上50μm以下である。図3に示す例では、マスクパターン21の膜厚は10μmである。
マスクパターン21は、部分的に開口部が設けられていない領域を有していてもよく、たとえばパワー半導体素子2およびフレーム6が第1放熱体1と接続される領域には開口部が形成されていなくてもよい。
次に、図3(c)を参照して、第1放熱体1の第1の主面1A上にメッキ膜を形成する。具体的には、所定の材料を用いてマスクパターン21の膜厚よりも厚くメッキ膜を形成する。このとき、メッキ開始後、メッキ膜の膜厚がマスクパターン21の膜厚よりも薄い段階では、マスクパターン21の開口部に沿って根元部3aが形成される。その後、メッキ開始から所定時間を経過し、メッキ膜の膜厚がマスクパターン21の膜厚以上となると、メッキ膜表面に対して等方的にメッキが進行していくことにより、根元部3aに対して第1の主面1Aに沿った方向および第1の主面1Aに垂直な方向に突出するように先端部3bが形成される。つまり、先端部3bの寸法や形状は、メッキ時間を制御することにより、容易に調整することができる。
次に、図3(d)を参照して、マスクパターン21を除去する。マスクパターン21を除去する方法は、マスクパターン21を選択的に除去することができる任意の方法により行うことができるが、たとえばアセトンやアルコールなどの有機溶剤を用いてレジストからなるマスクパターン21を除去する。これにより、第1の主面1A上に複数の第1凸状構造体3を同時に形成することができる。
次に、図3(e)を参照して、第1放熱体1の第1の主面1A上において第1凸状構造体3が形成されていない領域に、接合層5を介してパワー半導体素子2およびフレーム6を接合させる。接合層5はたとえばはんだである。このようにして、パワー半導体モジュール100において封止体4以外の構成部材からなる封止対象部材が形成される。
次に、図3(f)を参照して、第1放熱体1の第1の主面1A、パワー半導体素子2、および第1凸状構造体3を封止する(工程(S30))。具体的には、封止体4を形成する。封止体4の形成方法は、トランスファモールド法により行われる。たとえば、パワー半導体モジュール100の外形に応じた形状を有する金型内に先の工程で形成された上記封止体商材を配置した後、金型内に封止体4となるべき流動性材料(たとえばエポキシ樹脂)を充填する。充填後、流動性材料を加熱硬化させることにより、第1の主面1A、パワー半導体素子2、および第1凸状構造体3を封止する封止体4が形成される。このときのモールド条件は、封止体4の一部が第1凸状構造体3の根元部3aと接するように、より好ましくは封止体4の一部が根元部3aおよび先端部3bの外周表面の全面と接するように調整される。これにより、図3(f)に示すように、封止体4が第1凸状構造体3の根元部3aおよび先端部3bの外周表面の全面と接するように形成されているパワー半導体モジュール100を得ることができる。
次に、実施の形態1に係るパワー半導体モジュール100およびその製造方法の作用効果について説明する。
実施の形態1に係るパワー半導体モジュール100は、第1の主面1Aと、第1の主面1Aの反対側に位置する第2の主面1Bとを有する第1放熱体1と、第1の主面1A上に接続されているパワー半導体素子2と、第1の主面1A上に形成されている第1凸状構造体3と、第1放熱体1の第1の主面1A、パワー半導体素子、および第1凸状構造体3を封止する封止体とを備え、第1凸状構造体3は、第1の主面1Aから突出するように形成され、かつ、第1の主面1A側の根元部3aの幅より第1の主面1Aと交差する方向において第1の主面1Aから離れた先端部3bの幅が広く、封止体4の一部は、第1凸状構造体3の根元部3aと接するように配置されている。
このようにすれば、封止体4の一部が、第1の主面1A第1の主面1Aから突出するように形成されている第1凸状構造体3の根元部3aと接するように配置されているため、第1凸状構造体3が封止体4に対してアンカー効果を奏することができる。これにより、第1放熱体1と封止体4との間で剥離欠陥が生じることを抑制することができる。
実施の形態1に係るパワー半導体モジュール100の製造方法によれば、第1の主面と、前記第1の主面の反対側に位置する第2の主面とを有する第1放熱体を準備する工程と、前記第1の主面上に、第1凸状構造体を形成する工程と、前記第1の主面上に、パワー半導体素子を固定する工程と、前記第1放熱体の前記第1の主面、前記パワー半導体素子、および前記第1凸状構造体を封止する工程とを備え、前記第1凸状構造体を形成する工程では、前記第1の主面上において前記第1凸状構造体を形成すべき領域に開口部を有し前記第1凸状構造体を形成しない領域を覆うマスクパターンを形成した後、前記第1凸状構造体を構成する材料を前記開口部の内側に充填して、前記第1凸状構造体を前記マスクパターンの厚みよりも厚く形成する。
実施の形態1に係るパワー半導体モジュールの製造方法では、第1凸状構造体3が第1の主面1Aから突出するように形成されるため、封止体4の一部を根元部3aと接するように配置することが容易である。これに対し、第1の主面1Aを粗化することにより凹凸形状を形成した場合や、第1の主面1Aにディンプル形状を形成した場合は、これらの形状に封止体4となるべき流動性材料を充填させるには大きな加圧力が必要となり、パワー半導体モジュール100の構成部材の変形や損傷が懸念される。言い換えれば、実施の形態1に係るパワー半導体モジュール100の製造方法によれば、大きな加圧力をパワー半導体モジュール100の構成部材に印加することなく、封止体4に対するアンカー効果の高いパワー半導体モジュール100を得ることができる。
さらに、実施の形態1に係るパワー半導体モジュール100の製造方法では、第1凸状構造体を形成する工程において第1凸状構造体3がメッキにより形成される。これにより、マスクパターン21の膜厚よりも厚くメッキ膜を形成することにより、根元部3aと先端部3bとを有する第1凸状構造体3を容易に形成することができる。つまり、メッキ時間などのメッキ条件を調整することにより、封止体4に対して高いアンカー効果を有するパワー半導体モジュール100を容易に得ることができる。
実施の形態1に係るパワー半導体モジュール100において、第1放熱体1を構成する材料は銅であったが、アルミニウム(Al)であってもよい。この場合には、アルミニウム板の表面上に銀やニッケルからなるメッキ膜を形成し、当該メッキ膜を第1の主面1Aとして構成させることにより、第1の主面1Aとパワー半導体素子2とをはんだ接合させることが可能となる。
(実施の形態2)
次に、図4を参照して、実施の形態2に係るパワー半導体モジュール100およびその製造方法について説明する。実施の形態2に係るパワー半導体モジュール100およびパワー半導体モジュールの製造方法は、基本的には実施の形態1に係るパワー半導体モジュール100およびパワー半導体モジュールの製造方法と同等の構成を備えるが、第1凸状構造体3の根元部3aが第1の主面1Aに対して傾斜している傾斜面を有している点で異なる。
このようにすれば、根元部3aにおいても、第1の主面1Aと接続されている部分に対して先端部3bと接続されている部分は第1の主面1Aに沿った方向において庇状に突出しオーバーハングしているため、高いアンカー効果を奏することができる。
実施の形態2に係るパワー半導体モジュール100の製造方法では、第1凸状構造体3を形成する工程におけるマスクパターン21の開口部は、開口部の幅が第1の主面1Aに近づくにつれて小さくなるようにテーパー状に形成されていればよい。このような開口部の形状を有するマスクパターン21は、任意の方法により形成することができ、たとえばマスクパターン21形成時にレジスト膜に対する露光量を多めに設定することによって形成することができる。また、実施の形態1におけるマスクパターン21と同様に、第1の主面1Aに対してほぼ垂直な方向に延びる開口端面を有するレジストパターンを形成した後、第1凸状構造体3を形成する工程前に加熱処理を施すことにより、または第1凸状構造体3を形成する工程において加熱処理を施すことにより、第1の主面1Aに対して傾斜している開口端面を有するマスクパターン21を形成することができる。
また、実施の形態2に係るパワー半導体モジュール100において、第1凸状構造体3の断面形状はT字型に限られるものではない。図5を参照して、たとえば、第1凸状構造体3は、第1の主面1Aに対して傾斜している傾斜面と、当該傾斜面と連なるとともに第1の主面1Aに対して平行に延びる上端面により囲まれた構造を有していてもよい。言い換えると、根元部3aと先端部3bとは同一の傾斜面を共有しており、第1の主面1Aに垂直な方向において第1の主面1Aから離れるにつれて、第1凸状構造体3の第1の主面1Aに沿った方向における幅が広がるように形成されていてもよい。
図5に示す第1凸状構造体3は、たとえば厚膜のマスクパターン21に、マスクパターン21の膜厚以下のメッキ膜を形成することにより作成することができる。
このような第1凸状構造体3が形成されているパワー半導体モジュール100によれば、図4に示した実施の形態2に係るパワー半導体モジュール100およびパワー半導体モジュールの製造方法と同様の効果を奏することができる。
また、図6を参照して、図5に示す第1凸状構造体3の先端部3bの平面形状は、円形状に限られるものではなく多角形状であってもよい。たとえば、第1凸状構造体3の先端部3bの平面形状は6角形状であってもよい。この場合、隣り合う先端部3b間の間隔は、一定に設けられていてもよい。このようにすれば、第1の主面1Aの全面に渡ってムラなくアンカー効果を奏することができる。
(実施の形態3)
次に、図7を参照して、実施の形態3に係るパワー半導体モジュール100およびその製造方法について説明する。実施の形態3に係るパワー半導体モジュール100およびパワー半導体モジュール100の製造方法は、基本的には実施の形態1に係るパワー半導体モジュール100およびパワー半導体モジュール100の製造方法と同様の構成を備えるが、第1凸状構造体3の先端部3bの平面形状が格子状に形成されている点で異なる。
実施の形態3に係るパワー半導体モジュール100の製造方法では、第1凸状構造体3を形成する工程におけるマスクパターン21の開口部の平面形状が格子状に形成されている。言い換えれば、マスクパターン21は、第1の主面1A上において島状に形成されている。図8に示す断面形状の根元部3aおよび先端部3bが第1の主面1A上において線状に延びる構造体部分が複数形成されており、かつ、同様に線状に延びる構造体部分が互いに交差する方向に複数形成されている。
このようにすれば、図8を参照して、マスクパターン21の開口部に気泡20が形成されることを抑制することができるため、気泡20に起因したメッキ不良の発生を抑制することができ、第1凸状構造体3が所定の位置に形成することができる。
さらに、実施の形態1に係るパワー半導体モジュール100およびその製造方法と同様の効果を奏することができる。
(実施の形態4)
次に、図9を参照して、実施の形態4に係るパワー半導体モジュール100およびその製造方法について説明する。実施の形態4に係るパワー半導体モジュール100は、基本的には実施の形態1に係るパワー半導体モジュール100と同様の構成を備えるが、第1放熱体1の第1の主面1A上にメッキ膜7が形成されており、メッキ膜7上に第1凸状構造体3が形成されている点で異なる。実施の形態4に係るパワー半導体モジュール100において、封止体4は第1の主面1A上において第1凸状構造体3が形成されていない領域においてはメッキ膜7と接している。このようなパワー半導体モジュール100は、図1に示すパワー半導体モジュール100において、少なくとも封止体4が第1放熱体1と接する界面にメッキ膜7が形成されているものである。
実施の形態4に係るパワー半導体モジュールの製造方法は、基本的には実施の形態1に係るパワー半導体モジュールの製造方法と同様の構成を備えるが、第1の主面1A上に、第1凸状構造体3を形成する工程(S20)において、第1凸状構造体3を形成する前に、すなわちマスクパターン21を形成する前に、第1の主面1A上にメッキ膜7を形成する工程をさらに含む点で異なる。
このようにしても、実施の形態1に係るパワー半導体モジュールおよびその製造方法と同様の効果を奏することができる。さらに、メッキ膜7を構成する材料を銀とすれば、メッキ膜7は第1放熱体1の酸化防止膜として機能させることができるため、第1放熱体1と封止体4との接着強度を向上することができる。
また、図10を参照して、第1凸状構造体3および第1の主面1Aを覆うようにメッキ膜7が形成されていてもよい。このようにすれば、封止体4は、第1凸状構造体3が形成されている領域においてもメッキ膜7と接している。つまり、このようなパワー半導体モジュール100は、図1に示すパワー半導体モジュール100において、封止体4が第1放熱体1および第1凸状構造体3と接する界面にメッキ膜7が形成されているものである。この場合、第1凸状構造体3を形成する工程(S30)では、第1の主面1A上に第1凸状構造体3が形成された後、第1の主面1A上にメッキ膜7が形成される。このようにしても、メッキ膜7を構成する材料を銀とすれば、メッキ膜7は第1放熱体1の酸化防止膜として機能させることができるため、第1放熱体1と封止体4との接着強度を向上することができる。
(実施の形態5)
次に、図11を参照して、実施の形態5に係るパワー半導体モジュール100およびその製造方法について説明する。実施の形態5に係るパワー半導体モジュール100およびその製造方法は、実施の形態1に係るパワー半導体モジュール100およびその製造方法と同様の構成を備えるが、第1放熱体1がセラミック基板1aと、セラミック基板1aを挟むように形成されている第1電極1bおよび第2電極1cとを含み、第1の主面1Aは第1電極1bによって構成されており、第2の主面1Bは第2電極1cによって構成されている点で異なる。すなわち、第1放熱体1が電極付セラミック基板により構成されている点で異なる。
セラミック基板1aを構成する材料は、熱抵抗が低く電気的絶縁性を有する任意のセラミック材料とすればよいが、たとえばアルミナ(Al)、窒化アルミニウム(AlN)、窒化ケイ素(Si)などである。第1電極1bおよび第2電極1cを構成する材料は、熱抵抗が低く導電性を有する任意の材料であればよいが、たとえば銅やアルミニウムなどである。このようにすれば、放熱性が高く高温動作にも適したパワー半導体モジュール100を得ることができる。
なお、このような構造を有する第1放熱体1を用いた場合、セラミック基板1aを構成する材料は一般に熱膨張率が低いため、セラミック基板1a上に形成されている第1電極1bの熱膨張も抑制される。そのため、第1の主面1Aにおいて第1放熱体1(第1電極1b)と封止体4との間に印加される熱応力は、第1放熱体1にセラミック基板1aを用いていない実施の形態1に係るパワー半導体モジュール100と比べて強くなり、第1の主面1Aにおいて剥離欠陥が生じるリスクが高くなる。そのため、このような構造を有する第1放熱体1を用いる場合には、封止体4に対するアンカー効果の高いパワー半導体モジュール100を形成する必要がある。
一方で、従来技術のように第1の主面1Aにプレス加工によりディンプル構造を形成しようとすると、セラミック基板1aは過大な力が印加されることによって割れやすいという問題があった。また、ウェットエッチングにより第1電極1bにディンプル構造を形成する場合には、ディンプル構造の寸法(エッチング量)に応じて第1放熱体1の第1の主面1Aと第2の主面1Bとの間に加えられる熱応力のバランスが崩れることにより、第1放熱体1に反りが生じるという問題があった。第1放熱体1に反りが生じると、パワー半導体素子2やフレーム6と第1放熱体1との接合不良を引き起こしてパワー半導体モジュール100の歩留まり低下の要因となる。
これに対し、実施の形態5に係るパワー半導体モジュール100は、第1凸状構造体3により封止体4に対して高いアンカー効果を奏することができるとともに、当該アンカー効果を奏する構造体に起因した熱応力が十分に低く低減されている。すなわち、所定の膜厚を有して第1の主面1Aの全面に形成された膜に形成された従来のディンプル構造と比べて、第1凸状構造体3に起因した熱応力は十分に低く抑制されている。そのため、歩留まりを低下させることなく、熱サイクルが加えられたときにも剥離欠陥の発生を十分に抑制することができるパワー半導体モジュール100を得ることができる。
(実施の形態6)
次に、図12および図13を参照して、実施の形態6に係るパワー半導体モジュール100およびその製造方法について説明する。実施の形態6に係るパワー半導体モジュール100は、実施の形態1に係るパワー半導体モジュール100と同様の構成を備えるが、第1放熱体1の第2の主面1Bと接続されている第2放熱体8と、第2の主面1B上に形成されている第2凸状構造体9とをさらに備え、第1放熱体1と第2放熱体8とははんだ10を介して接続されており、第2凸状構造体9ははんだ10に覆われている点で異なる。
第2放熱体8を構成する材料は、熱抵抗の低い任意の材料とすればよいが、たとえば、銅である。第2放熱体8の平面形状は、第1放熱体1の平面形状よりも大きいのが好ましい。第2放熱体8は、平面状に形成されている第3の主面8Aと、第3の主面8Aの反対側に位置して、凹凸が形成されており、表面積が第3の主面8Aよりも大きい第4の主面8Bを有している。第1放熱体1と第2放熱体8とは、第2の主面1Bと第3の主面8Aとがはんだ10を介して接合されている。
第2凸状構造体9は、第2の主面1Bから突出するように形成されている。第2凸状構造体9は、第1凸状構造体3と同様に第2の主面1B側の根元部の幅より第2の主面1Bと交差する方向において第2の主面1Bから離れた先端部の幅が広く設けられていればよい。たとえば、上述のようにT字型であってもよいし、第2の主面1Bに対して傾斜している傾斜面と、当該傾斜面と連なるとともに第2の主面1Bに対して平行に延びる上端面により囲まれた構造を有していてもよい。第2凸状構造体9は、その先端部が第2放熱体8の第3の主面8Aと直接当接されている。第2凸状構造体9は、第2の主面1Bにおいて特に強い熱応力が印加される領域に形成されていればよく、第2の主面1Bの全面に渡って形成されていてもよい。第2凸状構造体9は、第2の主面1B上においてパワー半導体素子2やフレーム6と重なる領域に形成されていてもよい。
第2凸状構造体9は、複数形成されているのが好ましい。複数の第2凸状構造体9は、第2の主面1Bに垂直な方向における長さが均等に形成されているのが好ましい。
第2凸状構造体9を構成する材料は、熱抵抗の低い任意の材料とすればよいが、たとえば銅、銀、パラジウム、ロジウム、白金、金、亜鉛、ニッケル、およびクロムからなる群から選択される少なくとも1つである。
はんだ10は、第2の主面1Bにおいて第2凸状構造体9が形成されていない領域の全面と接するように配置されている。言い換えると、はんだ10の一部は、第2凸状構造体9の根元部と接するように配置されている。
図13を参照して、実施の形態6に係るパワー半導体モジュール100の製造方法は、実施の形態1に係るパワー半導体モジュール100の製造方法と同様の構成を備えるが、第1凸状構造体3を形成する工程は、第1放熱体1の第2の主面1B上に第2凸状構造体9を形成する工程をさらに含み、第1放熱体1の第2の主面1Bと第2放熱体8とを接続する工程をさらに備え、接続する工程では、第2凸状構造体9を覆うように供給されたはんだ10を介して、第1放熱体1と第2放熱体8とが接続される点で異なる。
図13(a)を参照して、まず、たとえばセラミック基板1aと、セラミック基板1aを挟むように形成されている第1電極1bおよび第2電極1cとを含む第1放熱体1を準備する。次に、第1放熱体1の第1の主面1A上に第1凸状構造体3を、第2の主面1B上に第2凸状構造体9を、それぞれ図3に示すようなマスクパターン21を用いて部分メッキにより形成することができる。第1凸状構造体3と第2凸状構造体9とは同時に成膜してもよい。
次に、図13(b)を参照して、第1放熱体1の第1の主面1A上において第1凸状構造体3が形成されていない領域に、接合層5を介してパワー半導体素子2およびフレーム6を接合させる。接合層5はたとえばはんだである。このようにして、パワー半導体モジュール100において封止体4以外の構成部材からなる封止対象部材が形成される。
次に、図13(c)を参照して、封止体4を形成する。封止体4の形成方法は、トランスファモールド法により行われる。実施の形態1に係るパワー半導体モジュール100と同様に、このときのモールド条件は、封止体4の一部が第1凸状構造体3の根元部3aと接するように、より好ましくは封止体4の一部が根元部3aおよび先端部3bの外周表面の全面と接するように調整される。このとき、第2の主面1Bおよび第2凸状構造体9は、封止体4に封止されていない。
次に、図13(d)を参照して、第1放熱体1の第2の主面1Bと第2放熱体8とをはんだ10を介して接続する。このとき、はんだ10は、第2の主面1Bにおいて、第2凸状構造体9が形成されていない領域と接するように、すなわち第2凸状構造体9の根元部と接するように配置される。このようにして、図13(d)に示すようなパワー半導体モジュール100を得ることができる。
このようにして得られた実施の形態6に係るパワー半導体モジュール100は、実施の形態1に係るパワー半導体モジュール100と同様の作用効果を奏することができる。さらに、図14を参照して、第1放熱体1と第2放熱体8との接合層(はんだ10からなる層)内に第2凸状構造体9を備えることにより、はんだ10に熱応力が印加されて、はんだ10にクラック11が生じた場合にも、クラック11の伸展を第2凸状構造体9が阻むことができる。そのため、はんだ10の損傷の拡大や破断を防止することができるため、パワー半導体モジュール100の信頼性の低下を防止することができる。
また、第2凸状構造体9の先端部が第2放熱体8と当接しているため、第2凸状構造体9は第1放熱体1から第2放熱体8へ通じる熱経路として作用することもできる。さらに、第2の主面1Bに垂直な方向において、複数の第2凸状構造体9の長さが均等であるため、第1放熱体1と第2放熱体8との間隔を第2の主面1Bに沿った方向において一定に保つことができる。つまり、複数の第2凸状構造体9の上記長さを均等に設けることにより、第2の主面1Bに沿った方向においてはんだ10の厚みをばらつきなく一定に形成することができる。その結果、局所的にはんだ10の膜厚が厚くなって放熱性が低下するということがないため、パワー半導体モジュール100の信頼性低下を防止することができる。
なお、第1放熱体1は、実施の形態1に係る第1放熱体1と同様の構成を備えていてもよいが、実施の形態5に係る第1放熱体1と同様の構成を備えていてもよい。
実施の形態6に係るパワー半導体モジュール100は、セラミック基板1aと、セラミック基板1aを挟むように形成されている第1電極1bおよび第2電極1cとを含み、第1の主面1Aは第1電極1bによって構成されており、第2の主面1Bは第2電極1cによって構成されている第1放熱体1を備えているパワー半導体モジュール100に特に好適である。
セラミック基板1aを含む第1放熱体1を用いた場合には、パワー半導体モジュール100に熱サイクルが加えられるときに、第1放熱体1と第2放熱体8との熱膨張率の差が大きくなり、大きな熱応力がその接合界面に生じる。その結果、第1放熱体1と第2放熱体8との接合層であるはんだ10に損傷が入ったり、破断することがあり、パワー半導体モジュール100の信頼性が大きく低下するという問題があった。
これに対し実施の形態6に係るパワー半導体モジュール100によれば、第1放熱体1と第2放熱体8とを接合するはんだ10に大きな熱応力が加えられたときにも、はんだ10に生じたクラック11の伸展を第2凸状構造体9が阻むことができるパワー半導体モジュール100の信頼性の低下を防止することができる。
第2凸状構造体9は第3の主面8Aと当接するように形成されているが、これに限られるものではなく、第2凸状構造体9ははんだ10を介して第3の主面8Aと接続されていてもよい。この場合、第2凸状構造体9の先端部において、はんだ10に含まれる錫と第2凸状構造体9を構成するメッキ材料との合金層が成長し、第2放熱体8の第3の主面8Aと強固な接合層を形成することができる。このようしても、第2凸状構造体9ははんだ10に生じたクラック11の伸展を十分に阻むことができ、パワー半導体モジュール100の信頼性低下を防止することができる。さらに、第2凸状構造体9は第1放熱体1から第2放熱体8へ通じる熱経路として作用することもできる。
図15を参照して、第2の主面1B上においてパワー半導体素子2と重なる領域において、第2凸状構造体9は、第2の主面1Bに沿った方向における根元部の幅がパワー半導体素子2の寸法よりも長くなるように設けられていてもよい。異なる観点からいえば、
第2の主面1Bにおいてパワー半導体素子2と重なる領域における、第2凸状構造体9が形成されている領域の占有面積比率は、パワー半導体素子2と重ならない領域であるその他の領域における第2凸状構造体9が形成されている領域の占有面積比率より高くなるように設けられていてもよい。このようにすれば、パワー半導体素子2により生じた熱をより効果的に第2凸状構造体9を介して第2放熱体8に放熱させることができる。
図16を参照して、実施の形態1〜実施の形態6に係るパワー半導体モジュール100は、フレーム6の表面から突出するように形成されている第3凸状構造体13をさらに備えていてもよい。第3凸状構造体13は、フレーム6の任意の表面から突出するように形成されていればよいが、たとえば、フレーム6において第1放熱体1の第1の主面1Aと向かい合う表面上に、第1の主面1Aに向かって突出するように形成されていてもよい。第3凸状構造体13は、上述した第1凸状構造体3や第2凸状構造体9と同様の構成とすることができる。第3凸状構造体13は、フレーム6を第1放熱体1およびパワー半導体素子2と接合層5を介して接合する前にフレーム6の表面上に形成してもよい。
このようにすれば、第1の主面1Aに対して垂直な方向において、第1の主面1Aから離れた領域においても封止体4に対してアンカー効果を有しており、信頼性の高いパワー半導体モジュール100を得ることができる。
以上のように本発明の実施の形態について説明を行ったが、上述の実施の形態を様々に変形することも可能である。また、本発明の範囲は上述の実施の形態に限定されるものではない。本発明の範囲は、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更を含むことが意図される。
本発明は、高温で動作するパワー半導体モジュールに特に有利に適用される。
1 第1放熱体、A 第1の主面、1B 第2の主面、1a セラミック基板、1b 第1電極、1c 第2電極、2 パワー半導体素子、2A 上面、2B 下面、3 第1凸状構造体、3a 根元部、3b 先端部、4 封止体、5 接合層、6 フレーム、7 メッキ膜、8 第2放熱体、8A 第3の主面、8B 第4の主面、9 第2凸状構造体、10 はんだ、11 クラック、13 第3凸状構造体、20 気泡、21 マスクパターン、100 パワー半導体モジュール。

Claims (25)

  1. 第1の主面と、前記第1の主面の反対側に位置する第2の主面とを有する第1放熱体と、
    前記第1の主面上に接続されているパワー半導体素子と、
    前記第1の主面上に形成されている第1凸状構造体と、
    前記第1放熱体の前記第1の主面、前記パワー半導体素子、および前記第1凸状構造体を封止する封止体とを備え、
    前記第1凸状構造体は、前記第1の主面から突出するように形成され、かつ、前記第1の主面側の根元部の幅より前記第1の主面と交差する方向において前記第1の主面から離れた先端部の幅が広く、
    前記封止体の一部は、前記第1凸状構造体の前記根元部と接するように配置されている、パワー半導体モジュール。
  2. 前記第1凸状構造体はメッキにより複数形成されている、請求項1に記載のパワー半導体モジュール。
  3. 前記第1凸状構造体は、前記第1の主面に対して傾斜している傾斜面を有している、請求項1または請求項2に記載のパワー半導体モジュール。
  4. 前記第1凸状構造体の前記先端部の平面形状は格子状である、請求項1〜請求項3のいずれか1項に記載のパワー半導体モジュール。
  5. 前記第1放熱体の前記第1の主面上にメッキ膜が形成されており、
    前記メッキ膜上に前記第1凸状構造体が形成されている、請求項1〜請求項4のいずれか1項に記載のパワー半導体モジュール。
  6. 前記第1凸状構造体および前記第1の主面を覆うようにメッキ膜が形成されている、請求項1〜請求項4のいずれか1項に記載のパワー半導体モジュール。
  7. 前記第1放熱体はセラミック基板と、前記セラミック基板を挟むように形成されている第1電極および第2電極とを含み、
    前記第1の主面は前記第1電極によって構成されており、前記第2の主面は前記第2電極によって構成されている、請求項1〜請求項6のいずれか1項に記載のパワー半導体モジュール。
  8. 前記第1放熱体の前記第2の主面と接続されている第2放熱体と、
    前記第2の主面上に形成されている第2凸状構造体とをさらに備え、
    前記第1放熱体と前記第2放熱体とははんだを介して接続されており、
    前記第2凸状構造体は前記はんだに覆われている、請求項1〜請求項7のいずれか1項に記載のパワー半導体モジュール。
  9. 前記第2の主面において前記パワー半導体素子と重なる領域における、前記第2凸状構造体が形成されている領域の占有面積比率は、前記パワー半導体素子と重ならない領域であるその他の領域における前記第2凸状構造体が形成されている領域の占有面積比率より高い、請求項8に記載のパワー半導体モジュール。
  10. 前記第2凸状構造体は、前記第2放熱体と接触している、請求項8または請求項9に記載のパワー半導体モジュール。
  11. 前記パワー半導体素子と電気的に接続されているフレームと、
    前記フレームの表面上に形成されている第3凸状構造体とをさらに備え、
    前記フレームは一部が前記封止体の外部まで延びるように形成されている、請求項1〜請求項10のいずれか1項に記載のパワー半導体モジュール。
  12. 前記第1凸状構造体を構成する材料は、銅、銀、パラジウム、ロジウム、白金、金、亜鉛、ニッケル、およびクロムからなる群から選択される少なくとも1つを含む、請求項1〜請求項11のいずれか1項に記載のパワー半導体モジュール。
  13. 第1の主面と、前記第1の主面の反対側に位置する第2の主面とを有する第1放熱体を準備する工程と、
    前記第1の主面上に、第1凸状構造体を形成する工程と、
    前記第1の主面上に、パワー半導体素子を固定する工程と、
    前記第1放熱体の前記第1の主面、前記パワー半導体素子、および前記第1凸状構造体を封止する工程とを備え、
    前記第1凸状構造体を形成する工程では、前記第1の主面上において前記第1凸状構造体を形成すべき領域に開口部を有し前記第1凸状構造体を形成しない領域を覆うマスクパターンを形成した後、前記第1凸状構造体を構成する材料を前記開口部の内側に充填して、前記第1凸状構造体を前記マスクパターンの厚みよりも厚く形成する、パワー半導体モジュールの製造方法。
  14. 前記第1凸状構造体を形成する工程において、前記マスクパターンの前記開口部は、前記開口部の幅が前記第1の主面に近づくにつれて大きくなるようにテーパー状に形成される、請求項13に記載のパワー半導体モジュールの製造方法。
  15. 第1の主面と、前記第1の主面の反対側に位置する第2の主面とを有する第1放熱体を準備する工程と、
    前記第1の主面上に、第1凸状構造体を形成する工程と、
    前記第1の主面上に、パワー半導体素子を固定する工程と、
    前記第1放熱体の前記第1の主面、前記パワー半導体素子、および前記第1凸状構造体を封止する工程とを備え、
    前記第1凸状構造体を形成する工程は、前記第1の主面上において前記第1凸状構造体を形成すべき領域に開口部を有し、前記第1凸状構造体を形成しない領域を覆うマスクパターンを形成する工程と、前記第1凸状構造体を構成する材料を前記開口部の内側に充填する工程とを含み、
    前記マスクパターンを形成する工程では、前記マスクパターンの前記開口部は、前記開口部の幅が前記第1の主面に近づくにつれて大きくなるようにテーパー状に形成される、パワー半導体モジュールの製造方法。
  16. 前記第1凸状構造体を形成する工程において、前記第1凸状構造体3はメッキにより形成される、請求項13〜請求項15のいずれか1項に記載のパワー半導体モジュールの製造方法。
  17. 前記第1凸状構造体を形成する工程では、前記マスクパターンの前記開口部の平面形状が格子状に形成されている、請求項13〜請求項16のいずれか1項に記載のパワー半導体モジュールの製造方法。
  18. 前記第1凸状構造体を形成する工程では、前記第1の主面上にメッキ膜が形成された後、前記第1凸状構造体が形成される、請求項13〜請求項17のいずれか1項に記載のパワー半導体モジュールの製造方法。
  19. 前記第1凸状構造体を形成する工程では、前記第1の主面上に前記第1凸状構造体が形成された後、前記第1の主面上にメッキ膜が形成される、請求項13〜請求項17のいずれか1項に記載のパワー半導体モジュールの製造方法。
  20. 前記第1放熱体を準備する工程において、セラミック基板を挟むように第1電極および第2電極を形成することにより、前記第1電極により構成されている前記第1の主面と前記第2電極により構成されている前記第2の主面とを有する前記第1放熱体が準備される、請求項13〜請求項19のいずれか1項に記載のパワー半導体モジュールの製造方法。
  21. 前記第1凸状構造体を形成する工程は、前記第1放熱体の前記第2の主面上に第2凸状構造体を形成する工程をさらに含み、
    前記第1放熱体の前記第2の主面と第2放熱体とを接続する工程をさらに備え、
    前記接続する工程では、前記第2凸状構造体を覆うように供給されたはんだを介して、前記第1放熱体と前記第2放熱体とが接続される、請求項13〜請求項20のいずれか1項に記載のパワー半導体モジュールの製造方法。
  22. 前記第2凸状構造体を形成する工程では、前記第2の主面において前記パワー半導体素子と重なる領域に対する、前記第2凸状構造体が形成されている領域の面積比率が、その他の領域に対する前記第2凸状構造体が形成されている領域の面積比率より高くなるように形成される、請求項21に記載のパワー半導体モジュールの製造方法。
  23. 前記第2凸状構造体を形成する工程において、前記第2凸状構造体は、前記接続する工程において前記第1放熱体と前記第2放熱体とが接続された時に前記第2放熱体と接触するように形成される、請求項21または請求項22に記載のパワー半導体モジュールの製造方法。
  24. 前記パワー半導体素子を固定する工程は、前記パワー半導体素子と電気的に接続されるフレーム上に第3凸状構造体を形成する工程と、前記パワー半導体素子に対して前記フレームを固定する工程とを含む、請求項13〜請求項23のいずれか1項に記載のパワー半導体モジュールの製造方法。
  25. 前記第1凸状構造体を形成する工程では、前記第1凸状構造体を構成する材料として銅、銀、パラジウム、ロジウム、白金、金、亜鉛、ニッケル、およびクロムからなる群から選択される少なくとも1つがメッキされる、請求項13〜請求項24のいずれか1項に記載のパワー半導体モジュールの製造方法。
JP2014092715A 2014-04-28 2014-04-28 パワー半導体モジュールおよびその製造方法 Pending JP2015211157A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014092715A JP2015211157A (ja) 2014-04-28 2014-04-28 パワー半導体モジュールおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014092715A JP2015211157A (ja) 2014-04-28 2014-04-28 パワー半導体モジュールおよびその製造方法

Publications (2)

Publication Number Publication Date
JP2015211157A true JP2015211157A (ja) 2015-11-24
JP2015211157A5 JP2015211157A5 (ja) 2016-11-24

Family

ID=54613131

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014092715A Pending JP2015211157A (ja) 2014-04-28 2014-04-28 パワー半導体モジュールおよびその製造方法

Country Status (1)

Country Link
JP (1) JP2015211157A (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0677353A (ja) * 1992-07-06 1994-03-18 Motorola Inc 応力を軽減したプラスチック・パッケージ
JP2002057280A (ja) * 2000-08-10 2002-02-22 Mitsubishi Electric Corp 半導体装置
JP2005191178A (ja) * 2003-12-25 2005-07-14 Mitsubishi Electric Corp 半導体装置
JP2007258205A (ja) * 2006-03-20 2007-10-04 Denso Corp 電子装置およびその製造方法
WO2011145202A1 (ja) * 2010-05-21 2011-11-24 トヨタ自動車株式会社 半導体装置
JP2012079905A (ja) * 2010-10-01 2012-04-19 Sumitomo Metal Mining Co Ltd 半導体素子搭載用基板の製造方法
JP2013098456A (ja) * 2011-11-04 2013-05-20 Mitsubishi Electric Corp 電力用半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0677353A (ja) * 1992-07-06 1994-03-18 Motorola Inc 応力を軽減したプラスチック・パッケージ
JP2002057280A (ja) * 2000-08-10 2002-02-22 Mitsubishi Electric Corp 半導体装置
JP2005191178A (ja) * 2003-12-25 2005-07-14 Mitsubishi Electric Corp 半導体装置
JP2007258205A (ja) * 2006-03-20 2007-10-04 Denso Corp 電子装置およびその製造方法
WO2011145202A1 (ja) * 2010-05-21 2011-11-24 トヨタ自動車株式会社 半導体装置
JP2012079905A (ja) * 2010-10-01 2012-04-19 Sumitomo Metal Mining Co Ltd 半導体素子搭載用基板の製造方法
JP2013098456A (ja) * 2011-11-04 2013-05-20 Mitsubishi Electric Corp 電力用半導体装置

Similar Documents

Publication Publication Date Title
JP6309112B2 (ja) パワーモジュール
JP6210818B2 (ja) 半導体装置およびその製造方法
JP5928485B2 (ja) 半導体装置および半導体装置の製造方法
JP6264230B2 (ja) 半導体装置
JP6816776B2 (ja) 半導体装置
JP2014203861A (ja) 半導体装置および半導体モジュール
JP6724449B2 (ja) 半導体装置および半導体装置の製造方法
JP6102598B2 (ja) パワーモジュール
US9224698B1 (en) Semiconductor device
JP2019186326A (ja) 半導体装置およびその製造方法
JP6305176B2 (ja) 半導体装置及び製造方法
JP6192561B2 (ja) 電力用半導体装置
JP2013098266A (ja) 半導体装置及びその製造方法
JP6448418B2 (ja) 電力用半導体装置
JP2009277949A (ja) 半導体装置とその製造方法
JP6129090B2 (ja) パワーモジュール及びパワーモジュールの製造方法
JP2021007182A (ja) 半導体装置及びその製造方法
JP3601529B2 (ja) 半導体装置
JP2014090103A (ja) モールドパッケージおよびその製造方法
JP2017092389A (ja) 半導体装置
JP6868455B2 (ja) 電子部品パッケージおよびその製造方法
JP2008211168A (ja) 半導体装置および半導体モジュール
JP2015211157A (ja) パワー半導体モジュールおよびその製造方法
JP2014143342A (ja) 半導体モジュール及びその製造方法
JP6064845B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161004

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161004

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170725

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170822

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180626