JP2015211157A - パワー半導体モジュールおよびその製造方法 - Google Patents
パワー半導体モジュールおよびその製造方法 Download PDFInfo
- Publication number
- JP2015211157A JP2015211157A JP2014092715A JP2014092715A JP2015211157A JP 2015211157 A JP2015211157 A JP 2015211157A JP 2014092715 A JP2014092715 A JP 2014092715A JP 2014092715 A JP2014092715 A JP 2014092715A JP 2015211157 A JP2015211157 A JP 2015211157A
- Authority
- JP
- Japan
- Prior art keywords
- main surface
- convex structure
- power semiconductor
- semiconductor module
- radiator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/183—Connection portion, e.g. seal
- H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
【解決手段】第1の主面1Aと、第1の主面1Aの反対側に位置する第2の主面1Bとを有する第1放熱体1と、第1の主面1A上に接続されているパワー半導体素子2と、第1の主面1A上に形成されている第1凸状構造体3と、第1放熱体1の第1の主面1A、パワー半導体素子、および第1凸状構造体3を封止する封止体とを備え、第1凸状構造体3は、第1の主面1Aから突出するように形成され、かつ、第1の主面1A側の根元部3aの幅より第1の主面1Aと交差する方向において第1の主面1Aから離れた先端部3bの幅が広く、封止体4の一部は、第1凸状構造体3の根元部3aと接するように配置されている。
【選択図】図1
Description
図1および図2を参照して、実施の形態1に係るパワー半導体モジュール100について説明する。パワー半導体モジュール100は、第1の主面1Aと、第1の主面1Aの反対側に位置する第2の主面1Bとを有する第1放熱体1と、第1の主面1A上に接続されているパワー半導体素子2と、第1の主面1A上に形成されている第1凸状構造体3と、第1放熱体1の第1の主面1A、パワー半導体素子2、および第1凸状構造体3を封止する封止体4とを備える。
次に、図4を参照して、実施の形態2に係るパワー半導体モジュール100およびその製造方法について説明する。実施の形態2に係るパワー半導体モジュール100およびパワー半導体モジュールの製造方法は、基本的には実施の形態1に係るパワー半導体モジュール100およびパワー半導体モジュールの製造方法と同等の構成を備えるが、第1凸状構造体3の根元部3aが第1の主面1Aに対して傾斜している傾斜面を有している点で異なる。
次に、図7を参照して、実施の形態3に係るパワー半導体モジュール100およびその製造方法について説明する。実施の形態3に係るパワー半導体モジュール100およびパワー半導体モジュール100の製造方法は、基本的には実施の形態1に係るパワー半導体モジュール100およびパワー半導体モジュール100の製造方法と同様の構成を備えるが、第1凸状構造体3の先端部3bの平面形状が格子状に形成されている点で異なる。
次に、図9を参照して、実施の形態4に係るパワー半導体モジュール100およびその製造方法について説明する。実施の形態4に係るパワー半導体モジュール100は、基本的には実施の形態1に係るパワー半導体モジュール100と同様の構成を備えるが、第1放熱体1の第1の主面1A上にメッキ膜7が形成されており、メッキ膜7上に第1凸状構造体3が形成されている点で異なる。実施の形態4に係るパワー半導体モジュール100において、封止体4は第1の主面1A上において第1凸状構造体3が形成されていない領域においてはメッキ膜7と接している。このようなパワー半導体モジュール100は、図1に示すパワー半導体モジュール100において、少なくとも封止体4が第1放熱体1と接する界面にメッキ膜7が形成されているものである。
次に、図11を参照して、実施の形態5に係るパワー半導体モジュール100およびその製造方法について説明する。実施の形態5に係るパワー半導体モジュール100およびその製造方法は、実施の形態1に係るパワー半導体モジュール100およびその製造方法と同様の構成を備えるが、第1放熱体1がセラミック基板1aと、セラミック基板1aを挟むように形成されている第1電極1bおよび第2電極1cとを含み、第1の主面1Aは第1電極1bによって構成されており、第2の主面1Bは第2電極1cによって構成されている点で異なる。すなわち、第1放熱体1が電極付セラミック基板により構成されている点で異なる。
次に、図12および図13を参照して、実施の形態6に係るパワー半導体モジュール100およびその製造方法について説明する。実施の形態6に係るパワー半導体モジュール100は、実施の形態1に係るパワー半導体モジュール100と同様の構成を備えるが、第1放熱体1の第2の主面1Bと接続されている第2放熱体8と、第2の主面1B上に形成されている第2凸状構造体9とをさらに備え、第1放熱体1と第2放熱体8とははんだ10を介して接続されており、第2凸状構造体9ははんだ10に覆われている点で異なる。
第2の主面1Bにおいてパワー半導体素子2と重なる領域における、第2凸状構造体9が形成されている領域の占有面積比率は、パワー半導体素子2と重ならない領域であるその他の領域における第2凸状構造体9が形成されている領域の占有面積比率より高くなるように設けられていてもよい。このようにすれば、パワー半導体素子2により生じた熱をより効果的に第2凸状構造体9を介して第2放熱体8に放熱させることができる。
Claims (25)
- 第1の主面と、前記第1の主面の反対側に位置する第2の主面とを有する第1放熱体と、
前記第1の主面上に接続されているパワー半導体素子と、
前記第1の主面上に形成されている第1凸状構造体と、
前記第1放熱体の前記第1の主面、前記パワー半導体素子、および前記第1凸状構造体を封止する封止体とを備え、
前記第1凸状構造体は、前記第1の主面から突出するように形成され、かつ、前記第1の主面側の根元部の幅より前記第1の主面と交差する方向において前記第1の主面から離れた先端部の幅が広く、
前記封止体の一部は、前記第1凸状構造体の前記根元部と接するように配置されている、パワー半導体モジュール。 - 前記第1凸状構造体はメッキにより複数形成されている、請求項1に記載のパワー半導体モジュール。
- 前記第1凸状構造体は、前記第1の主面に対して傾斜している傾斜面を有している、請求項1または請求項2に記載のパワー半導体モジュール。
- 前記第1凸状構造体の前記先端部の平面形状は格子状である、請求項1〜請求項3のいずれか1項に記載のパワー半導体モジュール。
- 前記第1放熱体の前記第1の主面上にメッキ膜が形成されており、
前記メッキ膜上に前記第1凸状構造体が形成されている、請求項1〜請求項4のいずれか1項に記載のパワー半導体モジュール。 - 前記第1凸状構造体および前記第1の主面を覆うようにメッキ膜が形成されている、請求項1〜請求項4のいずれか1項に記載のパワー半導体モジュール。
- 前記第1放熱体はセラミック基板と、前記セラミック基板を挟むように形成されている第1電極および第2電極とを含み、
前記第1の主面は前記第1電極によって構成されており、前記第2の主面は前記第2電極によって構成されている、請求項1〜請求項6のいずれか1項に記載のパワー半導体モジュール。 - 前記第1放熱体の前記第2の主面と接続されている第2放熱体と、
前記第2の主面上に形成されている第2凸状構造体とをさらに備え、
前記第1放熱体と前記第2放熱体とははんだを介して接続されており、
前記第2凸状構造体は前記はんだに覆われている、請求項1〜請求項7のいずれか1項に記載のパワー半導体モジュール。 - 前記第2の主面において前記パワー半導体素子と重なる領域における、前記第2凸状構造体が形成されている領域の占有面積比率は、前記パワー半導体素子と重ならない領域であるその他の領域における前記第2凸状構造体が形成されている領域の占有面積比率より高い、請求項8に記載のパワー半導体モジュール。
- 前記第2凸状構造体は、前記第2放熱体と接触している、請求項8または請求項9に記載のパワー半導体モジュール。
- 前記パワー半導体素子と電気的に接続されているフレームと、
前記フレームの表面上に形成されている第3凸状構造体とをさらに備え、
前記フレームは一部が前記封止体の外部まで延びるように形成されている、請求項1〜請求項10のいずれか1項に記載のパワー半導体モジュール。 - 前記第1凸状構造体を構成する材料は、銅、銀、パラジウム、ロジウム、白金、金、亜鉛、ニッケル、およびクロムからなる群から選択される少なくとも1つを含む、請求項1〜請求項11のいずれか1項に記載のパワー半導体モジュール。
- 第1の主面と、前記第1の主面の反対側に位置する第2の主面とを有する第1放熱体を準備する工程と、
前記第1の主面上に、第1凸状構造体を形成する工程と、
前記第1の主面上に、パワー半導体素子を固定する工程と、
前記第1放熱体の前記第1の主面、前記パワー半導体素子、および前記第1凸状構造体を封止する工程とを備え、
前記第1凸状構造体を形成する工程では、前記第1の主面上において前記第1凸状構造体を形成すべき領域に開口部を有し前記第1凸状構造体を形成しない領域を覆うマスクパターンを形成した後、前記第1凸状構造体を構成する材料を前記開口部の内側に充填して、前記第1凸状構造体を前記マスクパターンの厚みよりも厚く形成する、パワー半導体モジュールの製造方法。 - 前記第1凸状構造体を形成する工程において、前記マスクパターンの前記開口部は、前記開口部の幅が前記第1の主面に近づくにつれて大きくなるようにテーパー状に形成される、請求項13に記載のパワー半導体モジュールの製造方法。
- 第1の主面と、前記第1の主面の反対側に位置する第2の主面とを有する第1放熱体を準備する工程と、
前記第1の主面上に、第1凸状構造体を形成する工程と、
前記第1の主面上に、パワー半導体素子を固定する工程と、
前記第1放熱体の前記第1の主面、前記パワー半導体素子、および前記第1凸状構造体を封止する工程とを備え、
前記第1凸状構造体を形成する工程は、前記第1の主面上において前記第1凸状構造体を形成すべき領域に開口部を有し、前記第1凸状構造体を形成しない領域を覆うマスクパターンを形成する工程と、前記第1凸状構造体を構成する材料を前記開口部の内側に充填する工程とを含み、
前記マスクパターンを形成する工程では、前記マスクパターンの前記開口部は、前記開口部の幅が前記第1の主面に近づくにつれて大きくなるようにテーパー状に形成される、パワー半導体モジュールの製造方法。 - 前記第1凸状構造体を形成する工程において、前記第1凸状構造体3はメッキにより形成される、請求項13〜請求項15のいずれか1項に記載のパワー半導体モジュールの製造方法。
- 前記第1凸状構造体を形成する工程では、前記マスクパターンの前記開口部の平面形状が格子状に形成されている、請求項13〜請求項16のいずれか1項に記載のパワー半導体モジュールの製造方法。
- 前記第1凸状構造体を形成する工程では、前記第1の主面上にメッキ膜が形成された後、前記第1凸状構造体が形成される、請求項13〜請求項17のいずれか1項に記載のパワー半導体モジュールの製造方法。
- 前記第1凸状構造体を形成する工程では、前記第1の主面上に前記第1凸状構造体が形成された後、前記第1の主面上にメッキ膜が形成される、請求項13〜請求項17のいずれか1項に記載のパワー半導体モジュールの製造方法。
- 前記第1放熱体を準備する工程において、セラミック基板を挟むように第1電極および第2電極を形成することにより、前記第1電極により構成されている前記第1の主面と前記第2電極により構成されている前記第2の主面とを有する前記第1放熱体が準備される、請求項13〜請求項19のいずれか1項に記載のパワー半導体モジュールの製造方法。
- 前記第1凸状構造体を形成する工程は、前記第1放熱体の前記第2の主面上に第2凸状構造体を形成する工程をさらに含み、
前記第1放熱体の前記第2の主面と第2放熱体とを接続する工程をさらに備え、
前記接続する工程では、前記第2凸状構造体を覆うように供給されたはんだを介して、前記第1放熱体と前記第2放熱体とが接続される、請求項13〜請求項20のいずれか1項に記載のパワー半導体モジュールの製造方法。 - 前記第2凸状構造体を形成する工程では、前記第2の主面において前記パワー半導体素子と重なる領域に対する、前記第2凸状構造体が形成されている領域の面積比率が、その他の領域に対する前記第2凸状構造体が形成されている領域の面積比率より高くなるように形成される、請求項21に記載のパワー半導体モジュールの製造方法。
- 前記第2凸状構造体を形成する工程において、前記第2凸状構造体は、前記接続する工程において前記第1放熱体と前記第2放熱体とが接続された時に前記第2放熱体と接触するように形成される、請求項21または請求項22に記載のパワー半導体モジュールの製造方法。
- 前記パワー半導体素子を固定する工程は、前記パワー半導体素子と電気的に接続されるフレーム上に第3凸状構造体を形成する工程と、前記パワー半導体素子に対して前記フレームを固定する工程とを含む、請求項13〜請求項23のいずれか1項に記載のパワー半導体モジュールの製造方法。
- 前記第1凸状構造体を形成する工程では、前記第1凸状構造体を構成する材料として銅、銀、パラジウム、ロジウム、白金、金、亜鉛、ニッケル、およびクロムからなる群から選択される少なくとも1つがメッキされる、請求項13〜請求項24のいずれか1項に記載のパワー半導体モジュールの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014092715A JP2015211157A (ja) | 2014-04-28 | 2014-04-28 | パワー半導体モジュールおよびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014092715A JP2015211157A (ja) | 2014-04-28 | 2014-04-28 | パワー半導体モジュールおよびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015211157A true JP2015211157A (ja) | 2015-11-24 |
JP2015211157A5 JP2015211157A5 (ja) | 2016-11-24 |
Family
ID=54613131
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014092715A Pending JP2015211157A (ja) | 2014-04-28 | 2014-04-28 | パワー半導体モジュールおよびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2015211157A (ja) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0677353A (ja) * | 1992-07-06 | 1994-03-18 | Motorola Inc | 応力を軽減したプラスチック・パッケージ |
JP2002057280A (ja) * | 2000-08-10 | 2002-02-22 | Mitsubishi Electric Corp | 半導体装置 |
JP2005191178A (ja) * | 2003-12-25 | 2005-07-14 | Mitsubishi Electric Corp | 半導体装置 |
JP2007258205A (ja) * | 2006-03-20 | 2007-10-04 | Denso Corp | 電子装置およびその製造方法 |
WO2011145202A1 (ja) * | 2010-05-21 | 2011-11-24 | トヨタ自動車株式会社 | 半導体装置 |
JP2012079905A (ja) * | 2010-10-01 | 2012-04-19 | Sumitomo Metal Mining Co Ltd | 半導体素子搭載用基板の製造方法 |
JP2013098456A (ja) * | 2011-11-04 | 2013-05-20 | Mitsubishi Electric Corp | 電力用半導体装置 |
-
2014
- 2014-04-28 JP JP2014092715A patent/JP2015211157A/ja active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0677353A (ja) * | 1992-07-06 | 1994-03-18 | Motorola Inc | 応力を軽減したプラスチック・パッケージ |
JP2002057280A (ja) * | 2000-08-10 | 2002-02-22 | Mitsubishi Electric Corp | 半導体装置 |
JP2005191178A (ja) * | 2003-12-25 | 2005-07-14 | Mitsubishi Electric Corp | 半導体装置 |
JP2007258205A (ja) * | 2006-03-20 | 2007-10-04 | Denso Corp | 電子装置およびその製造方法 |
WO2011145202A1 (ja) * | 2010-05-21 | 2011-11-24 | トヨタ自動車株式会社 | 半導体装置 |
JP2012079905A (ja) * | 2010-10-01 | 2012-04-19 | Sumitomo Metal Mining Co Ltd | 半導体素子搭載用基板の製造方法 |
JP2013098456A (ja) * | 2011-11-04 | 2013-05-20 | Mitsubishi Electric Corp | 電力用半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6210818B2 (ja) | 半導体装置およびその製造方法 | |
JP6309112B2 (ja) | パワーモジュール | |
JP5928485B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP6816776B2 (ja) | 半導体装置 | |
JP6264230B2 (ja) | 半導体装置 | |
JP6724449B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2014203861A (ja) | 半導体装置および半導体モジュール | |
CN110313064B (zh) | 陶瓷金属电路基板及使用了该陶瓷金属电路基板的半导体装置 | |
JP6102598B2 (ja) | パワーモジュール | |
US9224698B1 (en) | Semiconductor device | |
US20150237718A1 (en) | Power semiconductor device | |
JP2019186326A (ja) | 半導体装置およびその製造方法 | |
JP6305176B2 (ja) | 半導体装置及び製造方法 | |
JP2017220663A (ja) | 電子部品パッケージおよびその製造方法 | |
JP6448418B2 (ja) | 電力用半導体装置 | |
JP2013098266A (ja) | 半導体装置及びその製造方法 | |
JP2009277949A (ja) | 半導体装置とその製造方法 | |
JP6129090B2 (ja) | パワーモジュール及びパワーモジュールの製造方法 | |
JP2021007182A (ja) | 半導体装置及びその製造方法 | |
JP3601529B2 (ja) | 半導体装置 | |
JP2014090103A (ja) | モールドパッケージおよびその製造方法 | |
JP2017092389A (ja) | 半導体装置 | |
JP6917127B2 (ja) | 半導体装置及びパワーモジュール | |
JP2008211168A (ja) | 半導体装置および半導体モジュール | |
JP2015211157A (ja) | パワー半導体モジュールおよびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161004 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161004 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170725 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170822 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20180626 |