JPH0677353A - 応力を軽減したプラスチック・パッケージ - Google Patents

応力を軽減したプラスチック・パッケージ

Info

Publication number
JPH0677353A
JPH0677353A JP5191616A JP19161693A JPH0677353A JP H0677353 A JPH0677353 A JP H0677353A JP 5191616 A JP5191616 A JP 5191616A JP 19161693 A JP19161693 A JP 19161693A JP H0677353 A JPH0677353 A JP H0677353A
Authority
JP
Japan
Prior art keywords
heat sink
semiconductor die
stress
die
integrated heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5191616A
Other languages
English (en)
Inventor
Benamanahalli K Nagaraj
ベナマナハーリ・ケイ・ナガラージ
Timothy L Olson
ティモシー・リー・オルソン
Udey Chaudhry
アディ・ショドリー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JPH0677353A publication Critical patent/JPH0677353A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 （修正有） 【目的】一体型ヒートシンク上に接着された半導体ダイ
を囲む応力緩和壁を有する樹脂パッケージ。 【構成】ヒート・シンク１１，２７，２８，３２を有す
るプラスチック・パッケージ１０は、その上面に応力緩
和壁１８，２１，３３が形成されている。半導体ダイ１
２がヒート・シンク１１，２７，２８，３２上に搭載さ
れると、半導体ダイ１２の頂部は壁１８，２１，３３の
頂部面よりも下にあり、壁１８，２１，３３は、これに
よって半導体ダイ１２に与えられる応力を吸収する。パ
ッケージ１０は作成および組立が容易で、プラスチック
材料１３をヒート・シンク１１，２７，２８，３２に密
接して保持する役割を果たすモールド・ロック２３，２
４，３１を提供する。余剰のダイ・ボンド材料２６を用
いて、パッケージ１０のその他の特性を犠牲にすること
なく熱の流れを増大させる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、一般に、半導体パッケ
ージに関する。さらに詳しくは、ヒート・シンクおよび
応力緩和壁を有するプラスチック半導体パッケージに関
する。
【０００２】
【従来の技術】半導体パッケージは、さまざまな形と寸
法に製作され、通常は１つ以上の側面から突出するいく
つかのインターフェース・リード線を有する。通常、高
電力半導体ダイは、パッケージの底面を構成するヒート
・シンク上に搭載される。プラスチックのカプセル封じ
はヒート・シンクを完全に囲むことはないので、プラス
チックがヒート・シンクから剥離または分離することが
起こる。その結果、通常は、プラスチックのヒート・シ
ンクに対する接着を強めるために、ヒート・シンク内に
固着装置が設けられる。プラスチック材料はヒート・シ
ンクにしっかりと固定されるが、プラスチック材料とヒ
ート・シンクとの間の熱膨張係数の差により、半導体ダ
イが割れたり、ヒート・シンクから離れてしまうことが
ある。不具合が起こらなくても、半導体ダイは高い応力
のもとに置かれ、ダイの電気特性を変性させる可能性が
ある。
【０００３】固着装置の例は、１９７８年８月１５日に
イケザワリュウイチ他により出願され、本件にも参考と
して含まれる米国特許第４，１０７，７２７号「A Resi
n Sealed Semiconductor Device 」に見られる。多重片
構造が用いられて、これにはプラスチックをヒート・シ
ンクと密接して保持する役割を果たすフランジが含まれ
る。半導体ダイは固着装置間の台座の上に搭載される。
この台座の実施例には、その中に半導体ダイを接着する
ための浅いくぼみが含まれる。固着装置の別の形は、１
９９１年２月１９日にT.R. Golubic他により出願され、
本件に参照として含まれる米国特許第４，９９４，８９
７号「Multi-level Semiconductor Package 」に示され
る。プラスチック半導体パッケージは、複数の突起を有
し、これらがプラスチック材料をヒート・シンクに固着
する役割を果たす。さらに、半導体ダイには台座内に浅
くくぼみが設けられ、ワイヤ・ボンドの長さを最小限に
する。
【０００４】これらのパッケージは、プラスチック材料
をヒート・シンクに固着するという問題を解決しようと
するものである。設計によっては、余分なダイ・ボンド
材料が目的の領域を越えて広がり、プラスチック材料を
固着するためのくぼみの中まで流れ込んでしまうことが
ある。さらに、半導体ダイまたはダイ・ボンドの応力を
緩和する試みはなされていない。従って、これらのパッ
ケージのあるものでは半導体ダイに浅くくぼみが設けら
れ、あるパッケージは固着装置のためのフランジを提供
するが、くぼみの深さまたはフランジの高さが、半導体
ダイの応力緩和を有効に行うために充分であるとは考え
られない。
【０００５】
【発明が解決しようとする課題】半導体ダイを収納する
プラスチック・パッケージであって、半導体ダイの応力
を緩和するパッケージに対する必要性が存在する。この
パッケージは、経済的に構築することができ、信頼性が
高く、プラスチック材料をヒート・シンクに固着するも
のでなければならない。その方法は組立が容易で、目的
の領域を越えて広がるダイ・ボンド材料により信頼性が
犠牲になってはならない。
【０００６】
【課題を解決するための手段】本発明は応力緩和壁を有
する一体型ヒート・シンクを提供する。半導体ダイは、
半導体ダイの頂部が応力緩和壁の頂部面より下にあるよ
うにヒート・シンク上に搭載される。応力緩和壁は、こ
れがなければダイに与えられることになる応力を吸収す
る。パッケージは作成および組立が簡単で、プラスチッ
ク材料を強固にヒート・シンクに保持する役割をする固
着形を提供する。パッケージのその他の特性を犠牲にす
ることなく、熱の流れを増加させるために余剰のダイ・
ボンド材料を用いることができる。
【０００７】
【実施例】図１は、本発明による第１の好適な実施例と
しての、応力緩和壁１８を有するプラスチック・パッケ
ージ１０の側面切断斜視図である。半導体ダイ１２は、
ダイ・ボンド１７により一体型ヒート・シンク１１に接
着される。一体型ヒート・シンク１１は、通常は銅など
の熱伝導性材料の単一ブロックから作成される。一体型
ヒート・シンク１１は、通常は台座またはその他の突起
を持たない単一面のヒート・シンクにより構成される。
ダイ・ボンド１７は、通常はハンダ材料で構成される。
応力緩和壁１８は、半導体ダイ１２とダイ・ボンド１７
の両方を囲む。この例では、複数のリード線１９がプラ
スチック・パッケージ１０の外側で、半導体ダイ１２の
縁近くに延在する。各リード線１９は、導電性ワイヤ１
４により半導体ダイ１２に電気的に結合される。応力緩
和壁１８は、導電性ワイヤ１４をリード線１９にワイヤ
・ボンディングする間にリード線１９の支持壁として機
能するが、リード線１９はワイヤ・ボンディングの後は
応力緩和壁１８に触れることはない。半導体ダイ１２，
リード線１９および応力緩和壁１８は、プラスチック材
料１３内にカプセル封じされる。応力緩和壁１８の最終
的な高さは、応力緩和壁１８の頂部が半導体ダイ１２の
頂面と実質的に同じであるか、それよりも高くなるよう
にする。このように、応力緩和壁１８は半導体ダイ１２
とダイ・ボンド１７とをプラスチック材料１３による応
力から隔離する働きをする。半導体ダイ１２がプラスチ
ック材料１３から過度の応力を受けないように、応力緩
和壁１８は半導体ダイ１２の厚みの１／３より実質的に
低くならないようにすることが重要である。
【０００８】トレンチ１６が、半導体ダイ１２の周囲の
一体型ヒート・シンク１１内に切り込まれる。応力緩和
壁１８は、通常はトレンチ１６内に圧入されるが、ピン
またはリベットなどの他の手段により適所に保持しても
よい。応力緩和壁１８の頂部は平らにして、モールド・
ロック２３を形成する。このモールド・ロック２３は、
プラスチック材料１３を固定して、プラスチック材料１
３を一体型ヒート・シンク１１としっかりと接触させて
保持する役割を果たす。モールド・ロック２３は、特定
の要件により種々の形に形成することができるが、図示
される「Ｔ」字型が一般的である。モールド・ロック２
３の他の一般的な形は、応力緩和壁１８の片側だけに張
り出し部を延ばす。代替の実施例では、応力緩和壁１８
の上にモールド・ロック２３を形成しない。他の実施例
では、応力緩和壁１８を上面より下の点で広げて、モー
ルド・ロックを形成する。
【０００９】図２は、本発明による第２の好適な実施例
としての、代替の応力緩和壁を有するプラスチック・パ
ッケージの側面断面図である。応力緩和壁２１は応力緩
和壁１８（図１）と同様に半導体ダイ１２を囲む。応力
緩和壁２１は、一体型ヒート・シンク２７の下から打ち
抜き（stanmping ）または締め付け（pressing）を行
い、一体型ヒート・シンク２７の表面の上まで材料を押
し出して応力緩和壁２１を形成することにより作成され
る。この打ち抜きまたは締め付けにより、一体型ヒート
・シンク２７の下面に空洞部２２が残る。応力緩和壁２
１はその上面にモールド・ロック２４が形成されてお
り、これはプラスチック成形材料１３を一体型ヒート・
シンク２７にしっかりと接触して保持する役割を果た
す。ダイ・ボンド２６は半導体ダイ１２を一体型ヒート
・シンク２７に固定する。ダイ・ボンド２６の余剰の材
料は、半導体ダイ１２と応力緩和壁２１との間の空隙内
にあふれることがよくある。一体型ヒート・シンク２７
と応力緩和壁２１の構造のために、余剰材料は有害では
なく、かえって半導体ダイ１２と一体型ヒート・シンク
２７との間の熱の流れを改善する役割をする。図２に示
される実施例では、余剰材料は意図的にダイ・ボンド２
６に付加され、半導体ダイ１２の縁と応力緩和壁２１と
の間の空隙を埋める。ダイ・ボンド２６に付加された余
剰材料は、熱伝導材料として機能し、半導体ダイ１２の
各辺を充填し、半導体ダイ１２を応力緩和壁２１に熱結
合させる。
【００１０】図３は、本発明による第３の好適な実施例
としての、くぼんだダイ空洞部２９を有するプラスチッ
ク・パッケージ３６の断面側面図である。一体型ヒート
・シンク２８には、くぼんだダイ空洞部２９が上面に形
成され、この空洞部は半導体ダイ１２を入れるのに充分
な大きさである。くぼんだダイ空洞部２９は、充分に深
いので、ダイ・ボンド１７上に搭載された半導体ダイ１
２の少なくとも２／３が一体型ヒート・シンク２８の上
面より下に搭載される。モールド・ロック３１が一体型
ヒート・シンク２８の上面に形成される。通常はモール
ド・ロック３１が空洞部２９を囲む。くぼんだダイ空洞
部２９とモールド・ロック３１とは、通常、一体型ヒー
ト・シンク２８を打ち抜くことにより形成される。
【００１１】この実施例は、半導体ダイ１２がプラスチ
ック・パッケージ３６のたわみの中立応力軸（neutral
stress axis of flexure）により近づいて、さらに半導
体ダイ１２上の応力を軽減するという利点を持つ。プラ
スチック・パッケージ３６のたわみの中立応力軸は、プ
ラスチック・パッケージ３６内に引っ張り応力も圧縮応
力も存在しない点である。その結果、プラスチック・パ
ッケージ３６のたわみによる引っ張り応力は半導体ダイ
１２の中心付近におもに位置される。他のパッケージ
は、半導体ダイ１２の下面付近に引っ張り応力を集中す
る。半導体ダイ１２の下面付近の結晶格子は、通常は製
造中の研磨およびダイシング作業により傷つけられて、
材料内に顕微鏡的な傷を残す。一方、半導体ダイ１２の
中心付近の結晶格子は機械加工または研磨されないの
で、通常は傷つけられない。傷ついた結晶格子はすでに
ある傷をさらに広げるが、傷つかない結晶格子は同じ応
力のもとで単にたわむだけである。その結果、本実施例
により、本発明の他の実施例と比較した場合に、半導体
ダイ１２の割れに対してより高度な保護が可能になる。
図４は、本発明による第４の好適な実施例としての、一
体型ヒート・シンク３２内にくぼんだダイ空洞部３４を
有するプラスチック・パッケージの断面側面図である。
くぼんだダイ空洞部３４は、くぼんだダイ空洞部２９
（図３）よりも浅いが、ダイ・ボンド１７上に搭載され
た半導体ダイ１２の１／３未満しか露出しない尾根部３
３により囲まれている。尾根部３３は、通常は打ち抜き
処理中にくぼんだダイ空洞部３４から流れる材料で形成
される。
【００１２】本発明は、半導体ダイのための応力緩和を
行う半導体ダイを収納するプラスチック・パッケージを
提供する。このパッケージは経済的に作成でき、きわめ
て信頼性が高く、プラスチック・カプセル材料を一体型
ヒート・シンクに固着する。パッケージは組立が容易
で、目的の領域を越えて広がるダイ付着材料によって信
頼性が犠牲にならない。
【図面の簡単な説明】
【図１】応力緩和壁を有するプラスチック・パッケージ
の側面切断斜視図である。
【図２】代替の応力緩和壁を有するプラスチック・パッ
ケージの断面図である。
【図３】くぼんだダイ空洞部を有するプラスチック・パ
ッケージの断面図である。
【図４】部分的にくぼんだダイ空洞部を有するプラスチ
ック・パッケージの断面図である。
【符号の説明】
１０ プラスチック・パッケージ １１ ヒート・シンク １２ 半導体ダイ １３ プラスチック材料 １４ 導電性ワイヤ １６ トレンチ １７ ダイ・ボンド １８ 応力緩和壁 １９ リード線 ２３ モールド・ロック
───────────────────────────────────────────────────── フロントページの続き (72)発明者 アディ・ショドリー アメリカ合衆国アリゾナ州メサ、ナンバー 203、エス・ドブソン・ロード1651

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 一体型ヒート・シンク；前記一体型ヒー
    ト・シンクの上にダイ・ボンドにより接着された、頂面
    を有する半導体ダイ；前記一体型ヒート・シンクに固定
    された応力緩和壁であって、前記半導体ダイの前記頂面
    の少なくとも３分の２の高さにある半導体ダイを囲む応
    力緩和壁；および前記半導体ダイ，前記応力緩和壁およ
    び前記一体型ヒート・シンクの一部を、前記応力緩和壁
    が前記半導体ダイと前記ダイ・ボンドとをプラスチック
    材料による応力から隔離するようにカプセル化するプラ
    スチック材料；によって構成されることを特徴とする応
    力を軽減したプラスチック・パッケージ。
  2. 【請求項２】 プラスチックでカプセル化された半導体
    ダイ内の応力を軽減する方法であって：銅の単独のブロ
    ックから単一レベルのヒート・シンクを作成する段階；
    前記一体型ヒート・シンクの所定の領域を囲む応力緩和
    壁を形成する段階であって、前記応力緩和壁が前記一体
    型ヒート・シンクより上に所定の高さ延在する応力緩和
    壁を形成する段階；半導体ダイを前記一体型ヒート・シ
    ンク上の前記応力緩和壁内に搭載して、前記半導体ダイ
    の少なくとも３分の２が前記応力緩和壁よりも下にある
    ように搭載する段階；および前記半導体ダイ，前記応力
    緩和壁および前記一体型ヒート・シンクの一部をプラス
    チック材料で囲む段階；によって構成されることを特徴
    とする方法。
  3. 【請求項３】 上面を有する一体型ヒート・シンク；前
    記一体型ヒート・シンクの前記上面に形成されたモール
    ド・ロック；前記一体型ヒート・シンクの前記上面に形
    成された所定の寸法と深さとを持つくぼんだダイ空洞
    部；半導体ダイと前記一体型ヒート・シンクとの間の空
    隙にあふれ出したダイ付着材料により前記のくぼんだダ
    イ空洞部内に搭載された半導体ダイであって、前記半導
    体ダイの少なくとも３分の２が前記一体型ヒート・シン
    クの上面よりも低い位置にあり、前記のくぼんだダイ空
    洞部が、応力を軽減したプラスチック・パッケージのた
    わみの中立応力軸付近の深さに半導体ダイを搭載する深
    さに形成されている半導体ダイ；前記半導体ダイ上方に
    位置した複数のリード線であって、複数のボンディング
    ・ワイヤにより前記半導体ダイに電気的に結合されてい
    るリード線；および前記半導体ダイと前記一体型ヒート
    ・シンクの前記上面とをカプセル化するプラスチック材
    料；によって構成されることを特徴とする応力を軽減し
    たプラスチック・パッケージ。
JP5191616A 1992-07-06 1993-07-06 応力を軽減したプラスチック・パッケージ Pending JPH0677353A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/909,508 US5278446A (en) 1992-07-06 1992-07-06 Reduced stress plastic package
US909508 1992-07-06

Publications (1)

Publication Number Publication Date
JPH0677353A true JPH0677353A (ja) 1994-03-18

Family

ID=25427343

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5191616A Pending JPH0677353A (ja) 1992-07-06 1993-07-06 応力を軽減したプラスチック・パッケージ

Country Status (3)

Country Link
US (1) US5278446A (ja)
EP (1) EP0577966A1 (ja)
JP (1) JPH0677353A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005327767A (ja) * 2004-05-12 2005-11-24 Dowa Mining Co Ltd 窪み加工銅板もしくは銅合金板、その製造方法、および順送金型
JP2014216459A (ja) * 2013-04-25 2014-11-17 三菱電機株式会社 半導体装置
JP2015211157A (ja) * 2014-04-28 2015-11-24 三菱電機株式会社 パワー半導体モジュールおよびその製造方法
JP2018157004A (ja) * 2017-03-16 2018-10-04 三菱電機株式会社 半導体装置

Families Citing this family (179)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5438277A (en) * 1993-03-19 1995-08-01 Advanced Micro Devices, Inc. Ground bounce isolated output buffer
US6326678B1 (en) * 1993-09-03 2001-12-04 Asat, Limited Molded plastic package with heat sink and enhanced electrical performance
US6552417B2 (en) 1993-09-03 2003-04-22 Asat, Limited Molded plastic package with heat sink and enhanced electrical performance
US5701034A (en) * 1994-05-03 1997-12-23 Amkor Electronics, Inc. Packaged semiconductor die including heat sink with locking feature
US5650593A (en) * 1994-05-26 1997-07-22 Amkor Electronics, Inc. Thermally enhanced chip carrier package
US5471011A (en) * 1994-05-26 1995-11-28 Ak Technology, Inc. Homogeneous thermoplastic semi-conductor chip carrier package
US5780924A (en) * 1996-05-07 1998-07-14 Lsi Logic Corporation Integrated circuit underfill reservoir
JPH10215552A (ja) * 1996-08-08 1998-08-11 Denso Corp 交流発電機の整流装置とその製造方法
US5902959A (en) * 1996-09-05 1999-05-11 International Rectifier Corporation Lead frame with waffled front and rear surfaces
US6046501A (en) * 1996-10-02 2000-04-04 Matsushita Electric Industrial Co., Ltd. RF-driven semiconductor device
FR2764114B1 (fr) * 1997-06-02 2003-04-25 Sgs Thomson Microelectronics Dispositif semi-conducteur muni d'un dissipateur thermique
KR100543836B1 (ko) * 1997-08-19 2006-01-23 가부시키가이샤 히타치세이사쿠쇼 멀티칩 모듈 구조체 및 그 제작 방법
US7005326B1 (en) 1998-06-24 2006-02-28 Amkor Technology, Inc. Method of making an integrated circuit package
US7071541B1 (en) 1998-06-24 2006-07-04 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
US7332375B1 (en) 1998-06-24 2008-02-19 Amkor Technology, Inc. Method of making an integrated circuit package
US6143981A (en) 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
US6893900B1 (en) 1998-06-24 2005-05-17 Amkor Technology, Inc. Method of making an integrated circuit package
US7030474B1 (en) 1998-06-24 2006-04-18 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
US7112474B1 (en) 1998-06-24 2006-09-26 Amkor Technology, Inc. Method of making an integrated circuit package
US6281568B1 (en) 1998-10-21 2001-08-28 Amkor Technology, Inc. Plastic integrated circuit device package and leadframe having partially undercut leads and die pad
US6448633B1 (en) * 1998-11-20 2002-09-10 Amkor Technology, Inc. Semiconductor package and method of making using leadframe having lead locks to secure leads to encapsulant
JP4362163B2 (ja) * 1999-04-06 2009-11-11 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
KR200309906Y1 (ko) 1999-06-30 2003-04-14 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조용 리드프레임
US6204553B1 (en) * 1999-08-10 2001-03-20 Walsin Advanced Electronics Ltd. Lead frame structure
KR100526844B1 (ko) 1999-10-15 2005-11-08 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조방법
KR100379089B1 (ko) 1999-10-15 2003-04-08 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지
KR100355796B1 (ko) 1999-10-15 2002-10-19 앰코 테크놀로지 코리아 주식회사 반도체패키지용 리드프레임 및 이를 봉지하기 위한 금형 구조
KR20010037247A (ko) 1999-10-15 2001-05-07 마이클 디. 오브라이언 반도체패키지
KR100364978B1 (ko) 1999-10-15 2002-12-16 앰코 테크놀로지 코리아 주식회사 반도체패키지의 와이어 본딩용 클램프 및 히트블록
KR20010056618A (ko) 1999-12-16 2001-07-04 프랑크 제이. 마르쿠치 반도체패키지
US6525406B1 (en) 1999-10-15 2003-02-25 Amkor Technology, Inc. Semiconductor device having increased moisture path and increased solder joint strength
KR20010037252A (ko) 1999-10-15 2001-05-07 마이클 디. 오브라이언 반도체패키지 제조용 금형
KR100355794B1 (ko) 1999-10-15 2002-10-19 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지
KR100403142B1 (ko) 1999-10-15 2003-10-30 앰코 테크놀로지 코리아 주식회사 반도체패키지
KR100355795B1 (ko) * 1999-10-15 2002-10-19 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조 방법
KR20010037254A (ko) 1999-10-15 2001-05-07 마이클 디. 오브라이언 반도체패키지
US6198163B1 (en) * 1999-10-18 2001-03-06 Amkor Technology, Inc. Thin leadframe-type semiconductor package having heat sink with recess and exposed surface
US20070176287A1 (en) * 1999-11-05 2007-08-02 Crowley Sean T Thin integrated circuit device packages for improved radio frequency performance
US6580159B1 (en) 1999-11-05 2003-06-17 Amkor Technology, Inc. Integrated circuit device packages and substrates for making the packages
US6847103B1 (en) 1999-11-09 2005-01-25 Amkor Technology, Inc. Semiconductor package with exposed die pad and body-locking leadframe
US6476478B1 (en) 1999-11-12 2002-11-05 Amkor Technology, Inc. Cavity semiconductor package with exposed leads and die pad
US6639308B1 (en) * 1999-12-16 2003-10-28 Amkor Technology, Inc. Near chip size semiconductor package
KR100421774B1 (ko) * 1999-12-16 2004-03-10 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조 방법
KR100426494B1 (ko) 1999-12-20 2004-04-13 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 이것의 제조방법
KR20010058583A (ko) 1999-12-30 2001-07-06 마이클 디. 오브라이언 리드 엔드 그리드 어레이 반도체패키지
FR2803946A1 (fr) * 2000-01-18 2001-07-20 Possehl Electronic France Sa Procede de realisation industrielle d'une forme d'accrochage d'une resine plastique de moulage
US6246111B1 (en) * 2000-01-25 2001-06-12 Siliconware Precision Industries Co., Ltd. Universal lead frame type of quad flat non-lead package of semiconductor
US6570245B1 (en) * 2000-03-09 2003-05-27 Intel Corporation Stress shield for microelectronic dice
US6949822B2 (en) * 2000-03-17 2005-09-27 International Rectifier Corporation Semiconductor multichip module package with improved thermal performance; reduced size and improved moisture resistance
KR100559664B1 (ko) 2000-03-25 2006-03-10 앰코 테크놀로지 코리아 주식회사 반도체패키지
KR100583494B1 (ko) * 2000-03-25 2006-05-24 앰코 테크놀로지 코리아 주식회사 반도체패키지
US7042068B2 (en) * 2000-04-27 2006-05-09 Amkor Technology, Inc. Leadframe and semiconductor package made using the leadframe
JP2004507111A (ja) * 2000-08-18 2004-03-04 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 半導体デバイス及び支持基板の製造方法並びに前記方法によって得られる半導体デバイス
US6818968B1 (en) * 2000-10-12 2004-11-16 Altera Corporation Integrated circuit package and process for forming the same
US6566164B1 (en) 2000-12-07 2003-05-20 Amkor Technology, Inc. Exposed copper strap in a semiconductor package
KR20020058209A (ko) 2000-12-29 2002-07-12 마이클 디. 오브라이언 반도체패키지
KR100731007B1 (ko) * 2001-01-15 2007-06-22 앰코 테크놀로지 코리아 주식회사 적층형 반도체 패키지
KR100394030B1 (ko) * 2001-01-15 2003-08-06 앰코 테크놀로지 코리아 주식회사 적층형 반도체 패키지
US6661083B2 (en) * 2001-02-27 2003-12-09 Chippac, Inc Plastic semiconductor package
US6605865B2 (en) 2001-03-19 2003-08-12 Amkor Technology, Inc. Semiconductor package with optimized leadframe bonding strength
US6967395B1 (en) 2001-03-20 2005-11-22 Amkor Technology, Inc. Mounting for a package containing a chip
US6545345B1 (en) 2001-03-20 2003-04-08 Amkor Technology, Inc. Mounting for a package containing a chip
KR100369393B1 (ko) 2001-03-27 2003-02-05 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법
KR100393448B1 (ko) * 2001-03-27 2003-08-02 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
US7064009B1 (en) 2001-04-04 2006-06-20 Amkor Technology, Inc. Thermally enhanced chip scale lead on chip semiconductor package and method of making same
US7045883B1 (en) 2001-04-04 2006-05-16 Amkor Technology, Inc. Thermally enhanced chip scale lead on chip semiconductor package and method of making same
US6756658B1 (en) 2001-04-06 2004-06-29 Amkor Technology, Inc. Making two lead surface mounting high power microleadframe semiconductor packages
WO2002091456A1 (fr) * 2001-05-07 2002-11-14 Possehl Electronic France S.A. Procede de realisation industrielle d'une forme d'accrochage d'une resine plastique de moulage
JP4727850B2 (ja) * 2001-06-21 2011-07-20 ローム株式会社 半導体電子部品
US6396130B1 (en) 2001-09-14 2002-05-28 Amkor Technology, Inc. Semiconductor package having multiple dies with independently biased back surfaces
US6900527B1 (en) 2001-09-19 2005-05-31 Amkor Technology, Inc. Lead-frame method and assembly for interconnecting circuits within a circuit module
US7485952B1 (en) 2001-09-19 2009-02-03 Amkor Technology, Inc. Drop resistant bumpers for fully molded memory cards
US6611047B2 (en) 2001-10-12 2003-08-26 Amkor Technology, Inc. Semiconductor package with singulation crease
KR100446290B1 (ko) * 2001-11-03 2004-09-01 삼성전자주식회사 댐을 포함하는 반도체 패키지 및 그 제조방법
US6630726B1 (en) 2001-11-07 2003-10-07 Amkor Technology, Inc. Power semiconductor package with strap
US6661102B1 (en) * 2002-01-18 2003-12-09 Advance Micro Devices, Inc. Semiconductor packaging apparatus for controlling die attach fillet height to reduce die shear stress
US6798046B1 (en) 2002-01-22 2004-09-28 Amkor Technology, Inc. Semiconductor package including ring structure connected to leads with vertically downset inner ends
US6885086B1 (en) 2002-03-05 2005-04-26 Amkor Technology, Inc. Reduced copper lead frame for saw-singulated chip package
US6608366B1 (en) 2002-04-15 2003-08-19 Harry J. Fogelson Lead frame with plated end leads
US6627977B1 (en) 2002-05-09 2003-09-30 Amkor Technology, Inc. Semiconductor package including isolated ring structure
US6841414B1 (en) 2002-06-19 2005-01-11 Amkor Technology, Inc. Saw and etch singulation method for a chip package
US6867071B1 (en) 2002-07-12 2005-03-15 Amkor Technology, Inc. Leadframe including corner leads and semiconductor package using same
US6818973B1 (en) * 2002-09-09 2004-11-16 Amkor Technology, Inc. Exposed lead QFP package fabricated through the use of a partial saw process
US6919620B1 (en) 2002-09-17 2005-07-19 Amkor Technology, Inc. Compact flash memory card with clamshell leadframe
US6794738B2 (en) * 2002-09-23 2004-09-21 Texas Instruments Incorporated Leadframe-to-plastic lock for IC package
US7723210B2 (en) 2002-11-08 2010-05-25 Amkor Technology, Inc. Direct-write wafer level chip scale package
US6905914B1 (en) 2002-11-08 2005-06-14 Amkor Technology, Inc. Wafer level package and fabrication method
US7361533B1 (en) 2002-11-08 2008-04-22 Amkor Technology, Inc. Stacked embedded leadframe
US7190062B1 (en) 2004-06-15 2007-03-13 Amkor Technology, Inc. Embedded leadframe semiconductor package
US7091602B2 (en) * 2002-12-13 2006-08-15 Freescale Semiconductor, Inc. Miniature moldlocks for heatsink or flag for an overmolded plastic package
US6798047B1 (en) 2002-12-26 2004-09-28 Amkor Technology, Inc. Pre-molded leadframe
US6847099B1 (en) 2003-02-05 2005-01-25 Amkor Technology Inc. Offset etched corner leads for semiconductor package
US6750545B1 (en) 2003-02-28 2004-06-15 Amkor Technology, Inc. Semiconductor package capable of die stacking
US6927483B1 (en) 2003-03-07 2005-08-09 Amkor Technology, Inc. Semiconductor package exhibiting efficient lead placement
US7001799B1 (en) 2003-03-13 2006-02-21 Amkor Technology, Inc. Method of making a leadframe for semiconductor devices
US6794740B1 (en) 2003-03-13 2004-09-21 Amkor Technology, Inc. Leadframe package for semiconductor devices
US7095103B1 (en) 2003-05-01 2006-08-22 Amkor Technology, Inc. Leadframe based memory card
US6879034B1 (en) 2003-05-01 2005-04-12 Amkor Technology, Inc. Semiconductor package including low temperature co-fired ceramic substrate
US7008825B1 (en) 2003-05-27 2006-03-07 Amkor Technology, Inc. Leadframe strip having enhanced testability
US6897550B1 (en) 2003-06-11 2005-05-24 Amkor Technology, Inc. Fully-molded leadframe stand-off feature
DE10329102A1 (de) * 2003-06-27 2005-01-27 eupec Europäische Gesellschaft für Leistungshalbleiter mbH Halbleitermodul
US7245007B1 (en) 2003-09-18 2007-07-17 Amkor Technology, Inc. Exposed lead interposer leadframe package
US6921967B2 (en) * 2003-09-24 2005-07-26 Amkor Technology, Inc. Reinforced die pad support structure
DE10345247B4 (de) * 2003-09-29 2007-10-04 Infineon Technologies Ag Verwendung von Leiterbahnen als Krallkörper
US7138707B1 (en) 2003-10-21 2006-11-21 Amkor Technology, Inc. Semiconductor package including leads and conductive posts for providing increased functionality
US7144517B1 (en) 2003-11-07 2006-12-05 Amkor Technology, Inc. Manufacturing method for leadframe and for semiconductor package using the leadframe
US7211879B1 (en) 2003-11-12 2007-05-01 Amkor Technology, Inc. Semiconductor package with chamfered corners and method of manufacturing the same
US7057268B1 (en) 2004-01-27 2006-06-06 Amkor Technology, Inc. Cavity case with clip/plug for use on multi-media card
US7091594B1 (en) 2004-01-28 2006-08-15 Amkor Technology, Inc. Leadframe type semiconductor package having reduced inductance and its manufacturing method
US20080003722A1 (en) * 2004-04-15 2008-01-03 Chun David D Transfer mold solution for molded multi-media card
US7202554B1 (en) 2004-08-19 2007-04-10 Amkor Technology, Inc. Semiconductor package and its manufacturing method
US7217991B1 (en) 2004-10-22 2007-05-15 Amkor Technology, Inc. Fan-in leadframe semiconductor package
TWI239617B (en) * 2004-11-03 2005-09-11 Advanced Semiconductor Eng Cavity-down thermally enhanced package
US7358617B2 (en) * 2004-11-29 2008-04-15 Texas Instruments Incorporated Bond pad for ball grid array package
US7429790B2 (en) * 2005-10-24 2008-09-30 Freescale Semiconductor, Inc. Semiconductor structure and method of manufacture
US7507603B1 (en) 2005-12-02 2009-03-24 Amkor Technology, Inc. Etch singulated semiconductor package
US7572681B1 (en) 2005-12-08 2009-08-11 Amkor Technology, Inc. Embedded electronic component package
US7902660B1 (en) 2006-05-24 2011-03-08 Amkor Technology, Inc. Substrate for semiconductor device and manufacturing method thereof
US7968998B1 (en) 2006-06-21 2011-06-28 Amkor Technology, Inc. Side leaded, bottom exposed pad and bottom exposed lead fusion quad flat semiconductor package
US7687893B2 (en) 2006-12-27 2010-03-30 Amkor Technology, Inc. Semiconductor package having leadframe with exposed anchor pads
US7829990B1 (en) 2007-01-18 2010-11-09 Amkor Technology, Inc. Stackable semiconductor package including laminate interposer
US7982297B1 (en) 2007-03-06 2011-07-19 Amkor Technology, Inc. Stackable semiconductor package having partially exposed semiconductor die and method of fabricating the same
US7977774B2 (en) 2007-07-10 2011-07-12 Amkor Technology, Inc. Fusion quad flat semiconductor package
US7687899B1 (en) 2007-08-07 2010-03-30 Amkor Technology, Inc. Dual laminate package structure with embedded elements
US7777351B1 (en) 2007-10-01 2010-08-17 Amkor Technology, Inc. Thin stacked interposer package
US8089159B1 (en) 2007-10-03 2012-01-03 Amkor Technology, Inc. Semiconductor package with increased I/O density and method of making the same
US7847386B1 (en) 2007-11-05 2010-12-07 Amkor Technology, Inc. Reduced size stacked semiconductor package and method of making the same
US7956453B1 (en) 2008-01-16 2011-06-07 Amkor Technology, Inc. Semiconductor package with patterning layer and method of making same
US7723852B1 (en) 2008-01-21 2010-05-25 Amkor Technology, Inc. Stacked semiconductor package and method of making same
TWI364820B (en) * 2008-03-07 2012-05-21 Chipmos Technoligies Inc Chip structure
US8067821B1 (en) 2008-04-10 2011-11-29 Amkor Technology, Inc. Flat semiconductor package with half package molding
US7768135B1 (en) 2008-04-17 2010-08-03 Amkor Technology, Inc. Semiconductor package with fast power-up cycle and method of making same
US7808084B1 (en) 2008-05-06 2010-10-05 Amkor Technology, Inc. Semiconductor package with half-etched locking features
US8125064B1 (en) 2008-07-28 2012-02-28 Amkor Technology, Inc. Increased I/O semiconductor package and method of making same
US8184453B1 (en) 2008-07-31 2012-05-22 Amkor Technology, Inc. Increased capacity semiconductor package
US7847392B1 (en) 2008-09-30 2010-12-07 Amkor Technology, Inc. Semiconductor device including leadframe with increased I/O
US7989933B1 (en) 2008-10-06 2011-08-02 Amkor Technology, Inc. Increased I/O leadframe and semiconductor device including same
US8008758B1 (en) 2008-10-27 2011-08-30 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe
US8089145B1 (en) 2008-11-17 2012-01-03 Amkor Technology, Inc. Semiconductor device including increased capacity leadframe
US8072050B1 (en) 2008-11-18 2011-12-06 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including passive device
CN102171815B (zh) * 2008-11-21 2014-11-05 先进封装技术私人有限公司 半导体封装件及其制造方法
US7875963B1 (en) 2008-11-21 2011-01-25 Amkor Technology, Inc. Semiconductor device including leadframe having power bars and increased I/O
US7982298B1 (en) 2008-12-03 2011-07-19 Amkor Technology, Inc. Package in package semiconductor device
US8487420B1 (en) 2008-12-08 2013-07-16 Amkor Technology, Inc. Package in package semiconductor device with film over wire
US20170117214A1 (en) 2009-01-05 2017-04-27 Amkor Technology, Inc. Semiconductor device with through-mold via
US8680656B1 (en) 2009-01-05 2014-03-25 Amkor Technology, Inc. Leadframe structure for concentrated photovoltaic receiver package
US8058715B1 (en) 2009-01-09 2011-11-15 Amkor Technology, Inc. Package in package device for RF transceiver module
US8026589B1 (en) 2009-02-23 2011-09-27 Amkor Technology, Inc. Reduced profile stackable semiconductor package
US7960818B1 (en) 2009-03-04 2011-06-14 Amkor Technology, Inc. Conformal shield on punch QFN semiconductor package
US8575742B1 (en) 2009-04-06 2013-11-05 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including power bars
US8039955B2 (en) * 2009-05-11 2011-10-18 Texas Instruments Incorporated Mold lock on heat spreader
US8796561B1 (en) 2009-10-05 2014-08-05 Amkor Technology, Inc. Fan out build up substrate stackable package and method
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US8324511B1 (en) 2010-04-06 2012-12-04 Amkor Technology, Inc. Through via nub reveal method and structure
US8294276B1 (en) 2010-05-27 2012-10-23 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8440554B1 (en) 2010-08-02 2013-05-14 Amkor Technology, Inc. Through via connected backside embedded circuit features structure and method
US8487445B1 (en) 2010-10-05 2013-07-16 Amkor Technology, Inc. Semiconductor device having through electrodes protruding from dielectric layer
US8791501B1 (en) 2010-12-03 2014-07-29 Amkor Technology, Inc. Integrated passive device structure and method
US8674485B1 (en) 2010-12-08 2014-03-18 Amkor Technology, Inc. Semiconductor device including leadframe with downsets
US8390130B1 (en) 2011-01-06 2013-03-05 Amkor Technology, Inc. Through via recessed reveal structure and method
TWI557183B (zh) 2015-12-16 2016-11-11 財團法人工業技術研究院 矽氧烷組成物、以及包含其之光電裝置
US8648450B1 (en) 2011-01-27 2014-02-11 Amkor Technology, Inc. Semiconductor device including leadframe with a combination of leads and lands
US8742555B2 (en) * 2011-08-30 2014-06-03 Jian Wen Lead frame having a flag with in-plane and out-of-plane mold locking features
US8552548B1 (en) 2011-11-29 2013-10-08 Amkor Technology, Inc. Conductive pad on protruding through electrode semiconductor device
US9704725B1 (en) 2012-03-06 2017-07-11 Amkor Technology, Inc. Semiconductor device with leadframe configured to facilitate reduced burr formation
US9129943B1 (en) 2012-03-29 2015-09-08 Amkor Technology, Inc. Embedded component package and fabrication method
US9048298B1 (en) 2012-03-29 2015-06-02 Amkor Technology, Inc. Backside warpage control structure and fabrication method
US9013028B2 (en) * 2013-01-04 2015-04-21 Texas Instruments Incorporated Integrated circuit package and method of making
KR101486790B1 (ko) 2013-05-02 2015-01-28 앰코 테크놀로지 코리아 주식회사 강성보강부를 갖는 마이크로 리드프레임
KR101563911B1 (ko) 2013-10-24 2015-10-28 앰코 테크놀로지 코리아 주식회사 반도체 패키지
US9099567B2 (en) * 2013-11-25 2015-08-04 Freescale Semiconductor, Inc. Packaged semiconductor devices and methods of their fabrication
US20150257300A1 (en) * 2014-03-10 2015-09-10 Kabushiki Kaisha Toshiba Electronic device
US9673122B2 (en) 2014-05-02 2017-06-06 Amkor Technology, Inc. Micro lead frame structure having reinforcing portions and method
US11443958B2 (en) * 2019-12-02 2022-09-13 Stmicroelectronics S.R.L. Semiconductor device and corresponding method
DE102021100533A1 (de) 2021-01-13 2022-07-14 Schaeffler Technologies AG & Co. KG Elektrischer Leistungsschalter
EP4050645B1 (en) 2021-02-24 2023-02-22 Hitachi Energy Switzerland AG Power semiconductor device and manufacturing method
EP4057339A1 (en) 2021-03-10 2022-09-14 Hitachi Energy Switzerland AG Base plate having sidewall, power semiconductor module comprising the base plate and method for producing the base plate
US20230129699A1 (en) * 2021-10-22 2023-04-27 Texas Instruments Incorporated Ic package with interface region

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB975573A (en) * 1961-05-26 1964-11-18 Standard Telephones Cables Ltd Improvements in or relating to semiconductor devices
US3475662A (en) * 1967-11-22 1969-10-28 Westinghouse Electric Corp Hermetically sealed electrical device
JPS5315763A (en) * 1976-07-28 1978-02-14 Hitachi Ltd Resin sealed type semiconductor device
JPS6457739A (en) * 1987-08-28 1989-03-06 Toshiba Corp Resin seal type element
JPH01155644A (ja) * 1987-12-11 1989-06-19 Toshiba Corp 半導体装置
US4939570A (en) * 1988-07-25 1990-07-03 International Business Machines, Corp. High power, pluggable tape automated bonding package
JPH02306639A (ja) * 1989-05-22 1990-12-20 Toshiba Corp 半導体装置の樹脂封入方法
US4994897A (en) * 1989-10-26 1991-02-19 Motorola, Inc. Multi-level semiconductor package
US5105259A (en) * 1990-09-28 1992-04-14 Motorola, Inc. Thermally enhanced semiconductor device utilizing a vacuum to ultimately enhance thermal dissipation
US5138430A (en) * 1991-06-06 1992-08-11 International Business Machines Corporation High performance versatile thermally enhanced IC chip mounting

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005327767A (ja) * 2004-05-12 2005-11-24 Dowa Mining Co Ltd 窪み加工銅板もしくは銅合金板、その製造方法、および順送金型
JP4565174B2 (ja) * 2004-05-12 2010-10-20 Ｄｏｗａメタルテック株式会社 窪み加工銅板もしくは銅合金板、その製造方法、および順送金型
JP2014216459A (ja) * 2013-04-25 2014-11-17 三菱電機株式会社 半導体装置
JP2015211157A (ja) * 2014-04-28 2015-11-24 三菱電機株式会社 パワー半導体モジュールおよびその製造方法
JP2018157004A (ja) * 2017-03-16 2018-10-04 三菱電機株式会社 半導体装置
CN108630620A (zh) * 2017-03-16 2018-10-09 三菱电机株式会社 半导体装置

Also Published As

Publication number Publication date
US5278446A (en) 1994-01-11
EP0577966A1 (en) 1994-01-12

Similar Documents

Publication Publication Date Title
JPH0677353A (ja) 応力を軽減したプラスチック・パッケージ
US7671453B2 (en) Semiconductor device and method for producing the same
US7586180B2 (en) Semiconductor packaging device comprising a semiconductor chip including a MOSFET
US6812063B2 (en) Semiconductor package and fabricating method thereof
US7074645B2 (en) Fabrication method of semiconductor package with heat sink
US7582958B2 (en) Semiconductor package
US5021865A (en) Lead frame for semiconductor device
US7728412B2 (en) Semiconductor device having plurality of leads
US6157074A (en) Lead frame adapted for variable sized devices, semiconductor package with such lead frame and method for using same
US5583371A (en) Resin-sealed semiconductor device capable of improving in heat radiation characteristics of resin-sealed semiconductor elements
KR20080027920A (ko) 반도체 디바이스
JPH04291948A (ja) 半導体装置及びその製造方法及び放熱フィン
JP2006510221A (ja) オーバーモールド・プラスチック・パッケージ用ヒートシンクまたはフラグ用の微小モールドロック
US6191490B1 (en) Semiconductor package having a separated die pad
US5963796A (en) Fabrication method for semiconductor package substrate and semiconductor package
US6476478B1 (en) Cavity semiconductor package with exposed leads and die pad
JP2836219B2 (ja) 樹脂封止型半導体パッケージ
US7005728B1 (en) Lead configuration for inline packages
JPH0582573A (ja) 樹脂封止型半導体装置用金型
KR100225597B1 (ko) 반도체 패키지의 히트싱크 제조방법
JP3229816B2 (ja) 樹脂封止型半導体装置の製造方法
US20040000703A1 (en) Semiconductor package body having a lead frame with enhanced heat dissipation
KR0152902B1 (ko) 버텀리드형 반도체 패키지의 구조 및 그 제조방법
KR100271640B1 (ko) 반도체 패키지 및 그 적층구조
CN118398561A (zh) 作为半导体本体的侧向边缘部分的应力释放结构