KR100225597B1 - 반도체 패키지의 히트싱크 제조방법 - Google Patents

반도체 패키지의 히트싱크 제조방법

Info

Publication number
KR100225597B1
KR100225597B1 KR1019950042560A KR19950042560A KR100225597B1 KR 100225597 B1 KR100225597 B1 KR 100225597B1 KR 1019950042560 A KR1019950042560 A KR 1019950042560A KR 19950042560 A KR19950042560 A KR 19950042560A KR 100225597 B1 KR100225597 B1 KR 100225597B1
Authority
KR
South Korea
Prior art keywords
heat sink
semiconductor chip
thermal expansion
package
semiconductor package
Prior art date
Application number
KR1019950042560A
Other languages
English (en)
Other versions
KR970030700A (ko
Inventor
신원선
Original Assignee
김규현
아남반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김규현, 아남반도체주식회사 filed Critical 김규현
Priority to KR1019950042560A priority Critical patent/KR100225597B1/ko
Publication of KR970030700A publication Critical patent/KR970030700A/ko
Application granted granted Critical
Publication of KR100225597B1 publication Critical patent/KR100225597B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/26—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device including materials for absorbing or reacting with moisture or other undesired substances, e.g. getters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71

Abstract

본 발명은 반도체 패키지의 히트싱크 제조방법 및 그 구조에 관한 것으로, 종래에는 히트싱크의 표면에 열팽창을 흡수할 수 있는 돌출부를 형성할 경우 반도체 칩이 접착되는 히트싱크의 계면에 박리가 발생되는 문제점이 있었던, 본 발명은 열전도성이 양호한 재질의 금속분말을 주조(CASTING)또는 소결(SINTERING)에 의한 방법으로 반도체 칩이 부착되는 부위에 열팽창을 흡수할 수 있는 돌출부 내지 곡선부가 형성된 히트싱크를 제작함으로서 재질이 서로 상이한 반도체 칩과 히트싱크와의 열팽창계수로 인한 계면박리를 방지하고, 패키지의 신뢰성을 향상시키도록 된 반도체 패키지의 히트싱크 제조방법 및 그 구조에 관한 것이다.

Description

반도체 패키지의 히트싱크 제조방법
제1도는 통상적인 히트싱크 내장형 반도체 패키지의 구조를 보인 단면도이다.
제2도 내지 제8도는 본 발명에 의해 제작된 히트싱크의 여러 형상을 도시한 단면도이다.
제9도는 본 발명에 의해 제작된 히트싱크의 일 예를 도시한 평면도이다.
* 도면의 주요부분에 대한 부호의 설명
10 : 히트싱크 11 : 돌출부
12 : 홈 13 : 요홈부
14 : 곡선부 15 : 요철부
2 : 반도체 칩 3 : 리드
4 : 와이어 5 : 에폭시
6 : 접착테이프 7 : 컴파운드
본 발명은 반도체 패키지의 히트싱크 제조방법에 관한 것으로, 더욱 상세하게는 금속분말 또는 압분입자(壓粉粒子)를 가열하여 결합한 소결체로 히트싱크를 제작하되, 히트싱크의 표면을 원하는 형태의 여러 형상(예를 들면, 돌출부, 요철부 또는 곡선형)으로 제작하여 반도체 칩과 히트싱크와의 접착 면적을 최소화함으로써, 열팽창계수차로 인한 계면간의 박리를 방지하고, 패키지의 신뢰성을 향상시킬 수 있는 반도체 패키지의 히트싱크 제조방법에 관한 것이다.
일반적으로 히트싱크 내장형 반도체 패키지의 구조는 제1도에 도시된 바와같이 히트싱크(10)의 상면 외측으로는 리드프레임의 리드(3)가 접착 테이프(6)로 부착되어 있고, 상기 히트싱크(10)의 상면 중심부에는 반도체 칩(2)이 에폭시(5)에 의해서 부착되며, 상기 리드(3)와 반도체 칩(2)의 상면에 구비된 칩 패드와는 와이어(4)로 본딩되어 있으며, 그 외부로는 산화 및 부식을 방지하기 위하여 컴파운드(7)로 몰딩 된 상태로 구성된다.
이와 같이 구성된 히트싱크 내장형 반도체 패키지는 반도체 칩(2)의 동작시에 발생되는 열을 외부로 효과적으로 방출하기 위한 목적으로 히트싱크(10)를 부착하여 사용하는데, 이때 상기 히트싱크(10)는 열전도성이 양호한 단일체로 구성된 재질을 사용하므로 반도체 칩(2)과는 그 재질이 상이하여 고열에 대한 열팽창 및 수축률이 서로 상이하다. 즉, 열팽창계수가 서로 다른 것이다.
그러나, 반도체 패키지의 제조공정 중에는 와이어 본딩공정, 몰딩공정시 가해지는 고온, 각 공정후 오븐(OVEN)안에서 가열하여 접착력을 굳히는 공정 등은 패키지를 대략 200℃ 정도의 고온에서 작업을 진행하게 된다. 이때, 반도체 칩(2)과 히트싱크(10)와는 그 재질이 서로 상이하고, 열팽창계수가 서로 달라 수축 및 이완현상이 발생되어 쉽게 변형이 발생된다. 즉, 서로 다른 열팽창계수로 인하여 크랙(CRACK)이 발생되어 패키지가 깨지거나, 수분 등의 침투로 인한 박리가 발생되어 패키지의 불량이 발생된다.
이와 같이 패키지의 변형 및 박리를 방지하기 위해서는 반도체 칩(2)이 부착되는 히트싱크(10)의 상면을 돌출부나 곡선형으로 가공하여 반도체 칩(2)과의 접착면적을 최대한 축소함으로서 패키지가 변형되는 것을 방지할 수 있으나, 히트싱크(10)의 상면에 이와 같은 돌출부나 곡선형의 가공을 하기 위해서는 스탬핑이나 에칭으로 가공하여야 되는데, 히트싱크에 스탬핑이나 에칭 가공은 반도체 칩(2)과 히트싱크(10)의 계면에 박리를 일으키는 원인이 된다.
즉, 히트싱크(10)에 스탭핑 가공시에는 스탭핑에 의한 잔류응력이 패키지 공정시에 가해지는 고온에 의한 열 응력으로 몰드 컴파운드(7)와 히트싱크(10)의 계면에서 박리가 발생하게 되는 것이다.
또한, 히트싱크(10)를 에칭으로 제작시에도 이에 사용되는 원자재의 롤링공정(Rolling Process)시 적용응력에 의한 응력이 최종 히트싱크(10)에 잔류응력으로 존재하여 패키지 공정시에 가해지는 고온에 의한 열 응력으로 몰드 컴파운드(7)와 히트싱크(10)의 계면에서 역시 박리가 발생하게 되는 것이다.
이와 같이 현재 사용중인 단일체로 된 히트싱크(10)에는 스탬핑이나 에칭에 의한 방법으로는 패키지의 박리를 억제할 수 있는 돌출부를 히트싱크(10)에 형성할 수 없을 뿐만 아니라, 히트싱크(10)의 표면에 열팽창을 흡수할 수 있는 곡선형을 가공하기에는 더욱 난이한 것이다.
따라서, 본 발명은 이와같은 제반 문제점을 해결하기 위하여 발명된 것으로, 히트싱크를 원하는 형상 즉, 반도체칩과 히트싱크간의 접착 면적을 최소화하고, 열팽창계수차를 흡수할 수 있도록 반도체 칩이 부착되는 히트싱크의 상면에 돌출부, 요철부 또는 곡선형으로 자유로이 형성하여 패키지 제조공정시 가해지는 고온에서도 박리 및 변형이 발생되지 않도록 하므로서 패키지의 불량을 방지하고, 신뢰성을 향상시킬 수 있는 히트싱크를 제공함에 그 목적이 있다.
본 발명의 목적을 달성하기 위해서는 열전도성이 양호한 재질의 금속 분말을 소결(SINTERING)하는 방법으로 반도체 칩이 부착되는 부위에 열팽창을 흡수할 수 있는 형상이 형성된 히트싱크를 제작함을 특징으로 하는 반도체 패키지의 히트싱크 제조방법에 의해 가능한 것이다.
즉, 히트싱크의 형상을 돌출부 또는 곡선형 등의 여러 형상으로 형성하되, 이 부위에서 응력이 발생되지 않도록 하여 계면박리를 방지하는 방법이다.
이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
반도체 칩(2)에서 발생되는 열을 효율적으로 방출하기 위해서 반도체칩(2)에 부착되는 히트싱크(10)를 열전도성이 양호한 재질인 구리(Cu) 등의 금속분말을 소결(SINTERING)하여 제2도 내지 제8도에 도시된 바와 같이 여러 형상의 히트싱크(10)를 제작한다.
제2도는 히트싱크(10)의 상면에 돌출부(11)를 형성한 것으로, 반도체 칩(2)이 히트싱크(10)에 부착될 때 상기 돌출부(11)에 의해서 반도체 칩(2)이 접착되도록 함으로써 그 접착면적을 줄여 열팽창에 의한 계면 박리를 방지할 수 있도록 한 것이다. 여기서 상기 돌출부(11)는 적어도 한개 이상 다수개로 형성하는 것이 바람직하다. 또한 상기 반도체 칩이 접착되는 영역의 외측에도 상기 돌출부(11)를 다수개 형성함으로써 컴파운드와 히트싱크(10)간의 접착력을 향상시켜 반도체패키지의 신뢰성을 향상시킬 수 있다.
제3도는 히트싱크(10)의 상면에 돌출부(11)를 형성하여 박리를 방지할 수 있도록 되어 있는 것은 제2도와 동일하나, 상기 히트싱크(10)의 저면에 비교적 큰 홈(12)이 형성되도록 제작하여 히트싱크(10)가 외부에 노출되는 표면적을 넓게 하여 반도체 칩(2)에서 방출되는 열을 보다 효율적으로 방출할 수 있도록 되어 있다. 여기서도 상기 홈(12)을 적어도 한개 이상 다수개로 형성하여 그 표면적을 더욱 확장시키는 것이 가능하다.
제4도는 히트싱크(10)의 상면에 요홈부(13)를 형성한 것으로, 반도체칩(2)이 히트싱크(10)에 부착될 때 상기 요홈부(13)에 의해서 열팽창에 의한 반도체 칩(2)과의 계면 박리를 방지할 수 있는 것이다.
제5도는 히트싱크(10)의 상면에 볼록한 형태의 곡선부(14)를 형성함으로서 재질이 상이한 반도체 칩(2)을 부착하여 고온에서 진행되는 패키지 제조 공정에서도 상기 곡선부(14)에 의해 열팽창을 흡수함으로서 계면 박리를 방지할 수 있는 것이다.
제6도는 히트싱크(10)의 상면에 볼록한 형태의 곡선부(14)를 형성한 것은 제5도와 동일하나, 상기 곡선부(14)의 외측으로 돌출부(11)를 형성함으로써 반도체칩을 보다 안정적으로 지지하는 것이 가능하게 된다.
제7도는 히트싱크(10)의 상면에 돌출부(11)를 형성하여 박리를 방지할 수 있도록 되어 있는 것은 제2도와 동일하나, 상기 히트싱크(1)의 저면에 요철부(15)를 형성하여 외부로 노출되는 히트싱크(10)의 표면적을 최대한 확보하여 반도체 칩(2)에서 방출되는 열을 보다 효율적으로 방출할 수 있도록 되어 있다.
제8도는 히트싱크(10)의 상면에 요철부(15)를 형성하여서 된 것으로, 반도체 칩(2)의 부착시 계면박리를 보다 효과적으로 방출할 수 있도록 된 것이며, 제9도는 이와같이 히트싱크(10)의 상면에 요철부(15)를 형성한 상태의 평면도를 도시한 것이다.
이와 같이 히트싱크(10)를 금속분말을 사용하여 제작할 경우, 열팽창을 흡수할 수 있는 다양한 형상으로 제작할 수 있는 것으로, 첨부도면 제2도 내지 제8도에 도시된 형상으로 한정하는 것이 아님은 물론이다.
상기와 같이 본 발명은 열전도성이 양호한 금속분말을 소결에 의한 방법에 의해 히트싱크를 제작함으로서 히트싱크의 형상에 제한을 받지 않고 열팽창을 흡수할 수 있는 형상으로 자유로이 히트싱크를 제작할 수 있으므로 열방출의 효과를 극대화 시킬 수 있음은 물론, 계면 박리를 방지하고, 패키지의 신뢰성을 향상시킬 수 있는 등의 효과가 있다.

Claims (6)

  1. 반도체 패키지의 히트싱크 제조 방법에 있어서, 히트싱크의 상면에는 반도체칩과의 접착 면적을 최소화하여 열팽창계수차에 의한 계면 박리 현상이 제거되도록 적어도 하나 이상의 돌출부가 형성되도록 제조하되, 상기 히트싱크는 금속분말 등을 가열하여 결합시키는 소결(SINTERING)방법으로 제조하는 것을 특징으로 하는 반도체 패키지의 히트싱크 제조 방법.
  2. 제1항에 있어서, 상기 돌출부는 컴파운드와의 결합력을 증가시키기 위해 반도체 칩의 부착 영역 외측으로 더 연장되어 외부에도 적어도 하나 이상 형성되는 것을 특징으로 하는 반도체 패키지의 히트싱크 제조방법.
  3. 제1항에 있어서, 상기 히트싱크의 반도체 칩이 부착되는 면의 반대면에는 외부로 노출되어 표면적이 넓어지도록 적어도 하나 이상의 홈이 형성되는 것을 특징으로 하는 반도체 패키지의 히트싱크 제조 방법.
  4. 금속분말 등을 가열하여 결합시키는 소결(SINTERING) 방법으로 반도체 칩이 부착되는 히트싱크를 제작하되, 상기 히트싱크의 상면은 반도체칩과 접착 면적을 최소화하여 열팽창계수차에 의한 계면 박리 현상이 제거되도록 볼록한 형태의 곡선부가 형성되는 것을 특징으로 하는 반도체 패키지의 히트싱크 제조 방법.
  5. 제4항에 있어서, 상기 히트싱크의 상면에는 적어도 하나 이상의 돌출부가 형성되는 것을 특징으로 하는 반도체 패키지의 히트싱크 제조 방법.
  6. 제4항에 있어서, 상기 히트싱크의 저면에는 적어도 하나 이상의 요철부가 형성되는 것을 특징으로 하는 반도체 패키지의 히트싱크 제조 방법.
KR1019950042560A 1995-11-21 1995-11-21 반도체 패키지의 히트싱크 제조방법 KR100225597B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950042560A KR100225597B1 (ko) 1995-11-21 1995-11-21 반도체 패키지의 히트싱크 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950042560A KR100225597B1 (ko) 1995-11-21 1995-11-21 반도체 패키지의 히트싱크 제조방법

Publications (2)

Publication Number Publication Date
KR970030700A KR970030700A (ko) 1997-06-26
KR100225597B1 true KR100225597B1 (ko) 1999-10-15

Family

ID=19434971

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950042560A KR100225597B1 (ko) 1995-11-21 1995-11-21 반도체 패키지의 히트싱크 제조방법

Country Status (1)

Country Link
KR (1) KR100225597B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102533265B1 (ko) 2023-01-16 2023-05-17 장병규 진공 브레이징 용접을 통해 제조된 히트 싱크

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020068208A (ko) * 2001-02-20 2002-08-27 에쓰에쓰아이 주식회사 반도체 조립체의 방열판 구조 및 그 제조 방법
KR20010088565A (ko) * 2001-08-07 2001-09-28 유은종 방열판의 구조

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102533265B1 (ko) 2023-01-16 2023-05-17 장병규 진공 브레이징 용접을 통해 제조된 히트 싱크

Also Published As

Publication number Publication date
KR970030700A (ko) 1997-06-26

Similar Documents

Publication Publication Date Title
US6458626B1 (en) Fabricating method for semiconductor package
US7074645B2 (en) Fabrication method of semiconductor package with heat sink
US6177725B1 (en) Semiconductor device having an improved structure for preventing cracks, improved small-sized semiconductor and method of manufacturing the same
US7371617B2 (en) Method for fabricating semiconductor package with heat sink
US20050146057A1 (en) Micro lead frame package having transparent encapsulant
JPH08255860A (ja) リードフレームおよびリードフレームを形成する方法
JPH0677353A (ja) 応力を軽減したプラスチック・パッケージ
US5583371A (en) Resin-sealed semiconductor device capable of improving in heat radiation characteristics of resin-sealed semiconductor elements
KR101017533B1 (ko) 오버몰드된 플라스틱 패키지를 위한 히트싱크 또는플래그용 소형 몰드로크들
JPH0613477A (ja) 露出したダイ面を有する半導体パッケージ
US6184575B1 (en) Ultra-thin composite package for integrated circuits
KR0148080B1 (ko) 반도체 리드프레임 제조방법 및 그를 이용한 반도체 칩 패키지 제조방법
KR100225597B1 (ko) 반도체 패키지의 히트싱크 제조방법
JP2770947B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP2828358B2 (ja) 半導体放熱構造
JPH043450A (ja) 樹脂封止型半導体装置
JP2002368165A (ja) 樹脂封止型半導体装置
JP2836219B2 (ja) 樹脂封止型半導体パッケージ
KR0180604B1 (ko) 히트싱크의 표면처리방법 및 이를 이용한 반도체 패키지 구조
KR200179999Y1 (ko) 반도체 패키지의 히트싱크 구조
KR100201063B1 (ko) 반도체 패키지의 히트싱크 구조
JP2003007933A (ja) 樹脂封止型半導体装置
KR0152902B1 (ko) 버텀리드형 반도체 패키지의 구조 및 그 제조방법
JPS63138794A (ja) 半導体レ−ザ素子ダイボンデイング方法
JPH03265161A (ja) 樹脂封止型半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070719

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee