JP2004507111A - 半導体デバイス及び支持基板の製造方法並びに前記方法によって得られる半導体デバイス - Google Patents
半導体デバイス及び支持基板の製造方法並びに前記方法によって得られる半導体デバイス Download PDFInfo
- Publication number
- JP2004507111A JP2004507111A JP2002521359A JP2002521359A JP2004507111A JP 2004507111 A JP2004507111 A JP 2004507111A JP 2002521359 A JP2002521359 A JP 2002521359A JP 2002521359 A JP2002521359 A JP 2002521359A JP 2004507111 A JP2004507111 A JP 2004507111A
- Authority
- JP
- Japan
- Prior art keywords
- die
- support substrate
- flange
- semiconductor device
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 70
- 239000004065 semiconductor Substances 0.000 title claims abstract description 45
- 238000000034 method Methods 0.000 title claims abstract description 39
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- 238000005538 encapsulation Methods 0.000 claims abstract description 21
- 239000000463 material Substances 0.000 claims abstract description 11
- 238000000465 moulding Methods 0.000 claims abstract description 5
- 229920003002 synthetic resin Polymers 0.000 claims description 13
- 239000000057 synthetic resin Substances 0.000 claims description 13
- 238000007654 immersion Methods 0.000 claims description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims 3
- 239000004020 conductor Substances 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 238000001746 injection moulding Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
- H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/183—Connection portion, e.g. seal
- H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本発明は、ダイオード（１）のような半導体素子（１）が支持基板（２）に取り付けられ、当該半導体素子（１）にプラスチックカプセル封止部（３）が設けられるような半導体デバイス（１０）の製造方法に関する。基板（２）とカプセル封止部（３）との間の接続性を改善するために、基板（２）にアンダーカット領域（５）を具備するフランジ（４）が設けられる。知られている方法は比較的複雑且つ高価である。本発明による方法において、基板（２）は延性物質から作成される。第一のダイ（６）を使うプレス成形によって基板（２）の表面にステップが形成され、第二のダイ（８）を使うプレス成形によってステップ（７）の壁において又はステップ（７）の壁の近傍にアンダーカット領域（５）を具備するフランジ（４）が形成される。プレス成形技術のみを使用するこの方法は簡単且つ安価であり、更に基板（２）とカプセル封止部（３）との間のより良好且つより信頼性の高い接続がもたらされる。基板（２）におけるステップ（７）の壁において又はステップ（７）の壁の大変近くにフランジ（４）は形成されるべきである。
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体デバイスを製造する方法であって、半導体素子が支持基板に固定され、前記半導体素子に合成樹脂カプセル封止部が設けられ、前記支持基板に、前記合成樹脂カプセル封止部が固定されるアンダーカット領域を具備するフランジが設けられる方法に関する。本発明は、前記方法によって得られる半導体デバイス及びこのような半導体デバイスにおいて適切に使用され得る支持基板の製造にも関する。
【０００２】
【従来の技術】
冒頭の段落で言及された本形式の方法は、１９９５年６月８日に公開されたＰＣＴ特許国際公開公報ＷＯ９５／１５５７８から知られている。前記文献において、どのように半導体素子（特に半導体ダイオード）が支持基板に固定され、どのように半導体素子に合成樹脂カプセル封止部が設けられるかが記載されている。回転によって、合成樹脂カプセル封止部を固定する役割を果たす突起フランジが前記支持基板（図６参照）に設けられる。ダイを用いて前記突起を曲げることによって前記突起にアンダーカット領域が設けられる。
【０００３】
【発明が解決しようとする課題】
知られている方法の欠点は、その製造が比較的困難且つそれ故に高価になるという点にある。
【０００４】
【課題を解決するための手段】
従って、本発明の目的は、前記半導体デバイスのカプセル封止部が適切に支持基板に固定される場合、簡単且つ安価な態様で半導体デバイスが製造されることを可能にする方法を提供することにある。
【０００５】
この目的のために、冒頭の段落で言及された本形式の方法は、本発明によれば、支持基板が延性物質から作成され、第一のダイによって支持基板の表面にステップがプレス成形され、第二のダイを使うプレス成形によってステップの壁の近傍にアンダーカット領域を具備するフランジが形成されることを特徴とする。延性物質から支持基板を製造することによって、完全なフランジを製造するためにダイ技術を限定的に使用することが可能である。結果として、本発明による方法は簡単且つ安価となる。本方法の提供が正しく行われれば、前記方法によって製造され、アンダーカット領域を具備するフランジは半導体素子の合成樹脂容器に十分に結合する。これを実現するためには、本発明に従って、第一のダイによってステップが支持基板の表面に設けられることが必要となる。前記ステップの近傍にアンダーカット領域を具備する適切なフランジがその後異なる態様で形成され得る。以下異なる改良が議論されるときこの全てがより詳細に説明されるであろう。
【０００６】
本発明による方法の好ましい実施例において、第一のダイによって支持基板は局所的に没入される。その結果、支持基板の表面に没入部分がステップを形成する。その後、第一のダイより厚い幅を有する第二のダイによって没入部分の壁の一部が内側にプレス成形される。その結果、アンダーカット領域を具備するフランジが形成される。この改良は重要な利点を有する。前記改良には二つのダイ及び二つのステップが含まれるのみである。第一のダイ及び第二のダイの側面又は第一のダイ及び第二のダイの周りの側面のいずれかに簡単な態様でアンダーカット領域を具備する適切なエッジが形成される。カプセル封止部の気密性に関して前記エッジは好ましい効果を有する。この改良において、没入部分に半導体素子が供給され固定される。このことは、半導体素子及び支持基板の上面はコプレーナとなり得るという他の利点を有する。その結果なかんずく当該要素と支持基板との間の結線の構成が簡略化される。
【０００７】
好まれる改良において、第二のダイは、第一のダイの周りに形成される中空のダイとなる。これによってプレス成形プロセスが簡略化され、没入部分を基準として第二のダイは自動的に正確な位置合わせがなされる。好ましくは、第一のダイは断面的に没入し、第二のダイの断面は（わずかな）切子面を有する。これによってアンダーカット領域を具備するフランジを形成するために没入部分の側壁はより適している一方、他方で合成樹脂カプセル封止部の十分な気密性確保のために適切な形状及び寸法を持つように、このようなフランジはより簡単に形成され得る。
【０００８】
更に本発明による方法の好ましい他の実施例において、第一のダイの外側の近傍に凹部が設けられ、前記第一のダイによってプレス成形する間、前記第一のダイの外側における支持基板の表面上にクランプリングがプレス成形され、その結果前記支持基板の表面に互いに隣接して前記ステップ及び近傍に突起が形成され、その後この目的のための切子面が設けられている第二のダイによって前記支持基板の表面へ向かって前記突起がプレス成形され、その結果アンダーカット領域を具備するフランジが形成される。前記突起と前記ステップとの間の空き空間において、支持基板に対する合成樹脂カプセル封止部の十分すなわち強力な気密性に寄与するいわば溝が形成される。更にこの改良によりアンダーカット領域を具備する複数のフランジが同時に形成されることが可能となる。
【０００９】
アルミニウムは適切な延性物質である。この物質は軽量で、容易に機械加工が可能で、半田付けが可能である。好ましくは、内側にアンダーカット領域を具備し、支持基板の上に半導体素子が内部に固定されるような、連続した環状のフランジとなるように、当該フランジは形成される。これにより、最適な接着及び簡単な、例えば環状の対象形の器具がもたらされる。アンダーカット領域を具備するフランジの内部の支持基板上に半導体素子がそのとき設けられることが可能であり、その後半導体素子に合成樹脂カプセル封止部が設けられる。
【００１０】
本発明による方法によって得られる半導体デバイスは比較的安価なだけでなく信頼性が大変高い。本発明はまた、このような半導体デバイスにおいて適切に使用され得る支持基板を製造する方法であって、前記支持基板にアンダーカット領域を具備するフランジが設けられる方法において、第一のダイを用いて前記支持基板の表面にステップをプレス成形することによって前記支持基板が延性物質から作成され、第二のダイを使うプレス成形によってステップの壁の近傍にアンダーカット領域を具備する前記フランジが形成されることを特徴とする方法も含んでいる。
【００１１】
本発明のこれら及び他の態様は、以下に記載された実施例から明らかであり、これらの実施例を参照して説明される。
【００１２】
図は寸法通りに描かれていない。特に厚さ方向の寸法は理解し易いように強調されている。対応する領域には可能なときは必ず同じハッチング及び／又は参照番号が記載されている。
【００１３】
【発明の実施の形態】
図１は、本発明による方法の第一の実施例によって製造される半導体デバイスの、厚さ方向に直角の断面図である。図２から４は、製造プロセスの連続工程における図１のデバイスを対応する態様で示す。デバイス１０は支持基板２を有する。この場合エポキシ合成樹脂３から作成される合成樹脂カプセル封止部３によって囲われる半導体素子１、この場合半導体ダイオード１、が支持基板２の上に設けられる。支持基板に対する容器３且つそれ故にダイオード１の良好且つ安定な気密性を得るために、アンダーカット領域５を具備するフランジ４が基板２に設けられる。例えばダイオード１の接続導体の一つも形成するスズ（Ｓｎ）半田によって基板２に対してダイオード１の下側は固定される。図には示されていないがダイオード１の上側から基板２の分離された部分へ延在する結線によってダイオード１の他の接続導体が形成される。それ故に基板２は電気伝導性の物質で作成されている。
【００１４】
本発明によれば、支持基板２は延性物質、この例ではアルミニウムから作成されている。その結果、ダイを使うプレス成形によって支持基板が完全に製造され得る。このため、デバイス１０は容易に製造されることが可能で、安価となる。更に、基板２に対するカプセル封止部３の大変良好で安定な気密性が確保され得る。製造プロセスの第一のステップ（図２参照）において、支持基板２の表面にステップ７、この場合形成された没入部９に随伴する二つのステップ７を形成するために第一のダイ６が使用される。その後（図３参照）、第二のダイ８を使うプレス成形によって、ステップ７の壁の近傍に、この場合ステップ７の壁内に、アンダーカット領域（５）を具備するフランジ４が設けられる。この目的のために、ステップの下と内との両方の向きに基板２の壁の肩がプレス成形されるように、ダイ８の幅はダイ６の幅よりもわずかに広くなる。それによって前記肩は曲げられ、従ってアンダーカット領域５を具備するフランジ４を形成（図４参照）する。この結果物を最適化するために、下側において第一のダイ６の外側に例えば幅１ｍｍ且つ高さ（およそ）５ｍｍの凸形の没入部１２が設けられ、外側において第二のダイ８の下側に例えば基板２の表面に対して１５度のような小さな角を含む切子面１３が設けられる。この方法の他の利点は、没入部分９の厚さがダイオード１の厚さにほぼ等しくなるように選択され得るということである。その結果、前記ダイオードの上面は基板２と同じ平面内にあることが可能である。このため、当該ダイオードは結線によってより容易に接続されることが可能である。このような接続が行われた後、例えば射出成形によってダイオード１の周りに合成樹脂カプセル封止部３が設けられる。この場合デバイス１０の使える準備が整う。この例において、デバイス１０は次の寸法を有する。没入部分９は約１０ｍｍの直径及び約３ｍｍの深さを有する。基板２の厚さは３ｍｍである。第一のダイ６及び第二のダイ８の直径はそれぞれ１０ｍｍ及び１２ｍｍであり、高さはそれぞれ２７ｍｍ及び３０ｍｍである。
【００１５】
示されていないが、好ましい改良において、中空構造となるように第二のダイ８が形成され、第一のダイ６の周りに配置される。このため、ダイ６及び８は互いを基準として自動的に正確に位置合わせがなされ、結果としてデバイス１０の製造の簡略化及び加速化をもたらす。
【００１６】
図５は、本発明による方法の第二の実施例によって製造される半導体デバイスの、厚さ方向に直角の断面図である。図６から９は、製造プロセスの連続工程における図５のデバイスを対応する態様で示す。この例において、図５のデバイス１０は第一の例のデバイス１０と同じ要素を有する。従って、これら要素の議論のために第一の例を参照されたい。この例において、二つの例の間の重要な差は支持基板２がそったりへこんだりしていないことである。
【００１７】
この場合本発明による製造方法に関して記載されるであろう。外側６Ａの近傍に第一のダイ６（図６参照）に没入部６Ｂが設けられる。第一のダイによってプレス成形する間、第一のダイ６の外側６Ａにおける支持基板２の表面上にクランプリング１１がプレス成形される。このため、支持基板２の表面に互いに隣接してステップ７及び突起４が形成される。その後、第二のダイ８によって支持基板２の表面に向かって突起４がプレス成形される。この目的のために、該第二のダイ８に切子面８Ａが設けられ、その結果アンダーカット領域５を具備するフランジ４が形成される。この方法によって得られる、ステップ７に隣接して位置されるアンダーカット領域５は、基板２に対するカプセル封止部３の特に良好な気密性に寄与するように更に設けられる。ダイオード１及びカプセル封止部が設けられた後、デバイス１０の使える準備が整う。この例において、デバイス１０の寸法は第一の例のデバイス１０の寸法と同等である。この例において、没入部６Ｂは幅０．２５ｍｍ且つ高さ１．５ｍｍであり、高さ０．５ｍｍのステップ７から４．８ｍｍの距離を隔てて位置される。
【００１８】
更にこの例において、内部で基板上にダイオード１が半田付けされる（又は接着される）ような環４の近傍に円又は四角形となるようにフランジ４は具体化される。更に、両方の例においてフランジ４の内側にアンダーカット領域５が位置される。しかし、これは必要ではない。例えば第一の例においてダイオード１の周りに幅の広い環状没入部分９が代わりに設けられてもよい。没入部分９の中央まで延在するようにカプセル封止部３を設けることにより、環状の没入部分９の内側に形成され、ダイオード１から離れて対向するフランジ４によってのみ気密化が行われる。更に第二の例において、フランジ４は容易に外側へ、すなわちダイオード１から離れて対向する側へ方向付けられることが可能で、ステップ７はそのときフランジ４の外側に位置付けられる。
【００１９】
本発明が以上に記載される例に限定されず、本発明の範囲内において、当業者に対して多様な変形例及びバリエーションが可能であることは明らかであろう。例えば、トランジスタ又は更に集積回路のような、ダイオード以外の半導体素子が使用され得る。いわゆるリードフレームとなるように支持基板は具体化されることが可能であるし、銅又はニッケルのような、アルミニウム以外の（延性）物質で作成されることも可能である。更に例において使用される形状及び寸法と異なるように、形状及び寸法が選択されることが可能である。第一の例において形成される没入部が下側にぎざぎざをつけることなく設けられることも可能であることは更に注意されるべきである。この場合基板の下側は平面であってもよい。第一のプレス成形操作の間に、第一の例においてクランプリングが使用されることも可能である。
【図面の簡単な説明】
【図１】本発明による方法の第一の実施例によって製造される半導体デバイスの、厚さ方向に対して直角の断面図を示す。
【図２】製造プロセスの連続工程における図１による半導体デバイスの、厚さ方向に対して直角の断面図を示す。
【図３】製造プロセスの連続工程における図１による半導体デバイスの、厚さ方向に対して直角の断面図を示す。
【図４】製造プロセスの連続工程における図１による半導体デバイスの、厚さ方向に対して直角の断面図を示す。
【図５】本発明による方法の第二の実施例によって製造される半導体デバイスの、厚さ方向に対して直角の断面図を示す。
【図６】製造プロセスの連続工程における図５による半導体デバイスの、厚さ方向に対して直角の断面図を示す。
【図７】製造プロセスの連続工程における図５による半導体デバイスの、厚さ方向に対して直角の断面図を示す。
【図８】製造プロセスの連続工程における図５による半導体デバイスの、厚さ方向に対して直角の断面図を示す。
【図９】製造プロセスの連続工程における図５による半導体デバイスの、厚さ方向に対して直角の断面図を示す。
【発明の属する技術分野】
本発明は、半導体デバイスを製造する方法であって、半導体素子が支持基板に固定され、前記半導体素子に合成樹脂カプセル封止部が設けられ、前記支持基板に、前記合成樹脂カプセル封止部が固定されるアンダーカット領域を具備するフランジが設けられる方法に関する。本発明は、前記方法によって得られる半導体デバイス及びこのような半導体デバイスにおいて適切に使用され得る支持基板の製造にも関する。
【０００２】
【従来の技術】
冒頭の段落で言及された本形式の方法は、１９９５年６月８日に公開されたＰＣＴ特許国際公開公報ＷＯ９５／１５５７８から知られている。前記文献において、どのように半導体素子（特に半導体ダイオード）が支持基板に固定され、どのように半導体素子に合成樹脂カプセル封止部が設けられるかが記載されている。回転によって、合成樹脂カプセル封止部を固定する役割を果たす突起フランジが前記支持基板（図６参照）に設けられる。ダイを用いて前記突起を曲げることによって前記突起にアンダーカット領域が設けられる。
【０００３】
【発明が解決しようとする課題】
知られている方法の欠点は、その製造が比較的困難且つそれ故に高価になるという点にある。
【０００４】
【課題を解決するための手段】
従って、本発明の目的は、前記半導体デバイスのカプセル封止部が適切に支持基板に固定される場合、簡単且つ安価な態様で半導体デバイスが製造されることを可能にする方法を提供することにある。
【０００５】
この目的のために、冒頭の段落で言及された本形式の方法は、本発明によれば、支持基板が延性物質から作成され、第一のダイによって支持基板の表面にステップがプレス成形され、第二のダイを使うプレス成形によってステップの壁の近傍にアンダーカット領域を具備するフランジが形成されることを特徴とする。延性物質から支持基板を製造することによって、完全なフランジを製造するためにダイ技術を限定的に使用することが可能である。結果として、本発明による方法は簡単且つ安価となる。本方法の提供が正しく行われれば、前記方法によって製造され、アンダーカット領域を具備するフランジは半導体素子の合成樹脂容器に十分に結合する。これを実現するためには、本発明に従って、第一のダイによってステップが支持基板の表面に設けられることが必要となる。前記ステップの近傍にアンダーカット領域を具備する適切なフランジがその後異なる態様で形成され得る。以下異なる改良が議論されるときこの全てがより詳細に説明されるであろう。
【０００６】
本発明による方法の好ましい実施例において、第一のダイによって支持基板は局所的に没入される。その結果、支持基板の表面に没入部分がステップを形成する。その後、第一のダイより厚い幅を有する第二のダイによって没入部分の壁の一部が内側にプレス成形される。その結果、アンダーカット領域を具備するフランジが形成される。この改良は重要な利点を有する。前記改良には二つのダイ及び二つのステップが含まれるのみである。第一のダイ及び第二のダイの側面又は第一のダイ及び第二のダイの周りの側面のいずれかに簡単な態様でアンダーカット領域を具備する適切なエッジが形成される。カプセル封止部の気密性に関して前記エッジは好ましい効果を有する。この改良において、没入部分に半導体素子が供給され固定される。このことは、半導体素子及び支持基板の上面はコプレーナとなり得るという他の利点を有する。その結果なかんずく当該要素と支持基板との間の結線の構成が簡略化される。
【０００７】
好まれる改良において、第二のダイは、第一のダイの周りに形成される中空のダイとなる。これによってプレス成形プロセスが簡略化され、没入部分を基準として第二のダイは自動的に正確な位置合わせがなされる。好ましくは、第一のダイは断面的に没入し、第二のダイの断面は（わずかな）切子面を有する。これによってアンダーカット領域を具備するフランジを形成するために没入部分の側壁はより適している一方、他方で合成樹脂カプセル封止部の十分な気密性確保のために適切な形状及び寸法を持つように、このようなフランジはより簡単に形成され得る。
【０００８】
更に本発明による方法の好ましい他の実施例において、第一のダイの外側の近傍に凹部が設けられ、前記第一のダイによってプレス成形する間、前記第一のダイの外側における支持基板の表面上にクランプリングがプレス成形され、その結果前記支持基板の表面に互いに隣接して前記ステップ及び近傍に突起が形成され、その後この目的のための切子面が設けられている第二のダイによって前記支持基板の表面へ向かって前記突起がプレス成形され、その結果アンダーカット領域を具備するフランジが形成される。前記突起と前記ステップとの間の空き空間において、支持基板に対する合成樹脂カプセル封止部の十分すなわち強力な気密性に寄与するいわば溝が形成される。更にこの改良によりアンダーカット領域を具備する複数のフランジが同時に形成されることが可能となる。
【０００９】
アルミニウムは適切な延性物質である。この物質は軽量で、容易に機械加工が可能で、半田付けが可能である。好ましくは、内側にアンダーカット領域を具備し、支持基板の上に半導体素子が内部に固定されるような、連続した環状のフランジとなるように、当該フランジは形成される。これにより、最適な接着及び簡単な、例えば環状の対象形の器具がもたらされる。アンダーカット領域を具備するフランジの内部の支持基板上に半導体素子がそのとき設けられることが可能であり、その後半導体素子に合成樹脂カプセル封止部が設けられる。
【００１０】
本発明による方法によって得られる半導体デバイスは比較的安価なだけでなく信頼性が大変高い。本発明はまた、このような半導体デバイスにおいて適切に使用され得る支持基板を製造する方法であって、前記支持基板にアンダーカット領域を具備するフランジが設けられる方法において、第一のダイを用いて前記支持基板の表面にステップをプレス成形することによって前記支持基板が延性物質から作成され、第二のダイを使うプレス成形によってステップの壁の近傍にアンダーカット領域を具備する前記フランジが形成されることを特徴とする方法も含んでいる。
【００１１】
本発明のこれら及び他の態様は、以下に記載された実施例から明らかであり、これらの実施例を参照して説明される。
【００１２】
図は寸法通りに描かれていない。特に厚さ方向の寸法は理解し易いように強調されている。対応する領域には可能なときは必ず同じハッチング及び／又は参照番号が記載されている。
【００１３】
【発明の実施の形態】
図１は、本発明による方法の第一の実施例によって製造される半導体デバイスの、厚さ方向に直角の断面図である。図２から４は、製造プロセスの連続工程における図１のデバイスを対応する態様で示す。デバイス１０は支持基板２を有する。この場合エポキシ合成樹脂３から作成される合成樹脂カプセル封止部３によって囲われる半導体素子１、この場合半導体ダイオード１、が支持基板２の上に設けられる。支持基板に対する容器３且つそれ故にダイオード１の良好且つ安定な気密性を得るために、アンダーカット領域５を具備するフランジ４が基板２に設けられる。例えばダイオード１の接続導体の一つも形成するスズ（Ｓｎ）半田によって基板２に対してダイオード１の下側は固定される。図には示されていないがダイオード１の上側から基板２の分離された部分へ延在する結線によってダイオード１の他の接続導体が形成される。それ故に基板２は電気伝導性の物質で作成されている。
【００１４】
本発明によれば、支持基板２は延性物質、この例ではアルミニウムから作成されている。その結果、ダイを使うプレス成形によって支持基板が完全に製造され得る。このため、デバイス１０は容易に製造されることが可能で、安価となる。更に、基板２に対するカプセル封止部３の大変良好で安定な気密性が確保され得る。製造プロセスの第一のステップ（図２参照）において、支持基板２の表面にステップ７、この場合形成された没入部９に随伴する二つのステップ７を形成するために第一のダイ６が使用される。その後（図３参照）、第二のダイ８を使うプレス成形によって、ステップ７の壁の近傍に、この場合ステップ７の壁内に、アンダーカット領域（５）を具備するフランジ４が設けられる。この目的のために、ステップの下と内との両方の向きに基板２の壁の肩がプレス成形されるように、ダイ８の幅はダイ６の幅よりもわずかに広くなる。それによって前記肩は曲げられ、従ってアンダーカット領域５を具備するフランジ４を形成（図４参照）する。この結果物を最適化するために、下側において第一のダイ６の外側に例えば幅１ｍｍ且つ高さ（およそ）５ｍｍの凸形の没入部１２が設けられ、外側において第二のダイ８の下側に例えば基板２の表面に対して１５度のような小さな角を含む切子面１３が設けられる。この方法の他の利点は、没入部分９の厚さがダイオード１の厚さにほぼ等しくなるように選択され得るということである。その結果、前記ダイオードの上面は基板２と同じ平面内にあることが可能である。このため、当該ダイオードは結線によってより容易に接続されることが可能である。このような接続が行われた後、例えば射出成形によってダイオード１の周りに合成樹脂カプセル封止部３が設けられる。この場合デバイス１０の使える準備が整う。この例において、デバイス１０は次の寸法を有する。没入部分９は約１０ｍｍの直径及び約３ｍｍの深さを有する。基板２の厚さは３ｍｍである。第一のダイ６及び第二のダイ８の直径はそれぞれ１０ｍｍ及び１２ｍｍであり、高さはそれぞれ２７ｍｍ及び３０ｍｍである。
【００１５】
示されていないが、好ましい改良において、中空構造となるように第二のダイ８が形成され、第一のダイ６の周りに配置される。このため、ダイ６及び８は互いを基準として自動的に正確に位置合わせがなされ、結果としてデバイス１０の製造の簡略化及び加速化をもたらす。
【００１６】
図５は、本発明による方法の第二の実施例によって製造される半導体デバイスの、厚さ方向に直角の断面図である。図６から９は、製造プロセスの連続工程における図５のデバイスを対応する態様で示す。この例において、図５のデバイス１０は第一の例のデバイス１０と同じ要素を有する。従って、これら要素の議論のために第一の例を参照されたい。この例において、二つの例の間の重要な差は支持基板２がそったりへこんだりしていないことである。
【００１７】
この場合本発明による製造方法に関して記載されるであろう。外側６Ａの近傍に第一のダイ６（図６参照）に没入部６Ｂが設けられる。第一のダイによってプレス成形する間、第一のダイ６の外側６Ａにおける支持基板２の表面上にクランプリング１１がプレス成形される。このため、支持基板２の表面に互いに隣接してステップ７及び突起４が形成される。その後、第二のダイ８によって支持基板２の表面に向かって突起４がプレス成形される。この目的のために、該第二のダイ８に切子面８Ａが設けられ、その結果アンダーカット領域５を具備するフランジ４が形成される。この方法によって得られる、ステップ７に隣接して位置されるアンダーカット領域５は、基板２に対するカプセル封止部３の特に良好な気密性に寄与するように更に設けられる。ダイオード１及びカプセル封止部が設けられた後、デバイス１０の使える準備が整う。この例において、デバイス１０の寸法は第一の例のデバイス１０の寸法と同等である。この例において、没入部６Ｂは幅０．２５ｍｍ且つ高さ１．５ｍｍであり、高さ０．５ｍｍのステップ７から４．８ｍｍの距離を隔てて位置される。
【００１８】
更にこの例において、内部で基板上にダイオード１が半田付けされる（又は接着される）ような環４の近傍に円又は四角形となるようにフランジ４は具体化される。更に、両方の例においてフランジ４の内側にアンダーカット領域５が位置される。しかし、これは必要ではない。例えば第一の例においてダイオード１の周りに幅の広い環状没入部分９が代わりに設けられてもよい。没入部分９の中央まで延在するようにカプセル封止部３を設けることにより、環状の没入部分９の内側に形成され、ダイオード１から離れて対向するフランジ４によってのみ気密化が行われる。更に第二の例において、フランジ４は容易に外側へ、すなわちダイオード１から離れて対向する側へ方向付けられることが可能で、ステップ７はそのときフランジ４の外側に位置付けられる。
【００１９】
本発明が以上に記載される例に限定されず、本発明の範囲内において、当業者に対して多様な変形例及びバリエーションが可能であることは明らかであろう。例えば、トランジスタ又は更に集積回路のような、ダイオード以外の半導体素子が使用され得る。いわゆるリードフレームとなるように支持基板は具体化されることが可能であるし、銅又はニッケルのような、アルミニウム以外の（延性）物質で作成されることも可能である。更に例において使用される形状及び寸法と異なるように、形状及び寸法が選択されることが可能である。第一の例において形成される没入部が下側にぎざぎざをつけることなく設けられることも可能であることは更に注意されるべきである。この場合基板の下側は平面であってもよい。第一のプレス成形操作の間に、第一の例においてクランプリングが使用されることも可能である。
【図面の簡単な説明】
【図１】本発明による方法の第一の実施例によって製造される半導体デバイスの、厚さ方向に対して直角の断面図を示す。
【図２】製造プロセスの連続工程における図１による半導体デバイスの、厚さ方向に対して直角の断面図を示す。
【図３】製造プロセスの連続工程における図１による半導体デバイスの、厚さ方向に対して直角の断面図を示す。
【図４】製造プロセスの連続工程における図１による半導体デバイスの、厚さ方向に対して直角の断面図を示す。
【図５】本発明による方法の第二の実施例によって製造される半導体デバイスの、厚さ方向に対して直角の断面図を示す。
【図６】製造プロセスの連続工程における図５による半導体デバイスの、厚さ方向に対して直角の断面図を示す。
【図７】製造プロセスの連続工程における図５による半導体デバイスの、厚さ方向に対して直角の断面図を示す。
【図８】製造プロセスの連続工程における図５による半導体デバイスの、厚さ方向に対して直角の断面図を示す。
【図９】製造プロセスの連続工程における図５による半導体デバイスの、厚さ方向に対して直角の断面図を示す。
Claims (10)
- 半導体デバイスを製造する方法であって、半導体素子が支持基板に固定され、前記半導体素子に合成樹脂カプセル封止部が設けられ、前記合成樹脂カプセル封止部が固定されるアンダーカット領域を具備するフランジが前記支持基板に設けられる方法において、前記支持基板が延性物質から作られ、第一のダイによって前記支持基板の表面にステップがプレス成形され、第二のダイを使うプレス成形によって前記ステップの壁の近傍に前記アンダーカット領域を具備する前記フランジが形成されることを特徴とする方法。
- 前記第一のダイによって前記支持基板が局所的に没入され、結果として前記支持基板の前記表面に没入部分が前記ステップを形成し、その後前記第一のダイよりも広い幅を有する前記第二のダイによって前記没入部分の前記壁が内側にプレスされ、結果として前記アンダーカット領域を具備する前記フランジが形成されることを特徴とする請求項１に記載の方法。
- 前記第二のダイが、前記第一のダイの周りに形成される中空構造のダイであることを特徴とする請求項２に記載の方法。
- 前記第一のダイが断面的に凹状であり、前記第二のダイの断面が切子面を有することを特徴とする請求項２又は３に記載の方法。
- 前記第一のダイの外側の近傍に凹部が設けられ、前記第一のダイによってプレス成形する間、前記第一のダイの外側における前記支持基板の前記表面上にクランプリングが押圧され、結果として前記支持基板の前記表面に互いに隣接して前記ステップ及び突起が形成され、前記ステップ及び前記突起の形成後、この目的のための切子面が設けられる前記第二のダイによって前記支持基板の前記表面へ向かって前記突起がプレス成形され、結果として前記アンダーカット領域を具備する前記フランジが形成されることを特徴とする請求項１に記載の方法。
- 前記支持基板のための物質としてアルミニウムが使用されることを特徴とする請求項１乃至５の何れか一項に記載の方法。
- 内側に前記アンダーカット領域を具備し、前記支持基板の上に前記半導体素子が内部に固定されるような、連続した環状のフランジとなるように、前記フランジが形成されることを特徴とする請求項１乃至６の何れか一項に記載の方法。
- 前記アンダーカット領域を具備する前記フランジが形成された後、且つ前記支持基板上の前記半導体素子が設けられた後、前記半導体素子に前記合成樹脂カプセル封止部が設けられることを特徴とする請求項１乃至７の何れか一項に記載の方法。
- 請求項１乃至８の何れか一項に記載の方法によって製造される半導体デバイス。
- 請求項９に記載される半導体デバイスにおいて適切に使用され得る支持基板を製造する方法であって、前記支持基板にアンダーカット領域を具備するフランジが設けられる方法において、延性物質から前記支持基板が作成され、第一のダイによって前記支持基板の前記表面にステップがプレス成形され、第二のダイを使うプレス成形によって前記ステップの壁の近傍に前記アンダーカット領域を具備する前記フランジが形成されることを特徴とする方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP00202913 | 2000-08-18 | ||
| PCT/EP2001/009339 WO2002017391A2 (en) | 2000-08-18 | 2001-08-10 | Method of manufacturing a semiconductor device and a support plate, and a semiconductor device obtained by means of said method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004507111A true JP2004507111A (ja) | 2004-03-04 |
Family
ID=8171930
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002521359A Withdrawn JP2004507111A (ja) | 2000-08-18 | 2001-08-10 | 半導体デバイス及び支持基板の製造方法並びに前記方法によって得られる半導体デバイス |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6506630B2 (ja) |
| EP (1) | EP1366521A2 (ja) |
| JP (1) | JP2004507111A (ja) |
| WO (1) | WO2002017391A2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10008695C2 (de) * | 2000-02-24 | 2002-06-20 | Optimel Schmelzgustechnik Gmbh | Gehäuse zur Aufnahme von vorzugsweise elektronischen Komponenten |
| DE10349726A1 (de) * | 2003-10-23 | 2005-06-09 | Rodenstock Gmbh | Bildschirmarbeitsplatzglas |
| JP4471215B2 (ja) * | 2005-01-19 | 2010-06-02 | Ｏｋｉセミコンダクタ株式会社 | 半導体装置およびその製造方法 |
| WO2008060447A2 (en) * | 2006-11-09 | 2008-05-22 | Quantum Leap Packaging, Inc. | Microcircuit package having ductile layer |
| AU2013220934B2 (en) * | 2012-02-17 | 2016-09-08 | Adrian Min Yan LEE | Remote storage system |
| US8956920B2 (en) * | 2012-06-01 | 2015-02-17 | Nxp B.V. | Leadframe for integrated circuit die packaging in a molded package and a method for preparing such a leadframe |
| DE102014104819A1 (de) * | 2014-03-26 | 2015-10-01 | Heraeus Deutschland GmbH & Co. KG | Träger und/oder Clip für Halbleiterelemente, Halbleiterbauelement und Verfahren zur Herstellung |
| JP6857035B2 (ja) * | 2017-01-12 | 2021-04-14 | ローム株式会社 | 半導体装置 |
| DE102017123278A1 (de) | 2017-10-06 | 2019-04-11 | Schott Ag | Grundkörper mit angelötetem Massestift, Verfahren zu seiner Herstellung und seine Verwendungen |
| WO2019110096A1 (en) * | 2017-12-06 | 2019-06-13 | Osram Opto Semiconductors Gmbh | Lead frame, method for manufacturing a lead frame and semiconductor device with a lead frame |
| WO2019229829A1 (ja) * | 2018-05-29 | 2019-12-05 | 新電元工業株式会社 | 半導体モジュール |
| US10777489B2 (en) * | 2018-05-29 | 2020-09-15 | Katoh Electric Co., Ltd. | Semiconductor module |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3475662A (en) * | 1967-11-22 | 1969-10-28 | Westinghouse Electric Corp | Hermetically sealed electrical device |
| JPH0575006A (ja) * | 1991-09-18 | 1993-03-26 | Fujitsu Ltd | リードフレーム及び樹脂封止型半導体装置 |
| US5278446A (en) * | 1992-07-06 | 1994-01-11 | Motorola, Inc. | Reduced stress plastic package |
| DE4341269A1 (de) | 1993-12-03 | 1995-06-22 | Bosch Gmbh Robert | Gleichrichterdiode |
| US5701034A (en) * | 1994-05-03 | 1997-12-23 | Amkor Electronics, Inc. | Packaged semiconductor die including heat sink with locking feature |
| US6294409B1 (en) * | 2000-01-27 | 2001-09-25 | Siliconware Precisionware Industries Co., Ltd. | Method of forming a constricted-mouth dimple structure on a leadframe die pad |
-
2001
- 2001-08-10 EP EP01969589A patent/EP1366521A2/en not_active Withdrawn
- 2001-08-10 WO PCT/EP2001/009339 patent/WO2002017391A2/en not_active Application Discontinuation
- 2001-08-10 JP JP2002521359A patent/JP2004507111A/ja not_active Withdrawn
- 2001-08-14 US US09/929,115 patent/US6506630B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6506630B2 (en) | 2003-01-14 |
| WO2002017391A2 (en) | 2002-02-28 |
| EP1366521A2 (en) | 2003-12-03 |
| US20020048853A1 (en) | 2002-04-25 |
| WO2002017391A3 (en) | 2003-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004507111A (ja) | 半導体デバイス及び支持基板の製造方法並びに前記方法によって得られる半導体デバイス | |
| US10796984B2 (en) | Leadframe having a conductive layer protruding through a lead recess | |
| US6882521B2 (en) | Chip-type capacitor, method of manufacturing the same and molding die | |
| JP2002334944A (ja) | 中空構造パッケージ | |
| JP2002223004A (ja) | パッケージ成形体と発光装置 | |
| JPH04233257A (ja) | 大規模集積電子部品 | |
| CN108305926A (zh) | Led支架、led模组、以及led支架的制造方法 | |
| KR100644180B1 (ko) | 고체 촬상 장치 | |
| US20050104201A1 (en) | Heat spreader and semiconductor device package having the same | |
| CN115527956A (zh) | 空腔封装结构及封装方法 | |
| JPH03177055A (ja) | 半導体素子搭載用基体 | |
| JP4631175B2 (ja) | パッケージ成形体と発光装置 | |
| EP0758488A1 (en) | Heat sink for integrated circuit packages | |
| JP3571450B2 (ja) | リードフレームの製法および発光素子の製法 | |
| JP2590691B2 (ja) | 半導体装置のリードフレーム並びにその製造装置及び方法 | |
| US20020110951A1 (en) | Mass production technique for surface mount optical device with a focusing cup | |
| CN219226285U (zh) | 半导体封装框架及半导体封装结构 | |
| CN211238236U (zh) | 一种高沾润性plus引线框架 | |
| JP2002064159A (ja) | 電子部品用金属キャップ、その製造方法及び電子部品 | |
| JP2004104153A (ja) | 発光素子および半導体装置 | |
| TW201340428A (zh) | 發光二極體及其製造方法 | |
| JP2002223003A (ja) | パッケージ成形体とその製造方法及び発光装置 | |
| KR200334397Y1 (ko) | 핀이 없는 반도체 부품 패키지 구조개선 | |
| JPH1062284A (ja) | 圧力センサ | |
| JPS6246268Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040903 |
|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20081104 |