JP3571450B2 - リードフレームの製法および発光素子の製法 - Google Patents
リードフレームの製法および発光素子の製法 Download PDFInfo
- Publication number
- JP3571450B2 JP3571450B2 JP03966196A JP3966196A JP3571450B2 JP 3571450 B2 JP3571450 B2 JP 3571450B2 JP 03966196 A JP03966196 A JP 03966196A JP 3966196 A JP3966196 A JP 3966196A JP 3571450 B2 JP3571450 B2 JP 3571450B2
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- die pad
- manufacturing
- lead
- light emitting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/58—Optical field-shaping elements
- H01L33/60—Reflective elements
Description
【０００１】
【発明の属する技術分野】
本発明は発光素子チップなどの半導体チップがボンディングされ、発光素子や半導体装置を組み立てる際に用いられるリードフレームの製法に関する。さらに詳しくは、半導体チップをボンディングするダイパッドに凹部を形成する場合に、リードフレームの他の部分を変形させないリードフレームの製法および発光素子の製法に関する。
【０００２】
【従来の技術】
たとえば発光ダイオード（以下、ＬＥＤという）のチップはそのｐｎ接合部で発光し、表面だけではなく、裏面や側面からも光が放射される。この側面から放射される光も有効に利用するため、ＬＥＤチップは通常凹面形状にされたパラボラ内にボンディングされる。これらの発光素子は最近では組立工程の容易さおよびコストダウンの点から薄い板状体から形成されたリードフレームを用いて製造される。リードフレームは通常０．２〜０．４ｍｍ程度の薄い板材からなっており、図４に斜視図およびそのＢ４ −Ｂ４ 線断面図が示されるように、薄い板材が打ち抜かれてダイパッド１やリード４が形成される際に、同時にダイパッド１の中心部を板材ごと下側に押し下げる成形により凹部（パラボラ）２０が形成されている。そしてその凹部２０にＬＥＤチップ３がダイボンディングされ、リード４の端部とワイヤ５により電気的に接続されている。その後図示しない透明樹脂などにより被覆されて発光素子が形成される。
【０００３】
【発明が解決しようとする課題】
従来のダイパッド１に凹部２０を形成する場合、前述のように、板材ごと押し下げる成形がなされている。そのため、板材が薄いといえども板材にストレスがかかり、凹部２０の周囲やその近傍に変形が生じやすい。その結果、ＬＥＤチップ３の電極端子とリード４とを電気的に接続するワイヤ５がダイパッド１の端部と接触しやすい（図４（ｂ）のＡ参照）という問題がある。
【０００４】
さらに、ダイパッド１の下面がリードフレームの面より下側に突出するため、従来のダイボンディングやワイヤボンディングの共通の機台ではボンディングをすることができず、その素子専用の機台で行わなければならないという問題がある。
【０００５】
本発明はこのような問題を解決し、ＬＥＤの側面からの光を集光するパラボラを形成してもその周囲が変形せず、ワイヤのタッチ不良のおそれがなく、しかもリードフレームの裏面は平らで各素子共用の機台により簡単にボンディングをすることができるリードフレームの製法および発光素子の製法を提供することを目的とする。
【０００６】
【課題を解決するための手段】
本発明によるリードフレームの製法は、半導体チップをボンディングするダイパッドと、該ダイパッドにボンディングされる半導体チップとワイヤにより電気的に接続されるリードとを有するリードフレームの製法であって、板状体で、前記ダイパッドが形成され半導体チップがボンディングされる部分にエッチングにより貫通しないエッチング穴を形成し、ついで金型により前記エッチング穴を整形することにより凹部を形成するものである。
【０００７】
前記エッチング穴の整形を、前記ダイパッドおよびリードを形成するために前記板状体を打ち抜く際に同時に行うことが特別の工程を必要とせず、きれいな形状のパラボラを形成することができるため好ましい。
【０００８】
前記板状体のダイパッドが形成される部分に前記エッチング穴を形成するためのエッチングをする際に、形成されるダイパッドの端部となる部分で前記リードと隣接する側の部分を同時にエッチングすることによりダイパッドの端部に切欠部を形成することが、凹部の形成によりＬＥＤチップなどの半導体チップの表面とリードの端部の表面とが同程度の高さになっても両者を接続するワイヤがダイパッドの端部と接触するおそれがなくて好ましい。
【０００９】
本発明の発光素子の製法は、請求項１記載のリードフレームの該ダイパッドに発光素子チップをボンディングし、該発光素子チップと前記リードをワイヤで電気的に接続し、前記発光素子チップおよび前記リードの端部の部分を透明樹脂で被覆した後、リードフレームから切断分離するものである。
【００１３】
【発明の実施の形態】
つぎに、図面を参照しながら本発明のリードフレームの製法および発光素子の製法について説明をする。
【００１４】
図１の（ａ）は本発明の発光素子の製法でチップのボンディングを終わった状態の斜視説明図、（ｂ）はそのＢ１ −Ｂ１ 線断面説明図、（ｃ）はそのリードフレームの製造工程の要部の断面説明図である。
【００１５】
図１において、１はダイパッドで、その中心部に凹部２が形成されており、その凹部２内にＬＥＤチップ３がダイボンディングされると共に、その一方の電極がリード４の端部とワイヤ５により接続されている。図１では発光素子の１個分だけが図示されているが、このボンディングがなされる状態では、このダイパッド１およびリード４の部分がたくさん連結されたリードフレームの状態になっており、この後、透明なエポキシ樹脂などにより被覆されてリードフレームから切り離されることにより発光素子が大量に製造される。
【００１６】
本発明のリードフレームおよび発光素子の製法は、リードフレームのダイパッド１の中心部に形成される凹部２を、まずエッチングにより板状体の一部をえぐり取ることにより貫通しないエッチング穴２ａを形成し、その後金型により整形してきれいなパラボラ形状にすることより形成していることに特徴がある。
【００１７】
すなわち、板状体の一部をエッチングすることにより凹部２を形成しているため、リードフレームの下側に突出することがなく、裏面は平らでダイボンディングやワイヤボンディングをする場合、リードフレームを各素子共用のボンディング用機台に載置することにより簡単にボンディングをすることができる。この場合、板材の一部をエッチングすることなく、直接金型で押し潰して裏面に突出させないで凹部を形成することもできるが、凹部の肉が周辺に移動しリードフレームが一層変形し、また歪みが残り後からも変形し、ワイヤボンディングに支障を来す。また、機械加工や放電加工により板状体の一部を削りとることにより凹部を形成すれば金型整形をしなくてもきれいな形状のパラボラを形成することができるが、これらの加工はコストアップとなるため大量生産品には採用できない。
【００１８】
このリードフレームを製造するには、図１（ｃ）に示されるように、まず板状体１０の状態で、ダイパッド１が形成される部分に塩化第二鉄溶液などのエッチング液によりエッチングを施し、たとえば０．２５ｍｍ程度の厚さの板材の７０％程度の厚さを除去し、その後、板状体１０からダイパッド１やリード４を形成するためのパンチングの際に、エッチング穴２ａを金型２２により整形して底面が平らな凹部２とすることにより形成する。その結果、金型２２で凹部２が形成されても整形だけで板状体１０の変形は殆どなく、したがって歪みも殆ど生じない。
【００１９】
本発明の発光素子の製法は、このリードフレームを用いて前述のように、ダイパッド１の凹部２内にＬＥＤチップ３をダイボンディングし、ワイヤボンディングをし、さらにＬＥＤチップ３およびリード４の端部部分を透明樹脂で被覆することにより発光素子を形成するものである。
【００２０】
図２は本発明の発光素子の製法における他の例を示す図で、図１と同様に示されている。図２に示される例では、ＬＥＤチップ３の電極端子とリード４とを連結するワイヤ５の下のダイパッド１の端部、すなわちリード４と隣接するダイパッド１の部分の端部に切欠部６が形成されていることに特徴がある。このように切欠部６が形成されていることにより、ＬＥＤチップ３の電極端子とリード４とがほぼ同じ高さの状態でワイヤ５により連結されてワイヤ５が少々垂れ下がってもワイヤ５とダイパッド１とが接触することがない。その結果、ショート不良が発生することがなく、信頼性の高い発光素子が得られる。この切欠部の形成は発光素子に限らず、他の半導体装置についても同様の効果がある。
【００２１】
この切欠部６の形成は、図２（ｃ）にリードフレームの製造工程が示されるように、図１に示される製法と同じ工程で、エッチング穴２ａを形成する際に切欠部６を形成する部分のマスクを除去しておくだけで同時にエッチングされ、余計な工数を必要とするこよなく簡単に形成される。ここで、切欠部６の形状は余り問題にならないため、切欠部６を金型整形する必要はない。なお、切欠部６以外は図１に示される例と同じで、同じ部分に同じ符号を付してその説明を省略する。
【００２２】
図３は本発明の方法により製造するリードフレームのさらに他の応用例を示す図である。図３はたとえばＩＣチップ（以下、単にＩＣという）７、８などを同じパッケージ内に組み込むため、同じリードフレーム上に異なる高さのＩＣ７、８をボンディングする半導体装置の例で、リードフレームの一部を予めエッチングしておくことによりＩＣ７、８の高さを実質的に同じ高さにするものである。すなわち、ダイボンディング後にワイヤボンディングをする場合に、画像認識によりボンディング位置を特定するが、ＩＣ７、８の表面同志で高さが異なると焦点距離が異なり、ボケにより位置ずれが生じやすいという問題がある。
【００２３】
しかし、本発明では高さが高いＩＣ７がボンディングされるダイパッド９にあらかじめ凹部１２を形成しておくことによりＩＣ７、８の表面を実質的に同じ高さに合わせることができ、ボンディング時の画像認識の不都合をなくしたものである。たとえばＩＣ７の高さが０．４ｍｍで、ＩＣ８の高さが０．２３ｍｍでリードフレームの板厚が０．２５ｍｍの場合、ＩＣ７、８の表面の高さはリードフレームの底面からそれぞれ０．６５ｍｍおよび０．４８ｍｍと０．１７ｍｍの高さの差がある。このＩＣ７の方のダイパッド９をエッチングにより０．１８ｍｍ程度除去して凹部１２を形成すればＩＣ７、８の表面の高さをほぼ同じ高さにすることができる。
【００２４】
この凹部１２の形成は、図１に示されるパラボラのための凹部２と同様に、予めエッチングをしておき、リードフレームの打抜き形成の際に金型で整形をすることにより簡単に形成することができる。なお、この例では光を反射させるパラボラにする必要がないため、図３に示されるように、ダイパッド９に打ち抜く際に凹部の側壁をなくして、ダイパッド９の端面が薄いままで終端していても構わない。また、その意味で金型による完全な整形がなされていなくてもよい。図３において、１１はＩＣ８側のダイパッド、１３はＩＣ７の電極端子と接続されるリード、１４はＩＣ７の電極端子とリード１３とを電気的に接続するワイヤである。
【００２５】
【発明の効果】
本発明の製法によれば、リードフレームのダイパッドに凹部を形成する場合に、予めエッチングをしておきその後金型により整形して形成しているため、リードフレームに歪みが加わることがなく、変形が生じない。しかもダイパッドの底面が突出せずに平らな状態で凹部を形成することができる。
【００２６】
その結果、リードフレームの変形は最小限に抑えられると共に、半導体チップをダイボンディングしたり、ワイヤボンディングする際に特定の素子用にボンディング用機台を改造し、専用化しなければならないという不都合が生じない。
【００２７】
また、本発明の方法により製造したリードフレームを用いた発光素子によれば、リードフレームに歪みがなく、きれいな形状のパラボラが形成されるため、発光効率が向上すると共に、ワイヤの接触不良の発生も殆どない。その結果、高品質で信頼性の高い発光素子が得られる。
【図面の簡単な説明】
【図１】本発明の発光素子およびリードフレームの製法を説明する図である。
【図２】本発明の発光素子の改良された例を示す図である。
【図３】本発明のリードフレームの製法の応用例を示す図である。
【図４】従来の発光素子のダイパッド部の形状を示す図である。
【符号の説明】
１ ダイパッド
２ 凹部
２ａ エッチング穴
３ ＬＥＤチップ
４ リード
５ ワイヤ
６ 切欠部
【発明の属する技術分野】
本発明は発光素子チップなどの半導体チップがボンディングされ、発光素子や半導体装置を組み立てる際に用いられるリードフレームの製法に関する。さらに詳しくは、半導体チップをボンディングするダイパッドに凹部を形成する場合に、リードフレームの他の部分を変形させないリードフレームの製法および発光素子の製法に関する。
【０００２】
【従来の技術】
たとえば発光ダイオード（以下、ＬＥＤという）のチップはそのｐｎ接合部で発光し、表面だけではなく、裏面や側面からも光が放射される。この側面から放射される光も有効に利用するため、ＬＥＤチップは通常凹面形状にされたパラボラ内にボンディングされる。これらの発光素子は最近では組立工程の容易さおよびコストダウンの点から薄い板状体から形成されたリードフレームを用いて製造される。リードフレームは通常０．２〜０．４ｍｍ程度の薄い板材からなっており、図４に斜視図およびそのＢ４ −Ｂ４ 線断面図が示されるように、薄い板材が打ち抜かれてダイパッド１やリード４が形成される際に、同時にダイパッド１の中心部を板材ごと下側に押し下げる成形により凹部（パラボラ）２０が形成されている。そしてその凹部２０にＬＥＤチップ３がダイボンディングされ、リード４の端部とワイヤ５により電気的に接続されている。その後図示しない透明樹脂などにより被覆されて発光素子が形成される。
【０００３】
【発明が解決しようとする課題】
従来のダイパッド１に凹部２０を形成する場合、前述のように、板材ごと押し下げる成形がなされている。そのため、板材が薄いといえども板材にストレスがかかり、凹部２０の周囲やその近傍に変形が生じやすい。その結果、ＬＥＤチップ３の電極端子とリード４とを電気的に接続するワイヤ５がダイパッド１の端部と接触しやすい（図４（ｂ）のＡ参照）という問題がある。
【０００４】
さらに、ダイパッド１の下面がリードフレームの面より下側に突出するため、従来のダイボンディングやワイヤボンディングの共通の機台ではボンディングをすることができず、その素子専用の機台で行わなければならないという問題がある。
【０００５】
本発明はこのような問題を解決し、ＬＥＤの側面からの光を集光するパラボラを形成してもその周囲が変形せず、ワイヤのタッチ不良のおそれがなく、しかもリードフレームの裏面は平らで各素子共用の機台により簡単にボンディングをすることができるリードフレームの製法および発光素子の製法を提供することを目的とする。
【０００６】
【課題を解決するための手段】
本発明によるリードフレームの製法は、半導体チップをボンディングするダイパッドと、該ダイパッドにボンディングされる半導体チップとワイヤにより電気的に接続されるリードとを有するリードフレームの製法であって、板状体で、前記ダイパッドが形成され半導体チップがボンディングされる部分にエッチングにより貫通しないエッチング穴を形成し、ついで金型により前記エッチング穴を整形することにより凹部を形成するものである。
【０００７】
前記エッチング穴の整形を、前記ダイパッドおよびリードを形成するために前記板状体を打ち抜く際に同時に行うことが特別の工程を必要とせず、きれいな形状のパラボラを形成することができるため好ましい。
【０００８】
前記板状体のダイパッドが形成される部分に前記エッチング穴を形成するためのエッチングをする際に、形成されるダイパッドの端部となる部分で前記リードと隣接する側の部分を同時にエッチングすることによりダイパッドの端部に切欠部を形成することが、凹部の形成によりＬＥＤチップなどの半導体チップの表面とリードの端部の表面とが同程度の高さになっても両者を接続するワイヤがダイパッドの端部と接触するおそれがなくて好ましい。
【０００９】
本発明の発光素子の製法は、請求項１記載のリードフレームの該ダイパッドに発光素子チップをボンディングし、該発光素子チップと前記リードをワイヤで電気的に接続し、前記発光素子チップおよび前記リードの端部の部分を透明樹脂で被覆した後、リードフレームから切断分離するものである。
【００１３】
【発明の実施の形態】
つぎに、図面を参照しながら本発明のリードフレームの製法および発光素子の製法について説明をする。
【００１４】
図１の（ａ）は本発明の発光素子の製法でチップのボンディングを終わった状態の斜視説明図、（ｂ）はそのＢ１ −Ｂ１ 線断面説明図、（ｃ）はそのリードフレームの製造工程の要部の断面説明図である。
【００１５】
図１において、１はダイパッドで、その中心部に凹部２が形成されており、その凹部２内にＬＥＤチップ３がダイボンディングされると共に、その一方の電極がリード４の端部とワイヤ５により接続されている。図１では発光素子の１個分だけが図示されているが、このボンディングがなされる状態では、このダイパッド１およびリード４の部分がたくさん連結されたリードフレームの状態になっており、この後、透明なエポキシ樹脂などにより被覆されてリードフレームから切り離されることにより発光素子が大量に製造される。
【００１６】
本発明のリードフレームおよび発光素子の製法は、リードフレームのダイパッド１の中心部に形成される凹部２を、まずエッチングにより板状体の一部をえぐり取ることにより貫通しないエッチング穴２ａを形成し、その後金型により整形してきれいなパラボラ形状にすることより形成していることに特徴がある。
【００１７】
すなわち、板状体の一部をエッチングすることにより凹部２を形成しているため、リードフレームの下側に突出することがなく、裏面は平らでダイボンディングやワイヤボンディングをする場合、リードフレームを各素子共用のボンディング用機台に載置することにより簡単にボンディングをすることができる。この場合、板材の一部をエッチングすることなく、直接金型で押し潰して裏面に突出させないで凹部を形成することもできるが、凹部の肉が周辺に移動しリードフレームが一層変形し、また歪みが残り後からも変形し、ワイヤボンディングに支障を来す。また、機械加工や放電加工により板状体の一部を削りとることにより凹部を形成すれば金型整形をしなくてもきれいな形状のパラボラを形成することができるが、これらの加工はコストアップとなるため大量生産品には採用できない。
【００１８】
このリードフレームを製造するには、図１（ｃ）に示されるように、まず板状体１０の状態で、ダイパッド１が形成される部分に塩化第二鉄溶液などのエッチング液によりエッチングを施し、たとえば０．２５ｍｍ程度の厚さの板材の７０％程度の厚さを除去し、その後、板状体１０からダイパッド１やリード４を形成するためのパンチングの際に、エッチング穴２ａを金型２２により整形して底面が平らな凹部２とすることにより形成する。その結果、金型２２で凹部２が形成されても整形だけで板状体１０の変形は殆どなく、したがって歪みも殆ど生じない。
【００１９】
本発明の発光素子の製法は、このリードフレームを用いて前述のように、ダイパッド１の凹部２内にＬＥＤチップ３をダイボンディングし、ワイヤボンディングをし、さらにＬＥＤチップ３およびリード４の端部部分を透明樹脂で被覆することにより発光素子を形成するものである。
【００２０】
図２は本発明の発光素子の製法における他の例を示す図で、図１と同様に示されている。図２に示される例では、ＬＥＤチップ３の電極端子とリード４とを連結するワイヤ５の下のダイパッド１の端部、すなわちリード４と隣接するダイパッド１の部分の端部に切欠部６が形成されていることに特徴がある。このように切欠部６が形成されていることにより、ＬＥＤチップ３の電極端子とリード４とがほぼ同じ高さの状態でワイヤ５により連結されてワイヤ５が少々垂れ下がってもワイヤ５とダイパッド１とが接触することがない。その結果、ショート不良が発生することがなく、信頼性の高い発光素子が得られる。この切欠部の形成は発光素子に限らず、他の半導体装置についても同様の効果がある。
【００２１】
この切欠部６の形成は、図２（ｃ）にリードフレームの製造工程が示されるように、図１に示される製法と同じ工程で、エッチング穴２ａを形成する際に切欠部６を形成する部分のマスクを除去しておくだけで同時にエッチングされ、余計な工数を必要とするこよなく簡単に形成される。ここで、切欠部６の形状は余り問題にならないため、切欠部６を金型整形する必要はない。なお、切欠部６以外は図１に示される例と同じで、同じ部分に同じ符号を付してその説明を省略する。
【００２２】
図３は本発明の方法により製造するリードフレームのさらに他の応用例を示す図である。図３はたとえばＩＣチップ（以下、単にＩＣという）７、８などを同じパッケージ内に組み込むため、同じリードフレーム上に異なる高さのＩＣ７、８をボンディングする半導体装置の例で、リードフレームの一部を予めエッチングしておくことによりＩＣ７、８の高さを実質的に同じ高さにするものである。すなわち、ダイボンディング後にワイヤボンディングをする場合に、画像認識によりボンディング位置を特定するが、ＩＣ７、８の表面同志で高さが異なると焦点距離が異なり、ボケにより位置ずれが生じやすいという問題がある。
【００２３】
しかし、本発明では高さが高いＩＣ７がボンディングされるダイパッド９にあらかじめ凹部１２を形成しておくことによりＩＣ７、８の表面を実質的に同じ高さに合わせることができ、ボンディング時の画像認識の不都合をなくしたものである。たとえばＩＣ７の高さが０．４ｍｍで、ＩＣ８の高さが０．２３ｍｍでリードフレームの板厚が０．２５ｍｍの場合、ＩＣ７、８の表面の高さはリードフレームの底面からそれぞれ０．６５ｍｍおよび０．４８ｍｍと０．１７ｍｍの高さの差がある。このＩＣ７の方のダイパッド９をエッチングにより０．１８ｍｍ程度除去して凹部１２を形成すればＩＣ７、８の表面の高さをほぼ同じ高さにすることができる。
【００２４】
この凹部１２の形成は、図１に示されるパラボラのための凹部２と同様に、予めエッチングをしておき、リードフレームの打抜き形成の際に金型で整形をすることにより簡単に形成することができる。なお、この例では光を反射させるパラボラにする必要がないため、図３に示されるように、ダイパッド９に打ち抜く際に凹部の側壁をなくして、ダイパッド９の端面が薄いままで終端していても構わない。また、その意味で金型による完全な整形がなされていなくてもよい。図３において、１１はＩＣ８側のダイパッド、１３はＩＣ７の電極端子と接続されるリード、１４はＩＣ７の電極端子とリード１３とを電気的に接続するワイヤである。
【００２５】
【発明の効果】
本発明の製法によれば、リードフレームのダイパッドに凹部を形成する場合に、予めエッチングをしておきその後金型により整形して形成しているため、リードフレームに歪みが加わることがなく、変形が生じない。しかもダイパッドの底面が突出せずに平らな状態で凹部を形成することができる。
【００２６】
その結果、リードフレームの変形は最小限に抑えられると共に、半導体チップをダイボンディングしたり、ワイヤボンディングする際に特定の素子用にボンディング用機台を改造し、専用化しなければならないという不都合が生じない。
【００２７】
また、本発明の方法により製造したリードフレームを用いた発光素子によれば、リードフレームに歪みがなく、きれいな形状のパラボラが形成されるため、発光効率が向上すると共に、ワイヤの接触不良の発生も殆どない。その結果、高品質で信頼性の高い発光素子が得られる。
【図面の簡単な説明】
【図１】本発明の発光素子およびリードフレームの製法を説明する図である。
【図２】本発明の発光素子の改良された例を示す図である。
【図３】本発明のリードフレームの製法の応用例を示す図である。
【図４】従来の発光素子のダイパッド部の形状を示す図である。
【符号の説明】
１ ダイパッド
２ 凹部
２ａ エッチング穴
３ ＬＥＤチップ
４ リード
５ ワイヤ
６ 切欠部
Claims (4)
- 半導体チップをボンディングするダイパッドと、該ダイパッドにボンディングされる半導体チップとワイヤにより電気的に接続されるリードとを有するリードフレームの製法であって、板状体で、前記ダイパッドが形成され半導体チップがボンディングされる部分にエッチングにより貫通しないエッチング穴を形成し、ついで金型により前記エッチング穴を整形することにより凹部を形成するリードフレームの製法。
- 前記エッチング穴の整形を、前記ダイパッドおよびリードを形成するために前記板状体を打ち抜く際に同時に行う請求項１記載のリードフレームの製法。
- 前記板状体のダイパッドが形成される部分に前記エッチング穴を形成するためのエッチングをする際に、形成されるダイパッドの端部となる部分で前記リードと隣接する側の部分を同時にエッチングすることによりダイパッドの端部に切欠部を形成する請求項１または２記載のリードフレームの製法。
- 請求項１記載のリードフレームの該ダイパッドに発光素子チップをボンディングし、該発光素子チップと前記リードをワイヤで電気的に接続し、前記発光素子チップおよび前記リードの端部の部分を透明樹脂で被覆した後、リードフレームから切断分離する発光素子の製法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03966196A JP3571450B2 (ja) | 1996-02-27 | 1996-02-27 | リードフレームの製法および発光素子の製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03966196A JP3571450B2 (ja) | 1996-02-27 | 1996-02-27 | リードフレームの製法および発光素子の製法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003414222A Division JP3967314B2 (ja) | 2003-12-12 | 2003-12-12 | 発光素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09232637A JPH09232637A (ja) | 1997-09-05 |
| JP3571450B2 true JP3571450B2 (ja) | 2004-09-29 |
Family
ID=12559278
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03966196A Expired - Fee Related JP3571450B2 (ja) | 1996-02-27 | 1996-02-27 | リードフレームの製法および発光素子の製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3571450B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017198668A1 (de) * | 2016-05-17 | 2017-11-23 | Osram Opto Semiconductors Gmbh | Anordnung mit einem elektrischen bauteil |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7960819B2 (en) * | 2006-07-13 | 2011-06-14 | Cree, Inc. | Leadframe-based packages for solid state emitting devices |
| US8044418B2 (en) | 2006-07-13 | 2011-10-25 | Cree, Inc. | Leadframe-based packages for solid state light emitting devices |
| JP4961978B2 (ja) * | 2006-11-30 | 2012-06-27 | 日亜化学工業株式会社 | 発光装置およびその製造方法 |
| CN102655201A (zh) * | 2012-05-15 | 2012-09-05 | 湖北匡通电子股份有限公司 | 一种带反射腔的smd型led支架 |
-
1996
- 1996-02-27 JP JP03966196A patent/JP3571450B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017198668A1 (de) * | 2016-05-17 | 2017-11-23 | Osram Opto Semiconductors Gmbh | Anordnung mit einem elektrischen bauteil |
| US10637206B2 (en) | 2016-05-17 | 2020-04-28 | Osram Oled Gmbh | Assembly comprising an electric component |
| US11177628B2 (en) | 2016-05-17 | 2021-11-16 | Osram Oled Gmbh | Assembly comprising an electric component |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09232637A (ja) | 1997-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1662565B1 (en) | Semiconductor package | |
| US6611047B2 (en) | Semiconductor package with singulation crease | |
| JP4417150B2 (ja) | 半導体装置 | |
| KR20080018846A (ko) | 스탬핑된 리드프레임 및 그 제조 방법 | |
| JPH11150216A (ja) | 樹脂封止型半導体部品及びその製造方法 | |
| JP2000307045A (ja) | リードフレームおよびそれを用いた樹脂封止型半導体装置の製造方法 | |
| JP4952126B2 (ja) | 発光ダイオードパッケージ用プリモールド部品の製造方法 | |
| JP3356068B2 (ja) | 光電変換素子の製造方法 | |
| JP3571450B2 (ja) | リードフレームの製法および発光素子の製法 | |
| US4743956A (en) | Offset bending of curvaceously planar radiating leadframe leads in semiconductor chip packaging | |
| JP2003179292A (ja) | 半導体レーザ装置およびその製造方法 | |
| KR20080079745A (ko) | 리드프레임과 열방출판의 이중 방열구조를 갖는 발광다이오드 패키지 베이스 및 그 제조방법 | |
| JP4987041B2 (ja) | 半導体装置の製造方法 | |
| JP3967314B2 (ja) | 発光素子 | |
| JP2001035985A (ja) | 樹脂封止半導体装置 | |
| JPH11176856A (ja) | 半導体装置の製造方法 | |
| US6441472B1 (en) | Semiconductor device and method of manufacturing the same | |
| JP2000196005A (ja) | 半導体装置 | |
| CN110690191A (zh) | 一种双面芯片封装结构及封装方法 | |
| JP2002076234A (ja) | 樹脂封止型半導体装置 | |
| US20010045628A1 (en) | Frame for semiconductor package | |
| JP4389263B2 (ja) | 半導体発光装置の製法 | |
| JPH098360A (ja) | 発光ダイオード | |
| CN210467822U (zh) | 一种双面芯片封装结构 | |
| JP2000150725A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040608 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040624 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100702 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110702 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |