JP5321600B2 - 半導体装置の製造方法および半導体装置 - Google Patents

半導体装置の製造方法および半導体装置 Download PDF

Info

Publication number
JP5321600B2
JP5321600B2 JP2010543342A JP2010543342A JP5321600B2 JP 5321600 B2 JP5321600 B2 JP 5321600B2 JP 2010543342 A JP2010543342 A JP 2010543342A JP 2010543342 A JP2010543342 A JP 2010543342A JP 5321600 B2 JP5321600 B2 JP 5321600B2
Authority
JP
Japan
Prior art keywords
electrode plate
semiconductor element
semiconductor device
element portion
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010543342A
Other languages
English (en)
Other versions
JPWO2011092859A1 (ja
Inventor
裕孝 大野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Publication of JPWO2011092859A1 publication Critical patent/JPWO2011092859A1/ja
Application granted granted Critical
Publication of JP5321600B2 publication Critical patent/JP5321600B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85455—Nickel (Ni) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は、パワー素子の両面にパワー素子の電極に接続する電極板が設けられた半導体装置の製造方法および半導体装置に関するものである。
従来より、パワー素子（半導体素子）の両面に電極板を設けた半導体装置の製造方法においては、パワー素子の両面に電極板を接合した接合体を形成した後、この接合体をエポキシ樹脂などの熱硬化性樹脂により封止していた（樹脂封止工程）。
ここで、エポキシ樹脂などの熱硬化性樹脂は、高温で硬化するときに樹脂が架橋反応することにより体積が収縮する硬化収縮という特性や、高温状態から冷却されることにより体積が収縮する熱収縮という特性を有する。
パワー素子の両面に電極板が設けられた半導体装置において、パワー素子の両面に設けられた２枚の電極板は、その電極板間にパワー素子やブロック電極板などが設けられた状態で、一定間隔で離されて配置されている。そして、前記の樹脂封止工程において、この２枚の電極板の間を熱硬化性樹脂（以下、封止樹脂という）で封止していた。しかし、２枚の電極板の間に封入された封止樹脂が硬化収縮や熱収縮により収縮すると、２枚の電極板同士はお互いの距離を縮めるように近づこうとするが、パワー素子やブロック電極などがこれを妨げることになる。そのため、封止樹脂と電極板との間の接着部分において、剥離を促す応力が印加され、封止樹脂の電極板との接着力がこの応力に負けて、封止樹脂と電極板とが剥離してしまい、半導体装置の信頼性が低下するおそれがある。
また、半導体装置の使用環境下における冷熱サイクルにおいても、同様に、封止樹脂と電極板とが剥離してしまい、半導体装置の信頼性が低下するおそれがある。
そこで、特許文献１では、封止樹脂と電極板との間にポリアミド樹脂やポリイミド樹脂などのコーティング樹脂を付与して、封止樹脂と電極板との密着性を高めて半導体装置の信頼性を高めようとする技術を開示している。
特開２００３−１８８３１８号公報
しかしながら、特許文献１の技術において使用されているポリアミド樹脂やポリイミド樹脂などのコーティング樹脂は高価である。また、コーティング樹脂を付与するに際し、コーティング樹脂の付与部分における未付与領域の有無や気泡の巻き込みの有無を検査する工程が別途必要になる。そのため、特許文献１の技術では、製造コストが増大してしまう。
また、パワー素子の両面の電極板の内側に電極板やパワー素子が露出することがない様にコーティング樹脂を付与するために、コーティング樹脂原液の入った槽に浸漬させなくてはいけない。このときに、コーティング樹脂によって電気的に絶縁されたくない部分（例えば、パワー素子と制御用端子とを接続する制御用配線など）を、コーティング樹脂の付与前に予めマスクしたり、コーティング樹脂の付与後に洗浄することが別途必要になる。そのため、特許文献１の技術では、製造作業が煩雑となってしまう。
そこで、本発明は上記した問題点を解決するためになされたものであり、製造作業の煩雑さを軽減し、かつ製造コストを抑制しつつ、半導体装置の信頼性を向上させることができる半導体装置の製造方法および半導体装置を提供すること、を課題とする。
上記課題を解決するためになされた本発明の一態様は、第１電極板の第１面と半導体素子部の第１面とを接合する第１接合工程と、前記半導体素子部の第２面と第２電極板の第１面とを接合する第２接合工程と、を有する半導体装置の製造方法において、前記第１接合工程により形成された前記第１電極板と前記半導体素子部との接合体における面のうち前記第１電極板の第２面と前記半導体素子部の第２面とを除いた封止面を樹脂で覆うことにより封止接合体を形成する封止工程を有し、前記第２接合工程は、前記封止工程の後に行うこと、を特徴とする。
この態様によれば、封止工程では接合体に第２電極板が接合されていないので、樹脂が収縮しても樹脂内で発生する応力は解放され、第１電極板や半導体素子部と樹脂とが剥離せず、半導体装置の信頼性が向上する。
また、ポリアミド樹脂やポリイミド樹脂などのコーティング樹脂を付与しなくてもよいので、製造コストが抑制され、かつ製造作業の煩雑さが軽減される。
なお、半導体素子部の実施態様には、半導体素子とブロック電極板との接合体も含まれるものとする。
本発明の一態様として、前記封止工程では、前記接合体における前記封止面と前記半導体素子部の第２面とを前記樹脂で覆った後に、前記半導体素子部の第２面を覆った部分の前記樹脂を除去することにより前記封止接合体を形成すること、が好ましい。
この態様によれば、例えば、接合体を成形型内に挿入して樹脂で覆う場合に、半導体素子部の第２面と成形型とにクリアランスを設けることができるので、接合体を構成する各部品の寸法のバラつきによる半導体素子部の第２面と成形型との干渉を防止できる。
本発明の一態様として、前記第２接合工程では、前記樹脂の耐熱温度以下であり、かつ、前記第１電極板の第１面と前記半導体素子部の第１面とを接合する第１接合材の融点以下の温度に、前記封止接合体を加熱すること、が好ましい。
この態様によれば、樹脂が変質することなく、また、第１電極板や半導体素子部と樹脂とが剥離することなく、さらに、第１接合材が溶融・変質することなく、半導体素子部の第２面と第２電極板の第１面とを接合することができる。
本発明の一態様として、前記第２接合工程では、前記第２電極板に第１面と第２面とを貫通する貫通穴を設けておき、前記貫通穴から前記半導体素子部の第２面と前記第２電極板の第１面とを接合する第２接合材を供給すること、が好ましい。
この態様によれば、貫通穴から容易に半導体素子部の第２面と第２電極板の第１面との間に第２接合材を供給することができる。
また、余分な第２接合材は貫通穴から溢れるので、第２接合材の供給量の制御精度を緩和できる。
本発明の一態様として、前記第２接合工程では、前記第２電極板を前記半導体素子部の第２面と前記第２電極板の第１面とを接合する第２接合材の融点以上に加熱しておき、前記第２接合材を前記第２電極板の第１面に付与すること、が好ましい。
この態様によれば、第２電極板の第１面に第２接合材を付与することにより、容易に第２接合材を溶融させたまま、半導体素子部の第２面に第２接合材を密着させて半導体素子部の第２面と第２電極板の第１面とを接合することができる。
本発明の一態様として、前記封止工程では、前記第１電極板と前記半導体素子部との配列方向にて前記樹脂の面よりも前記半導体素子部の第２面が凹むように前記封止接合体に凹部を形成し、前記第２接合工程では、前記凹部に前記半導体素子部の第２面と前記第２電極板の第１面とを接合する接合層を形成すること、が好ましい。
この態様によれば、封止接合体と上面電極板との間に隙間を設けることなく半導体素子部の第２面と第２電極板の第１面とを接合することができるので、上面電極板が外力を受けても半導体素子部の第２面と第２電極板の第１面とを接合する接合層が維持される。
上記課題を解決するためになされた本発明の一態様は、第１電極板の第１面と半導体素子部の第１面とを接合する第１接合工程を有する半導体装置の製造方法において、前記第１接合工程により形成された前記第１電極板と前記半導体素子部との接合体における面のうち前記第１電極板の第２面と前記半導体素子部の第２面とを除いた封止面を樹脂で覆うことにより封止接合体を形成する封止工程と、前記封止接合体における前記半導体素子部の第２面に第２電極板の第１面に設けられた凸部を圧接する圧接工程と、を有することを特徴とする。
この態様によれば、封止工程では接合体に第２電極板が圧接されていないので、樹脂が収縮しても樹脂内で発生する応力は解放され、第１電極板や半導体素子部と樹脂とが剥離せず、半導体装置の信頼性が向上する。
また、ポリアミド樹脂やポリイミド樹脂などのコーティング樹脂を付与しなくてもよいので、製造コストが抑制され、かつ製造作業の煩雑さが軽減される。
さらに、半導体素子部の第２面に第２電極板の第１面に設けられた凸部を圧接することにより、半導体素子部と第２電極板を接続できるので、半導体素子部と第２電極板とを接合するための接合材や加熱工程が不要になり、製造コストを抑制することができる。
本発明の一態様として、前記半導体素子部と前記第２電極板との間に放熱材を付与する放熱材付与工程を有すること、が好ましい。
この態様によれば、大電流の通電により半導体素子部で発生する熱は放熱材により半導体素子部から第２電極板へ放熱されるので、半導体素子部と第２電極板の間で大電流を通電させることができる。
上記課題を解決するためになされた本発明の一態様は、第１電極板の第１面と半導体素子部の第１面とが接合し、前記半導体素子部の第２面と第２電極板の第１面とが接合する半導体装置において、前記第１電極板と前記半導体素子部との接合体における面のうち前記第１電極板の第２面と前記半導体素子部の第２面とを除いた封止面を樹脂で覆うことにより形成された封止接合体を有し、前記封止接合体の樹脂部分は前記第２電極板の第１面に接着しておらず、かつ前記半導体素子部と前記第２電極板との配列方向にて前記第２電極板の第１面の位置よりも前記半導体素子部が配置される側の位置に設けられていること、を特徴とする。
本発明の一態様として、前記第２電極板は、第１面と第２面とを貫通する貫通穴を備えること、が好ましい。
本発明の一態様として、前記封止接合体は、前記第１電極板と前記半導体素子部との配列方向にて前記樹脂の面よりも前記半導体素子部の第２面が凹むように形成された凹部を備え、前記凹部に前記半導体素子部の第２面と前記第２電極板の第１面とを接合する接合層が形成されていること、が好ましい。
上記課題を解決するためになされた本発明の一態様は、第１電極板の第１面と半導体素子部の第１面とが接合する半導体装置において、前記半導体素子部の第２面に圧接する凸部が形成された第１面を備えた第２電極板と、前記第１電極板と前記半導体素子部との接合体における面のうち前記第１電極板の第２面と前記半導体素子部の第２面とを除いた封止面を樹脂で覆うことにより形成された封止接合体とを有し、前記封止接合体の樹脂部分は前記第２電極板の第１面に接着しておらず、かつ前記半導体素子部と前記第２電極板との配列方向にて前記第２電極板の第１面の位置よりも前記半導体素子部が配置される側の位置に設けられていること、を特徴とする。
本発明に係る半導体装置の製造方法および半導体装置によれば、製造作業の煩雑さを軽減し、かつ製造コストを抑制しつつ、半導体装置の信頼性を向上させることができる。
半導体装置の上面図である。 図１のＡ−Ａ断面図である。 実施例１の製造方法を示す図である。 実施例１の製造方法を示す図である。 実施例１の製造方法を示す図である。 実施例１の製造方法の変形例を示す図である。 実施例１の製造方法の変形例を示す図である。 実施例１の製造方法の変形例を示す図である。 実施例１の製造方法の変形例を示す図である。 実施例２の製造方法を示す図である。 実施例２の製造方法を示す図である。 実施例２の製造方法を示す図である。 実施例２の製造方法の変形例を示す図である。 実施例２の製造方法の変形例を示す図である。 上面電極板とブロック電極板との接合部分を示す図である。 実施例３の製造方法を示す図である。 実施例３の製造方法を示す図である。 実施例４の製造方法を示す図である。 実施例４の製造方法を示す図である。 実施例４の製造方法を示す図である。 実施例４の製造方法における積層パワーモジュールの一部における平面図である。 図２１のＢ−Ｂ断面図である。 実施例４の製造方法により製造された半導体装置を示す図である。
以下、本発明を具体化した形態について、添付図面を参照しつつ詳細に説明する。
まず、半導体装置の構成概要について説明する。図１は半導体装置の上面図を示し、図２は図１のＡ−Ａ断面図を示す。図１と図２とに示すように、半導体装置１は、主に、素子下電極板１０、パワー素子１２、上面電極板１４、ブロック電極板１６、制御用端子１８、封止樹脂２０、制御用配線２２などを有する。
素子下電極板１０は、略矩形平板状に形成され、バスバー２４が設けられている。
パワー素子１２は、半導体素子部を構成する一例であって、大電力をスイッチングする半導体スイッチング素子であり、本実施例では、パワー素子１２としてＩＧＢＴ２６（トランジスタ）やダイオード２８を備えている。なお、図２では、このパワー素子１２のうちＩＧＢＴ２６を代表して示している。パワー素子１２の両面には不図示の電極が設けられ、素子下電極板１０の内面３０（本発明における第１電極板の第１面の一例）がはんだ層３２によってパワー素子１２の面３３（本発明における半導体素子部の第１面の一例）の電極に接合されている。
上面電極板１４は、略矩形平板状に形成され、バスバー３８が設けられている。この上面電極板１４の内面４０（本発明における第２電極板の第１面の一例）は、はんだ層４２によってブロック電極板１６の面４４（本発明における半導体素子部の第２面の一例）に接合されている。また、後述するように、上面電極板１４をブロック電極板１６の面４４に圧接させてもよい。これにより、上面電極板１４とブロック電極板１６とが、電気的および熱的に接続している。また、後述するように、上面電極板１４に貫通穴６２（図１２参照）を設けてもよい。
ブロック電極板１６は、パワー素子１２とともに半導体素子部を構成する一例であって、矩形ブロック状に形成され、その面３４がはんだ層３６によってパワー素子１２の面３７の電極に接合されている。本実施例では、ブロック電極板１６の面３４の面積は、ＩＧＢＴ２６やダイオード２８の面積よりも小さく、例えばＩＧＢＴ２６とブロック電極板１６との接合面積はＩＧＢＴ２６の電極とほぼ同じ大きさとなっている。
ＩＧＢＴ２６の端部には、複数の制御用電極（不図示）が設けられ、この各制御用電極に制御用配線２２の一端が接続されている。制御用配線２２の他端は、制御用端子１８に接続されている。制御用配線２２には、例えば、アルミボンディングワイヤーを用いる。
素子下電極板１０、上面電極板１４、ブロック電極板１６、制御用端子１８は、銅板であり、さらにニッケルめっきを施してもよい。あるいは、ニッケルめっきを施したアルミ板であってもよい。
封止樹脂２０は、液状の熱硬化性樹脂が硬化したものであり、素子下電極板１０の外面４６（本発明における第１電極板の第２面の一例）とブロック電極板１６の面４４の部分を除いて、素子下電極板１０とはんだ層３２とパワー素子１２とはんだ層３６とブロック電極板１６の面（本発明における封止面の一例）を覆うことにより、素子下電極板１０と上面電極板１４との間の空間と、素子下電極板１０の周囲の空間とを封止している。封止樹脂２０には、例えば、エポキシ樹脂を使用する。
以上が、半導体装置の構成概要についての説明であり、以下、半導体装置の製造方法について説明する。
〔実施例１〕
図３〜図５は、実施例１の製造方法を示す図である。図３〜図５では、パワー素子１２のうちＩＧＢＴ２６の部分の断面を示しているが、ダイオード２８の部分の断面についても以下の内容と同様に説明できるものとする。
まず、図３に示すように、素子下電極板１０の内面３０とパワー素子１２の面３３とをはんだ接合し（本発明における第１接合工程の一例）、また、パワー素子１２の面３７とブロック電極板１６の面３４とをはんだ接合する。これにより、素子下電極板１０、はんだ層３２、パワー素子１２、はんだ層３６、ブロック電極板１６の順に積層させる。また、ＩＧＢＴ２６の端部に設けられた制御用電極（不図示）と制御用端子１８とを、制御用配線２２により接続する。以上により、図３に示すような接合体５０を形成する。
次に、図４に示すように、トランスファーモールドまたはポティング封止などにより、接合体５０の周囲を封止樹脂２０で覆うことにより、接合体５０の周囲の空間を封止樹脂２０で封止する。このとき、素子下電極板１０の外面４６を封止樹脂２０で覆わないようにする。
特に、トランスファーモールドの場合、成形型内に液状樹脂を注入する際に、素子下電極板１０の外面４６を成形型に密着させて、素子下電極板１０の外面４６に液状樹脂が回り込まないようにする。これにより、素子下電極板１０の外面４６が封止樹脂２０で覆われない。また、ブロック電極板１６の面４４と成形型との間には十分なクリアランスを設けておき、液状樹脂が回り込むようにして、ブロック電極板１６の面４４が封止樹脂２０で覆われるようにする。これにより、接合体５０を構成する各部品の高さのばらつきにより接合体５０と成形型とが干渉することを防止できる。
ここで、高温の液状樹脂が硬化して封止樹脂２０となる際に、硬化収縮や熱収縮により封止樹脂２０が収縮するが、接合体５０には上面電極板１４が未だ接合されておらず、封止樹脂２０の面５２は解放されている。そのため、封止樹脂２０が収縮する際に発生する応力は解放され、素子下電極板１０と封止樹脂２０との接着部分に剥離を促すような応力が印加されない。したがって、素子下電極板１０と封止樹脂２０との接着部分で剥離が生じない。なお、パワー素子１２と封止樹脂２０との間の接着部分や、ブロック電極板１６と封止樹脂２０との間の接着部分においても、同様に、剥離が生じない。
次に、図５に示すように、ブロック電極板１６の面４４が露出する高さになるまで、ブロック電極板１６の面４４側に存在する封止樹脂２０を研削して除去する。以上のような図４および図５に示すように、封止接合体５４を形成する（本発明における封止工程の一例）。
次に、封止接合体５４におけるブロック電極板１６の面４４に上面電極板１４を接合する（本発明における第２接合工程の一例）。これにより、前記の図２に示すような半導体装置１が製造される。図２に示す例では、上面電極板１４とブロック電極板１６との間の接合方法としてはんだ接合を行い、はんだ層４２を形成している。
なお、ブロック電極板１６の面４４に上面電極板１４を接合するに際しては、上面電極板１４とブロック電極板１６とを電気的および熱的に接合させる。そして、接合時においては、封止樹脂２０が変質しないように注意する。また、ブロック電極板１６と封止樹脂２０との間の接着部分や、パワー素子１２と封止樹脂２０との間の接着部分や、素子下電極板１０と封止樹脂２０との間の接着部分が剥離しないように注意する。また、はんだ層３２やはんだ層３６が溶融・変質しないように注意する。
本実施例では、はんだ層４２において、はんだ層３２やはんだ層３６で使用するはんだよりも融点が低く、かつ封止樹脂２０の耐熱温度以下の融点である低融点はんだを使用することが考えられる。これにより、接合時において封止樹脂２０が変質したり、封止接合体５４を構成する各部品と封止樹脂２０との間の接着部分が剥離したり、はんだ層３２やはんだ層３６が溶融・変質したりしない。
その他、上面電極板１４とブロック電極板１６との間の接合方法としては、超音波接合による接合方法、導電性接着剤を用いて接着させる接合方法、Ａｇナノ粒子接合法や酸化銀マイクロ粒子接合法による接合方法、ネジ締結やリベット接合による接合方法なども考えられる。
このように、本実施例では、ブロック電極板１６に上面電極板１４を接合していない状態の接合体５０の周囲の空間を封止樹脂２０により封止して封止接合体５４を形成した後に、ブロック電極板１６に上面電極板１４を接合している。そのため、封止樹脂２０の収縮による素子下電極板１０と封止樹脂２０との接着部分での剥離を防止できる。なお、同様に、パワー素子１２と封止樹脂２０との間の接着部分での剥離や、ブロック電極板１６と封止樹脂２０との間の接着部分での剥離についても防止できる。
また、本実施例では、ブロック電極板１６に上面電極板１４を接合していない状態で封止接合体５４を形成しているので、上面電極板１４の内面４０に封止樹脂２０が接着していない。そのため、半導体装置１の製造過程や半導体装置１の使用環境下における冷熱サイクルにおいて、封止樹脂２０が収縮しても、素子下電極板１０と上面電極板１４との間の封止樹脂２０で応力を内包しない。したがって、素子下電極板１０やパワー素子１２やブロック電極板１６などにおいて、封止樹脂２０との剥離を防止できる。
ゆえに、ポリアミド樹脂やポリイミド樹脂などのコーティング樹脂を付与しなくても、素子下電極板１０やパワー素子１２やブロック電極板１６などにおける封止樹脂２０との密着性を確保することができ、製造作業の煩雑さを軽減し、かつ製造コストの抑制を図りつつ半導体装置１の信頼性を向上させることができる。
また、本実施例では、封止樹脂２０は、ブロック電極板１６と上面電極板１４との配列方向にて上面電極板１４の内面４０の位置よりもブロック電極板１６が配置される側の位置に設けられ、上面電極板１４の内面４０の位置よりも外面４８（本発明における第２電極板の第２面の一例）側の位置には設けられていない。そのため、封止樹脂２０の使用量を軽減でき、封止樹脂コストの低減と半導体装置１の軽量化を図ることができる。
なお、半導体装置１を寒暖差の大きい使用環境下で使用する場合や、半導体装置１を大型化する場合には、熱応力が大きくなり、ブロック電極板１６などの各部品と封止樹脂２０との間の接着部分に剥離が生じるおそれがある。この場合には、剥離が生じやすい個所にポリアミド樹脂５６を付与しておくことが考えられる。
具体的には、前記の図３に示すように接合体５０を形成した後、図６に示すようにディスペンサ５８によりブロック電極板１６の周辺（ブロック電極板１６とパワー素子１２）にポリアミド樹脂５６を付与する。次に、図７に示すようにポリアミド樹脂５６を付与した接合体５９の周囲の空間を封止樹脂２０で封止した後に、図８に示すように封止樹脂２０とポリアミド樹脂５６とを研削してブロック電極板１６の面４４を露出させた封止接合体６１を形成し、図９に示すように上面電極板１４とブロック電極板１６とを接合させる。
これにより、半導体装置２が製造される。
ブロック電極板１６の周囲の封止樹脂２０には硬化収縮による応力が僅かに残り易く、半導体装置１の使用条件によってはブロック電極板１６と封止樹脂２０との間の接着部分で剥離が発生するおそれがある。そこで、図６〜図９に示すように、ブロック電極板１６の周辺にポリアミド樹脂５６を付与することにより、ブロック電極板１６と封止樹脂２０との間の接着部分の剥離の発生を確実に抑制することができる。尚、素子下電極板１０の上面３０と封止樹脂２０との密着性を上げるために、上面３０の広い領域にポリアミドを塗布してもよい。
また、本実施例では、上面電極板１４を接合していない状態の接合体５０に対し、ディスペンサ５８によりポリアミド樹脂５６の原液を滴下するだけで、容易にブロック電極板１６にポリアミド樹脂５６を付与することができる。また、ディスペンサ５８によりポリアミド樹脂５６をブロック電極板１６の周辺部分だけに限定して塗布することができるので、ポリアミド樹脂５６の使用量を最大限減らすことができる。また、ディスペンサ５８によりポリアミド樹脂５６の原液を滴下できるので、ポリアミド樹脂５６の原液が飛散しない。また、ディスペンサ５８によりポリアミド樹脂５６の原液を滴下できるので、滴下前のポリアミド樹脂５６の原液が外気に触れて吸湿することがなく、滴下前のポリアミド樹脂５６の原液に異物が付着して汚染されないことから、ディスペンサ５８内のポリアミド樹脂５６の原液をほぼ全部使用することができ、ポリアミド樹脂５６の材料コストを抑制することができる。さらに、ポリアミド樹脂５６の塗布面を垂直方向より直接目視できるので、ポリアミド樹脂５６の欠陥検査の作業性が良好である。
なお、ポリアミド樹脂５６の代わりにポリイミド樹脂を使用してもよい。
〔実施例２〕
図１０〜図１２は、実施例２の製造方法を示す図である。
実施例２では、実施例１の製造方法のうち、上面電極板１４とブロック電極板１６との間のはんだ接合の接合方法に特徴を有する。具体的には、図１０に示すように、封止接合体５４を予備加熱ヒータ６０により予備加熱しておく。このとき、はんだ層３２やはんだ層３６に使用したはんだの融点以下であって、かつ、封止樹脂２０の耐熱温度以下の温度で、予備加熱しておく。一例として、はんだ層３２やはんだ層３６に使用したはんだの融点が２３０℃以上２６０℃以下であって、封止樹脂２０の耐熱温度が１８０℃の場合には、封止接合体５４を１２０℃以上１８０℃未満の温度で予備加熱しておく。
そして、上面電極板１４を封止接合体５４に搭載する。なお、上面電極板１４も封止接合体５４に搭載する前に、不図示の予備加熱ヒータなどにより予備加熱しておき、封止接合体５４に搭載した後もホットエアなどで加熱しておくことが望ましい。
次に、図１１に示すように、上面電極板１４の内面４０と外面４８とを貫通する貫通穴６２からディスペンサ６３により溶融したはんだを供給する。このとき使用するはんだとして、はんだ層３２やはんだ層３６に使用したはんだと同じものを使用するか、あるいは、同等の融点のはんだを使用する。なお、一例として、はんだ層３２やはんだ層３６に使用したはんだの融点が２３０℃以上２６０℃以下の場合には、同じはんだを使用するか、同等の融点のはんだとして１４０℃以上２１０℃以下の融点のはんだを使用することが考えられる。
このようなはんだを溶融させた状態で貫通穴６２から供給すると、ブロック電極板１６の面４４の温度は貫通穴６２から供給したはんだの融点以下であるが、余熱により溶融状態のはんだが徐々に凝結しながら毛細管力によって上面電極板１４とブロック電極板１６との間に濡れ広がり、はんだ層４２が形成される。なお、余分なはんだは貫通穴６２から溢れ出るので、ディスペンサ６３によるはんだの供給量の制御精度を緩和することができる。
なお、ブロック電極板１６の面４４や上面電極板１４の面４０に酸化膜が形成されているとブロック電極板１６と上面電極板１４とのはんだ接合ができない。そこで、封止接合体５４の予備加熱及び、このはんだ付時の加熱は、窒素と水素とを混合させた還元性ガスの雰囲気中で行い、ブロック電極板１６の面４４の酸化膜を除去しておく。あるいは、封止樹脂５４で電位差が生じる部分は封止樹脂２０で封止され露出していなくて、上面電極板１４とブロック電極１６の面４４とのはんだ接合部付近に電位差が生じる部分が存在しないため、貫通穴６２から注入するはんだに予めフラックス材を含有させておくか、あるいは、予めブロック電極板１６の面４４にスプレーやはけでフラックス材を付与しておき、ブロック電極板１６の面４４の酸化膜を化学的に除去してもよい。
また、減圧下で脱気しながらはんだ層４２を形成すれば、はんだ層４２内におけるボイドの発生を防止することができる。
次に、上面電極板１４の外面４８の仕上げを行う。具体的には、貫通穴６２から上面電極板１４の外面４８に溢れ出た余分なはんだを、はんだの融点以上に熱したはんだコテで溶融させて除去するか、あるいは、切削機で切削して除去することが考えられる。これにより、図１２に示すように、半導体装置３が製造される。
このように本実施例では、はんだ層３２やはんだ層３６に使用したはんだの融点以下であって、かつ、封止樹脂２０の耐熱温度以下に、封止接合体５４を予備加熱しておき、はんだ層４２を形成する。そのため、はんだ層４２に、はんだ層３２やはんだ層３６に使用したはんだと同じはんだまたは、同等の融点のはんだを使用することができる。したがって、高価で接合性が低いおそれのある低融点はんだを使用する必要がないので、製造コストを抑制しつつ、はんだ層４２において高い接合性を実現することができる。
また、図１３〜図１５に示すような変形例も考えられる。まず、図１３に示すように、封止接合体５４を予備加熱ヒータ６０により図１０と同様に予備加熱しておく。その一方で、図１４に示すように、上面電極板１４の内面４０にはんだを付与し、加熱ヒータ６４により上面電極板１４をはんだの融点以上に加熱してはんだを溶融状態にしておく。なお、上面電極板１４の内面４０にはんだを付与するにあたっては、例えば、上面電極板１４の内面４０に溶融状態のはんだを滴下したり、上面電極板１４の内面４０にシート状のはんだを置くことなどが考えられる。
そして、封止接合体５４を予備加熱ヒータ６０により予備加熱した状態で、上面電極板１４を温度が下がらないようにホットエアなどで保温しながら短時間で反転させて、ブロック電極板１６の面４４に上面電極板１４の内面４０における溶融状態のはんだを重ね合わせて接合する。これにより、前記の図２に示すような半導体装置１が製造される。
このような変形例においても、はんだ層４２に、はんだ層３２やはんだ層３６に使用したはんだと同じはんだまたは、同等の融点のはんだを使用することができ、製造コストを抑制しつつ、はんだ層４２において高い接合性を実現することができる。
また、溶融状態のはんだが徐々に凝結しながら毛細管力によりブロック電極板１６の面４４と上面電極板１４の内面４０との間に濡れ広がることにより、はんだ層４２を形成することができる。
また、上面電極板１４に貫通穴６２を設ける必要がなくなり、さらに製造コストを抑制できる。
〔実施例３〕
ここで、封止接合体５４において、ブロック電極板１６の面４４と封止樹脂２０の面６６とが面一の場合や、ブロック電極板１６の面４４が封止樹脂２０の面６６よりも突出している場合を考える。すると、これらの場合において、ブロック電極板１６の面４４と上面電極板１４の内面４０との間にはんだ層４２を形成すると、図１５に示すように、上面電極板１４の内面４０と封止樹脂２０の面６６との間に隙間６８が生じる。そして、このような隙間６８が生じると、上面電極板１４が外力を受けたときに、図１５に示すような矢印方向の力が作用して、はんだ層４２に大きな応力が発生するおそれがある。
そこで本実施例では、図１６に示すように、封止接合体５４において、パワー素子１２とブロック電極板１６との配列方向にて面６６よりもブロック電極板１６の面４４が凹むように、封止樹脂２０の面６６に対しブロック電極板１６の面４４を低くして、凹み７０を設けておく。そして、この凹み７０内に、はんだ層４２を形成して上面電極板１４とブロック電極板１６とを接合する。
これにより、図１７に示すように、上面電極板１４の内面４０と封止樹脂２０の面６６との間に隙間６８が生じない。そのため、上面電極板１４が外力を受けても、はんだ層４２の面７２と封止樹脂２０の面６６とで支持されるので、はんだ層４２に大きな応力が発生しない。
なお、封止樹脂２０として、素子下電極板１０やブロック電極板１６とほぼ等しい線膨張係数の材料を使用することが望ましい。これにより、半導体装置の使用環境下における冷熱サイクルにおいて、封止樹脂２０の膨張・収縮による熱応力の発生が軽減され、素子下電極板１０やブロック電極板１６と封止樹脂２０との密着状態を維持することができ、かつ上面電極板１４とブロック電極板１６との間の接合状態を維持できる。
また、はんだ層４２の厚みを２００μｍよりも大きくすると、はんだ層４２に使用したはんだと封止樹脂２０との線膨張係数の差や、はんだ付時の凝固収縮の影響が大きくなる。そのため、半導体装置の使用環境下における冷熱サイクルにおいて、封止樹脂２０の膨張・収縮による熱応力の影響が大きくなり、上面電極板１４とブロック電極板１６との間の接合状態を維持できないおそれがある。したがって、凹み７０の厚みは、２００μｍ以下であることが望ましい。
また、封止樹脂２０に余分なはんだを逃がすためのポケット７４を設けておけば、余分なはんだが凹み７０から溢れ出て上面電極板１４の内面４０と封止樹脂２０の面６６との間に入り込むおそれがなくなる。
また、上面電極板１４と封止樹脂２０との間に不図示の接着剤を付与して、上面電極板１４と封止樹脂２０との間の密着性を強化してもよい。
また、封止樹脂２０にガラスや無機の硬い配合材を添加して封止樹脂２０の硬度を高めておくことが望ましい。これにより、ブロック電極板１６と封止樹脂２０とを同一条件で研削（例えば、フライス研削など）すれば、選択的にブロック電極板１６の切削量を封止樹脂２０の切削量よりも多くでき、容易に凹み７０を形成することができる。
〔実施例４〕
図１８〜図２１は、実施例４の製造方法を示す図である。
本実施例では、実施例１と異なる点として上面電極板１４とブロック電極板１６との間を接合させずに、ブロック電極板１６に上面電極板１４を圧接させることにより半導体装置１を形成している。
具体的には、図１８に示すように、まず、封止接合体５４において、ブロック電極板１６の面４４と、ブロック電極板１６の面４４の周辺部分の封止樹脂２０の面６６とに、ハケ塗り、ディスペンス塗布、スクリーン又はメタルマスク印刷により放熱用シリコーングリス７６を付与する（本発明における放熱材付与工程の一例）。
次に、図１９に示すように、放熱用シリコーングリス７６が付与されたブロック電極板１６の面４４側に上面電極板１４を配置する。このとき、上面電極板１４の内面４０には凸部７８を設けておく。
次に、図２０に示すように、この圧接前接合体８２を両面冷却器における各冷却チューブ８４の間に挿入する。このとき、上面電極板１４の外面４８と素子下電極板１０の外面４６に放熱用シリコーングリス（不図示）を付与した上に絶縁基板８０を配置し、さらに、絶縁基板８０にも放熱用シリコーングリス（不図示）を付与しておく。
次に、図２１と図２２に示すように、各冷却チューブ８４をハウジング８８に搭載し、積層パワーモジュール９０を製造する。このとき、積層パワーモジュール９０において、不図示のバネにより各冷却チューブ８４を加圧する。これにより、圧接前接合体８２に外力が加わって、上面電極板１４の凸部７８が放熱用シリコーングリス７６を突き破ってブロック電極板１６に圧接する（本発明における圧接工程の一例）。これにより、圧接前接合体８２から、図２３に示すような半導体装置４が製造される。なお、図２１は積層パワーモジュール９０の一部における平面図であり、図２２は図２１のＢ−Ｂ断面図である。
このように、本実施例では、上面電極板１４に凸部７８を設けてブロック電極板１６に圧接させることにより、上面電極板１４とブロック電極板１６とを電気的および熱的に接続させることができる。
また、上面電極板１４とブロック電極板１６とを接合するための接合材や加熱工程が不要になり、製造コストを抑制することができる。また、大電流の通電によりブロック電極板１６で発生する熱は放熱用シリコーングリス７６によりブロック電極板１６から上面電極板１４へ放熱されるので、上面電極板１４とブロック電極板１６との間で大電流を通電させることができる。なお、上面電極板１４とブロック電極板１６との間の接続部分で発生する熱量が小さい場合には、放熱用シリコーングリス７６を付与しない実施例も考えられる。
また、上面電極板１４に凸部７８を設けてブロック電極板１６に圧接させる際には、上面電極板１４とブロック電極板１６との導通を阻害しないように注意しながら上面電極板１４の内面４０と封止樹脂２０の面６６との間に接着剤を付与して、仮固定しておいてもよい。これにより、上面電極板１４とブロック電極板１６との相対的な位置ズレの発生を防止できる。
なお、上面電極板１４の凸部７８の高さが５０μｍよりも大きくなると、上面電極板１４とブロック電極板１６との間に存在する放熱用シリコーングリス７６の熱抵抗が大きくなり、パワー素子１２の放熱を阻害するおそれがある。一方、上面電極板１４の凸部７８の高さが数μｍよりも小さくなると、放熱用シリコーングリス７６に配合される熱伝導性を備えた不図示の無機フィラーのほうが大きくなり、上面電極板１４とブロック電極板１６との間に無機フィラーが挟まって、上面電極板１４をブロック電極板１６に圧接できないおそれがある。そのため、上面電極板１４の凸部７８の高さは、数μｍ以上５０μｍ以下とすることが望ましい。
また、確実に放熱用シリコーングリス７６を突き破ることができ、かつ、ブロック電極板１６との接点における通電に伴う異常発熱を抑制できるように、上面電極板１４の凸部７８は、１ｍｍ×１ｍｍ〜８ｍｍ×８ｍｍ程度の範囲内に設定することが望ましい。また、上面電極板１４の凸部７８の先端は、円錐形であることが望ましい。また、上面電極板１４の凸部７８は、１個の上面電極板１４につき１個に限らず、２個以上の複数個設けてもよい。このような上面電極板１４の凸部７８は、鍛造や研削やエッチングで容易に成形することができる。また、アルミや金などのワイヤボンディングや、高電気伝導度の金属片を超音波接合や導電性樹脂、ろう付、圧入等で形成することが可能である。
尚、放熱用シリコーングリス７６の代わりに、導電性ペーストを付与してもよい。また、上面電極板１４の凸部７８の部分をくり抜いたカーボンシートを使用してもよい。カーボンシートとしては、特に、カーボン繊維を厚さ方向に揃えて、厚さ方向の熱伝導性を改善したものが好ましい。
また、封止樹脂２０に余分な放熱用シリコーングリス７６を逃がすためのポケット８６（図２３参照）を設けておけば、余分な放熱用シリコーングリス７６が溢れ出て上面電極板１４の内面４０と封止樹脂２０の面６６との間に入り込まない。これにより、上面電極板１４と封止樹脂２０との間の密着性を確実に維持でき、圧接前接合体８２の圧接後の厚さばらつきを低減することができる。
また、本実施例では、実施例１と同様に以下の効果も有する。
ブロック電極板１６に上面電極板１４を圧接していない状態の接合体５０の周囲を封止樹脂２０により封止して封止接合体５４を形成した後に、ブロック電極板１６に上面電極板１４を圧接している。そのため、封止樹脂２０の収縮による素子下電極板１０と封止樹脂２０との接着部分での剥離を防止できる。なお、同様に、パワー素子１２と封止樹脂２０との間の接着部分での剥離や、ブロック電極板１６と封止樹脂２０との間の接着部分での剥離についても防止できる。
また、本実施例では、ブロック電極板１６に上面電極板１４を圧接していない状態で封止接合体５４を形成しているので、上面電極板１４に封止樹脂２０が接着していない。そのため、半導体装置４の製造過程や半導体装置４の使用環境下における冷熱サイクルにおいて、封止樹脂２０が収縮しても、素子下電極板１０と上面電極板１４との間の封止樹脂２０で応力を内包しない。したがって、素子下電極板１０やパワー素子１２やブロック電極板１６などにおいて、封止樹脂２０との剥離を防止できる。
ゆえに、ポリアミド樹脂やポリイミド樹脂などのコーティング樹脂を付与しなくても、素子下電極板１０やパワー素子１２やブロック電極板１６などにおける封止樹脂２０との密着性を確保することができ、製造作業の煩雑さを軽減し、かつ製造コストの抑制を図りつつ半導体装置４の信頼性を向上させることができる。
また、封止樹脂２０は、ブロック電極板１６と上面電極板１４との配列方向にて上面電極板１４の内面４０の位置よりもブロック電極板１６が配置される側の位置に設けられ、上面電極板１４の内面４０の位置よりも外面４８側の位置には設けられていない。そのため、封止樹脂２０の使用量を軽減でき、半導体装置４の軽量化を図ることができる。
なお、上記した実施の形態は単なる例示にすぎず、本発明を何ら限定するものではなく、その要旨を逸脱しない範囲内で種々の改良、変形が可能であることはもちろんである。
１ 半導体装置
１０ 素子下電極板
１２ パワー素子
１４ 上面電極板
１６ ブロック電極板
１８ 制御用端子
２０ 封止樹脂
２２ 制御用配線
２６ ＩＧＢＴ
２８ ダイオード
３０ 内面
３２ はんだ層
３３ 面
３４ 面
３６ はんだ層
３７ 面
３８ バスバー
４０ 内面
４２ はんだ層
４４ 面
４６ 外面
４８ 外面
５０ 接合体
５２ 面
５４ 封止接合体
５６ ポリアミド樹脂
５８ ディスペンサ
５９ 接合体
６０ 予備加熱ヒータ
６１ 封止接合体
６２ 貫通穴
６４ 加熱ヒータ
６６ 面
７０ 凹み
７２ 面
７６ 放熱用シリコーングリス
７８ 凸部
８２ 圧接前接合体
８４ 冷却チューブ

Claims (12)

  1. 第１電極板の第１面と半導体素子部の第１面とを接合する第１接合工程と、前記半導体素子部の第２面と第２電極板の第１面とを接合する第２接合工程と、を有する半導体装置の製造方法において、
    前記第１接合工程により形成された前記第１電極板と前記半導体素子部との接合体における面のうち前記第１電極板の第２面と前記半導体素子部の第２面とを除いた封止面を樹脂で覆うことにより封止接合体を形成する封止工程を有し、
    前記第２接合工程は、前記封止工程の後に行うこと、
    を特徴とする半導体装置の製造方法。
  2. 請求項１に記載する半導体装置の製造方法において、
    前記封止工程では、前記接合体における前記封止面と前記半導体素子部の第２面とを前記樹脂で覆った後に、前記半導体素子部の第２面を覆った部分の前記樹脂を除去することにより前記封止接合体を形成すること、
    を特徴とする半導体装置の製造方法。
  3. 請求項１または２に記載する半導体装置の製造方法において、
    前記第２接合工程では、前記樹脂の耐熱温度以下であり、かつ、前記第１電極板の第１面と前記半導体素子部の第１面とを接合する第１接合材の融点以下の温度に、前記封止接合体を加熱すること、
    を特徴とする半導体装置の製造方法。
  4. 請求項３に記載する半導体装置の製造方法において、
    前記第２接合工程では、前記第２電極板に第１面と第２面とを貫通する貫通穴を設けておき、前記貫通穴から前記半導体素子部の第２面と前記第２電極板の第１面とを接合する第２接合材を供給すること、
    を特徴とする半導体装置の製造方法。
  5. 請求項３に記載する半導体装置の製造方法において、
    前記第２接合工程では、前記第２電極板を前記半導体素子部の第２面と前記第２電極板の第１面とを接合する第２接合材の融点以上に加熱しておき、前記第２接合材を前記第２電極板の第１面に付与すること、
    を特徴とする半導体装置の製造方法。
  6. 請求項１乃至５のいずれか一項に記載する半導体装置の製造方法において、
    前記封止工程では、前記第１電極板と前記半導体素子部との配列方向にて前記樹脂の面よりも前記半導体素子部の第２面が凹むように前記封止接合体に凹部を形成し、
    前記第２接合工程では、前記凹部に前記半導体素子部の第２面と前記第２電極板の第１面とを接合する接合層を形成すること、
    を特徴とする半導体装置の製造方法。
  7. 第１電極板の第１面と半導体素子部の第１面とを接合する第１接合工程を有する半導体装置の製造方法において、
    前記第１接合工程により形成された前記第１電極板と前記半導体素子部との接合体における面のうち前記第１電極板の第２面と前記半導体素子部の第２面とを除いた封止面を樹脂で覆うことにより封止接合体を形成する封止工程と、
    前記封止接合体における前記半導体素子部の第２面に第２電極板の第１面に設けられた凸部を圧接する圧接工程と、
    を有することを特徴とする半導体装置の製造方法。
  8. 請求項７に記載する半導体装置の製造方法において、
    前記半導体素子部と前記第２電極板との間に放熱材を付与する放熱材付与工程を有すること、
    を特徴とする半導体装置の製造方法。
  9. 第１電極板の第１面と半導体素子部の第１面とが接合し、前記半導体素子部の第２面と第２電極板の第１面とが接合する半導体装置において、
    前記第１電極板と前記半導体素子部との接合体における面のうち前記第１電極板の第２面と前記半導体素子部の第２面とを除いた封止面を樹脂で覆うことにより形成された封止接合体を有し、
    前記封止接合体の樹脂部分は前記第２電極板の第１面に接着しておらず、かつ前記半導体素子部と前記第２電極板との配列方向にて前記第２電極板の第１面の位置よりも前記半導体素子部が配置される側の位置に設けられていること、
    を特徴とする半導体装置。
  10. 請求項９に記載する半導体装置において、
    前記第２電極板は、第１面と第２面とを貫通する貫通穴を備えること、
    を特徴とする半導体装置。
  11. 請求項９または１０に記載する半導体装置において、
    前記封止接合体は、前記第１電極板と前記半導体素子部との配列方向にて前記樹脂の面よりも前記半導体素子部の第２面が凹むように形成された凹部を備え、
    前記凹部に前記半導体素子部の第２面と前記第２電極板の第１面とを接合する接合層が形成されていること、
    を特徴とする半導体装置。
  12. 第１電極板の第１面と半導体素子部の第１面とが接合する半導体装置において、
    前記半導体素子部の第２面に圧接する凸部が形成された第１面を備えた第２電極板と、
    前記第１電極板と前記半導体素子部との接合体における面のうち前記第１電極板の第２面と前記半導体素子部の第２面とを除いた封止面を樹脂で覆うことにより形成された封止接合体とを有し、
    前記封止接合体の樹脂部分は前記第２電極板の第１面に接着しておらず、かつ前記半導体素子部と前記第２電極板との配列方向にて前記第２電極板の第１面の位置よりも前記半導体素子部が配置される側の位置に設けられていること、
    を特徴とする半導体装置。
JP2010543342A 2010-02-01 2010-02-01 半導体装置の製造方法および半導体装置 Expired - Fee Related JP5321600B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2010/051327 WO2011092859A1 (ja) 2010-02-01 2010-02-01 半導体装置の製造方法および半導体装置

Publications (2)

Publication Number Publication Date
JPWO2011092859A1 JPWO2011092859A1 (ja) 2013-05-30
JP5321600B2 true JP5321600B2 (ja) 2013-10-23

Family

ID=44318867

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010543342A Expired - Fee Related JP5321600B2 (ja) 2010-02-01 2010-02-01 半導体装置の製造方法および半導体装置

Country Status (5)

Country Link
US (1) US8633060B2 (ja)
EP (1) EP2533275A4 (ja)
JP (1) JP5321600B2 (ja)
CN (1) CN102473653B (ja)
WO (1) WO2011092859A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5747737B2 (ja) * 2011-08-26 2015-07-15 三菱電機株式会社 半導体装置とその製造方法
US9041188B2 (en) * 2012-11-10 2015-05-26 Vishay General Semiconductor Llc Axial semiconductor package
CN105122446B (zh) 2013-09-30 2019-07-19 富士电机株式会社 半导体装置、半导体装置的组装方法、半导体装置用部件以及单位模块
WO2016030955A1 (ja) * 2014-08-25 2016-03-03 ルネサスエレクトロニクス株式会社 半導体装置および電子装置
CN107112318B (zh) * 2014-12-29 2019-06-18 三菱电机株式会社 功率模块
JP6561602B2 (ja) * 2015-06-09 2019-08-21 富士通株式会社 電子装置の製造方法
DE102017120753B4 (de) 2017-09-08 2021-04-29 Infineon Technologies Austria Ag SMD-Package mit Oberseitenkühlung
DE102017120747B4 (de) * 2017-09-08 2020-07-30 Infineon Technologies Austria Ag SMD-Gehäuse mit Oberseitenkühlung und Verfahren zu seiner Bereitstellung
JP6981192B2 (ja) * 2017-11-15 2021-12-15 トヨタ自動車株式会社 半導体装置の製造方法
JP6973023B2 (ja) * 2017-12-19 2021-11-24 株式会社デンソー 半導体装置
CN111212489A (zh) * 2018-11-21 2020-05-29 南韩商H&世温股份有限公司 加热器组件
US11621211B2 (en) * 2019-06-14 2023-04-04 Mediatek Inc. Semiconductor package structure

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000243880A (ja) * 1999-02-19 2000-09-08 Sanyo Electric Co Ltd 半導体装置とその製造方法
JP2008078561A (ja) * 2006-09-25 2008-04-03 Toshiba Corp 半導体装置及びその製造方法
JP2008227131A (ja) * 2007-03-13 2008-09-25 Renesas Technology Corp 半導体装置及びその製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE316534B (ja) * 1965-07-09 1969-10-27 Asea Ab
DE2556749A1 (de) * 1975-12-17 1977-06-23 Bbc Brown Boveri & Cie Leistungshalbleiterbauelement in scheibenzellenbauweise
JP3189799B2 (ja) 1991-08-23 2001-07-16 ソニー株式会社 半導体装置の製造方法
JP3719506B2 (ja) 2001-12-19 2005-11-24 株式会社デンソー 半導体装置及びその製造方法
JP3864029B2 (ja) * 2000-03-24 2006-12-27 松下電器産業株式会社 半導体パッケージ及び半導体パッケージの製造方法
JP4192396B2 (ja) 2000-04-19 2008-12-10 株式会社デンソー 半導体スイッチングモジュ−ル及びそれを用いた半導体装置
US6897567B2 (en) * 2000-07-31 2005-05-24 Romh Co., Ltd. Method of making wireless semiconductor device, and leadframe used therefor
JP4240899B2 (ja) 2001-03-26 2009-03-18 Ｎｅｃエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
US7145254B2 (en) * 2001-07-26 2006-12-05 Denso Corporation Transfer-molded power device and method for manufacturing transfer-molded power device
JP4085768B2 (ja) * 2002-10-08 2008-05-14 トヨタ自動車株式会社 上部電極、パワーモジュール、および上部電極のはんだ付け方法
JP2004208411A (ja) 2002-12-25 2004-07-22 Denso Corp ハーフブリッジ回路用半導体モジュール
JP3879688B2 (ja) * 2003-03-26 2007-02-14 株式会社デンソー 半導体装置
JP4281050B2 (ja) 2003-03-31 2009-06-17 株式会社デンソー 半導体装置
JP2005136018A (ja) * 2003-10-29 2005-05-26 Denso Corp 半導体装置
JP4363324B2 (ja) * 2004-12-22 2009-11-11 トヨタ自動車株式会社 半導体モジュール
US20090057852A1 (en) * 2007-08-27 2009-03-05 Madrid Ruben P Thermally enhanced thin semiconductor package
JP4899481B2 (ja) * 2006-01-10 2012-03-21 サンケン電気株式会社 外部に露出する放熱体を上部に有する樹脂封止型半導体装置の製法
JP2007073987A (ja) 2006-11-17 2007-03-22 Sanyo Electric Co Ltd 半導体モジュール
US7851908B2 (en) * 2007-06-27 2010-12-14 Infineon Technologies Ag Semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000243880A (ja) * 1999-02-19 2000-09-08 Sanyo Electric Co Ltd 半導体装置とその製造方法
JP2008078561A (ja) * 2006-09-25 2008-04-03 Toshiba Corp 半導体装置及びその製造方法
JP2008227131A (ja) * 2007-03-13 2008-09-25 Renesas Technology Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
WO2011092859A1 (ja) 2011-08-04
JPWO2011092859A1 (ja) 2013-05-30
CN102473653B (zh) 2016-05-04
EP2533275A1 (en) 2012-12-12
EP2533275A4 (en) 2016-12-21
US20120043662A1 (en) 2012-02-23
US8633060B2 (en) 2014-01-21
CN102473653A (zh) 2012-05-23

Similar Documents

Publication Publication Date Title
JP5321600B2 (ja) 半導体装置の製造方法および半導体装置
US10462921B2 (en) Method for producing an electronic module assembly and electronic module assembly
CN109478521B (zh) 半导体装置
US7215020B2 (en) Semiconductor device having metal plates and semiconductor chip
JP6619356B2 (ja) 電力用半導体装置およびその製造方法
JP6345342B2 (ja) 半導体装置
CN101335263A (zh) 半导体模块和半导体模块的制造方法
US20080206587A1 (en) Method of manufacturing an electronic component and an electronic device
JP5262983B2 (ja) モールドパッケージおよびその製造方法
JP2015144216A (ja) 半導体装置及びその製造方法
JP2010092918A (ja) 板状電極とブロック状電極との接続構造及び接続方法
JPH11265976A (ja) パワー半導体モジュールおよびその製造方法
JP2015015335A (ja) 半導体装置
JP5515251B2 (ja) 半導体装置およびその製造方法
WO2015170738A1 (ja) ワイヤボンディング構造の製造方法、ワイヤボンディング構造、電子装置
JP5412532B2 (ja) 半導体装置及びその製造方法
JP2002329828A (ja) 半導体装置
JP2014078616A (ja) 電力用半導体装置
JP6011410B2 (ja) 半導体装置用接合体、パワーモジュール用基板及びパワーモジュール
US8159835B2 (en) Laser apparatus
JP2009016380A (ja) 半導体装置及びその製造方法
JP2014060344A (ja) 半導体モジュールの製造方法、半導体モジュール
WO2024111058A1 (ja) 半導体装置および半導体装置の製造方法
JP6794734B2 (ja) 半導体装置及び半導体装置の製造方法
JP2017092059A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130618

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130701

R151 Written notification of patent or utility model registration

Ref document number: 5321600

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees