JP2008078561A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2008078561A
JP2008078561A JP2006258930A JP2006258930A JP2008078561A JP 2008078561 A JP2008078561 A JP 2008078561A JP 2006258930 A JP2006258930 A JP 2006258930A JP 2006258930 A JP2006258930 A JP 2006258930A JP 2008078561 A JP2008078561 A JP 2008078561A
Authority
JP
Japan
Prior art keywords
electrode
lead
semiconductor element
semiconductor device
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006258930A
Other languages
English (en)
Inventor
Susumu Obata
進 小幡
Izuru Komatsu
出 小松
Tomohiro Iguchi
知洋 井口
Tomoyuki Kitani
智之 木谷
Masako Hirahara
昌子 平原
Yasunari Ukita
康成 浮田
Kazuto Higuchi
和人 樋口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2006258930A priority Critical patent/JP2008078561A/ja
Priority to US11/854,187 priority patent/US20080073794A1/en
Priority to CNA2007101612147A priority patent/CN101154642A/zh
Publication of JP2008078561A publication Critical patent/JP2008078561A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/24246—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8485—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】信頼性が高く、かつ、容易に製造することができるとともに、内部抵抗の一層の低抵抗化を図ることのできる半導体装置及びその製造方法を提供する。
【解決手段】半導体素子３と、半導体素子３に設けられた電極と接続される電極を有するリード４と、半導体素子３の電極とリード４の電極とを電気的に接続する金属膜６とを備える。
【選択図】図３

Description

本発明は、半導体装置及びその製造方法に関し、特に半導体素子の電極とリードの電極との間の抵抗を低減する電流経路部材が設けられた半導体装置及びその製造方法に関する。
半導体装置の一例として、電流のスイッチングや増幅に使用されるＦＥＴを含むトランジスタパッケージを挙げることができる。このトランジスタパッケージにおいて、半導体素子上の電極とリードの電極とは、金（Ａｕ）やアルミニウム（Ａｌ）等の導電性を有する金属から形成された複数本のワイヤによって電気的に接続されている。
近年の半導体市場では、高速に動作し高い処理能力を有しつつ、動作中の消費電力は低い半導体装置が求められている。このような相反する２つの課題を克服するために、半導体装置の回路の微細化が進められるとともに、供給された電力を半導体装置全体で効率よく利用するために、内部抵抗（ＯＮ抵抗）の低抵抗化が進められている。
この内部抵抗の例としては、半導体素子とリードとを接続する電流経路部材の抵抗成分と、この電流経路部材と各電極間の接続抵抗成分を挙げることができる。この電流経路部材として通常金属ワイヤが用いられるが、この金属ワイヤの抵抗が半導体装置全体の内部抵抗値に対して無視できない程に大きくなっている。従って、金属ワイヤを用いても金属ワイヤに関係する抵抗を低くすることができれば半導体素子の電極とリードの電極との接続抵抗成分も低くすることが可能である。
そのために、例えば、金属ワイヤの太線化や多線化が考えられるが、隣接する金属ワイヤ同士の短絡や取り付け本数と取り付け空間の制限のため、技術的に困難な点が生ずる。一方で、金属ワイヤ自身の抵抗値を低くする方法として、金属ワイヤを形成する金属材料を金（Ａｕ）やアルミニウム（Ａｌ）よりも低抵抗の材料に変更することが考えられる。但し、この方法では使用できる金属の種類が限定的であること、接合部分の信頼性があまり高くないことから採用は難しい。
このような問題を解決するための１つの方法として、以下の特許文献１には、半導体装置全体の低抵抗化を図るため、導電性を有する平板状の金属材料を用いて半導体素子の電極とリードの電極とを電気的に接続する半導体装置が提示されている。すなわち、この方法により半導体素子の電極とリードの電極との間の電流の流路断面積が拡大されるので、電極とリードとの間における抵抗を下げることができるとされる。この発明においては、平板状の金属材料に塑性変形を起こしやすいアルミニウム（Ａｌ）を採用し、超音波接合を用いて半導体素子の電極とリードの電極とを金属接合している。
特開２００２−３１４０１８号公報
しかしながら、上記特許文献１に開示された発明においては、アルミニウム（Ａｌ）の平板を超音波接合させるために大きな加重を印加する必要がある。そのため、半導体素子自体がこの加重に耐える必要があることから一定の大きさ以下の半導体素子や大きな加重を掛けることのできない半導体素子に対しては採用することができない。また、平板がアルミニウム（Ａｌ）であり、大幅な低抵抗化を図ることは困難である。
また、このような弊害を避けるために平板状の金属材料と半導体素子の電極及びリードの電極とを電気的に接続する部分にはんだまたは導電性ペーストを使用する方法もある。但し、一般にはんだや導電性ペーストは、温度差が激しく、かつ急激に温度が変化する、いわゆる温度サイクル試験において接合部界面にクラックや脆化が発生することから、温度変化に対する耐久性が低い。
本発明は上記課題を解決するためになされたものであり、本発明の目的は、信頼性が高く、かつ、容易に製造することができるとともに、内部抵抗の一層の低抵抗化を図ることのできる半導体装置及びその製造方法を提供することである。
本発明の実施の形態に係る第１の特徴は、半導体装置において、半導体素子と、半導体素子に設けられた電極と接続される電極を有するリードと、半導体素子の電極とリードの電極とを電気的に接続する金属膜とを備える。
本発明の実施の形態に係る第２の特徴は、半導体装置の製造方法において、半導体素子に設けられた電極と、半導体素子の電極と接続される電極を有するリードとの間に樹脂を充填する工程と、樹脂を間に挟んで半導体素子の電極とリードの電極とを電気的に接続する金属膜を設ける工程とを備える。
本発明によれば信頼性が高く、かつ、容易に製造することができるとともに、内部抵抗の一層の低抵抗化を図ることのできる半導体装置及びその製造方法を提供することができる。
以下、本発明の実施の形態について図面を参照して詳細に説明する。
（第１の実施の形態）
まず、第１の実施の形態に係る半導体装置の構成を説明する。本発明の実施の形態に係る半導体装置１は、第１のリード２に載置された半導体素子３と、半導体素子３に設けられた電極と接続される電極を有する第２のリード４と、半導体素子３と第２のリード４との間に充填される樹脂５と、半導体素子３の電極と第２のリード４の電極とを電気的に接続する金属膜６と、第１のリード２と、半導体素子３と、第２のリード４と、樹脂５と、金属膜６とを覆う外囲器７とを備える。
図１は半導体装置１の全体を示す斜視図である。半導体装置１は、そのほぼ外部全体を封止樹脂（以下、「外囲器７」と表わす。）で覆われている。本発明の実施の形態では、半導体装置１は第１のリード２と第２のリード４を各４本ずつ、計８本有している。
図２は、図１に示す半導体装置１をＸ−Ｘ線において切断して見た半導体装置１の平面図である。また、図３は、図２に示す半導体装置１をＹ−Ｙ線において切断して見た半導体装置１の切断断面図である。第１のリード２と第２のリード４の一端部が、対向するように外囲器７の両側から外側に露出されている。図３に示すように、第１のリード２上にはダイボンド材Ｄを介して半導体素子３が電気的に接続されている。
半導体素子３のダイボンド材Ｄを介して第１のリード２と接続されている一方の面３ａにはドレイン電極が設けられており、この面と対向する他方の面３ｂ（以下、「表面３ｂ」という。）には、ゲート電極及びソース電極が設けられている。第２のリード４において外囲器７の内部に含まれる端部の表面４ａには、リード電極が設けられている。
半導体素子３の表面３ｂと第２のリード４の表面４ａは、同一平面となるようにされている。すなわち、第２のリード４の曲げ加工を行う際に、第１のリード２上に載置される半導体素子３の表面３ｂの高さと第２のリード４の表面４ａの高さが同一となるよう、その高さが調節されている。
また、第１のリード２、半導体素子３と第２のリード４の間に充填される樹脂５（以下、単に「樹脂５」という。）もその高さが表面３ｂ及び表面４ａの高さと同一となるように充填される。このように樹脂５が充填されることで、図３に示すように、半導体素子３の表面３ｂと第２のリード４の表面４ａは充填された樹脂５の表面と同一平面を構成することになる。
半導体素子３の表面３ｂに設けられたゲート電極及びソース電極と、第２のリード４の表面４ａに設けられたリード電極とをつなぐように導電性ペースト８が塗布されている。また、この導電性ペースト８の上には金属膜６が導電性ペースト８を覆うように設けられている。そして、これらが外囲器７に覆われることで半導体装置１となる。
次に、図４ないし図８を用いて、本発明の第１の実施の形態にかかる半導体装置１の製造方法を説明する。
まず、図４に示すように、第１のリード２の上にダイボンド材Ｄを介して半導体素子３を接続する。第２のリード４は、配置したときにその表面４ａの高さが半導体素子３の表面３ｂの高さと同一となるように曲げ加工を行い、第１のリード２と第２のリード４とが対向する位置に配置する。
次に、図５に示すように、金型Ｍに図４で示したリードと半導体素子とを入れて、樹脂５を充填する。金型Ｍは、底面に樹脂５を注入する孔を有する器状部材Ｍ１と、器状部材Ｍ１に被せる蓋状部材Ｍ２とから構成されている。蓋状部材Ｍ２は、蓋状部材Ｍ２の器状部材Ｍ１の内部空間に対する面が半導体素子３の表面３ｂと第２のリード４の表面４ａと密着する状態で器状部材Ｍ１に被せられる。この器状部材Ｍ１に蓋状部材Ｍ２が被せられた状態で、図５の矢印に示すように器状部材Ｍ１の底面の孔から樹脂５が注入される。注入された樹脂５は、器状部材Ｍ１の内部に充填される。なお、この樹脂５は、半導体素子３の特性を阻害するものでなければその種類は問わない。
図６は、樹脂５を充填した後、金型Ｍを外した状態を示す図である。樹脂５が充填されて固化することで図６のような状態となる。図５で示すように、蓋状部材Ｍ２と半導体素子３の表面３ｂ及び第２のリード４の表面４ａとの間は密着していることから、蓋状部材Ｍ２と表面３ｂと表面４ａとの間に樹脂５は充填されない。そのため、図６に示すように、蓋状部材Ｍ２を外せば表面３ｂと表面４ａとの間に充填された樹脂５は、表面３ｂと表面４ａと同一平面を形成する。
同一平面となっている半導体素子３の表面３ｂ、第２のリード４の表面４ａ及び樹脂５の上に導電性ペースト８を塗布し、加熱硬化する（図７参照）。樹脂５が表面３ｂと表面４ａと同一平面となるように充填されていることから、導電性ペースト８が塗布されても半導体素子３と第２のリード４との間から落ちるということはなく、例えば、平面の板に塗布したのと同様に平らに塗布される。この導電性ペースト８は、半導体素子３の表面３ｂに設けられたゲート電極及びソース電極と、第２のリード４の表面４ａに設けられたリード電極とを電気的に接続する役割を果たす。導電性ペースト８の塗布の方法については、ディスペンス、スクリーン印刷転写等、どのような方法で塗布されても良い。また、導電性ペースト８の導電率、硬化条件は電解めっきが可能な範囲であれば任意に定めることができる。
さらに、図８に示すように、この導電性ペースト８を核としてその上から金属膜６を被せる。導電性ペースト８自体にも導通性はあるが、金属膜に比べれば抵抗が大きいことから、さらに金属膜６を形成して、半導体素子３の表面３ｂに設けられているゲート電極及びソース電極と、第２のリード４の表面４ａのリード電極とを電気的に接続する。金属膜６の形成は、具体的には、例えば、第２のリード４を介して導電性ペースト８及び半導体素子３の電極に通電して行う。形成される金属膜６の金属は、体積電気抵抗率が低く、かつ、めっき可能な金属であればその種類は問わない。例えば、銀（Ａｇ）、銅（Ｃｕ）、金（Ａｕ）等を好適に用いることができる。
この金属膜６は、電解めっき、無電解めっき、スパッタリング、蒸着、塗布のいずれの方法によって形成されても構わない。また、半導体素子３の電極上の一部、或いは全体に厚付けすることで、金属膜６の表面を流れる電流経路が増加し、表面抵抗が低下することにより接続抵抗全体を下げることができる。なお、金属膜６の厚さは、厚ければ厚いほど流れる電流が増加することになるが、具体的には、例えば、１μｍないし数μｍである。
その後、外囲器７で樹脂５を覆う。この外囲器７については、半導体素子の特性を阻害するものでなければその種類は問わない。また、外囲器７の形状は、金属膜６が形成された部分を保護するように覆っていれば、樹脂５の一部分が外囲器７の外部に露出されるようにモールドされても良い。このような製造工程を経ることで、図１に示すような半導体装置１を得ることができる。
図９は、本発明の第１の実施の形態における半導体装置１の変形例である。上述した第１の実施の形態における半導体装置１では、半導体素子３の電極と第２のリード４の電極とが、樹脂５の表面と同一面を構成していることを特徴としている。
一方、この変形例においては、第２のリード４は第１の実施の形態における第２のリード４のように曲げ加工されておらず平板な板状である。従って、半導体素子３の電極と第２のリード４の電極の第１のリード２の底面及び第２のリード４の底面からの高さは異なる。そのため、例えば図９に示すように、樹脂５の表面は、半導体素子３の電極が設けられている半導体素子３の表面３ｂに対して第２のリード４に向けて傾斜し、樹脂５の表面と半導体素子３の表面３ｂ、第２のリード４の表面４ａは連続した面を構成する。また、半導体素子３の電極と第２のリード４の電極とを接続する導電性ペースト８及び金属膜６も充填された樹脂５の形状に従って半導体素子３の電極から第２のリード４の電極に向かって傾斜する。
このように、高い信頼性と製造の容易さを確保した上で、半導体素子３の電極と第２のリード４の電極とが同一面を構成するように半導体素子３と第２のリードとの間に樹脂５が充填され、半導体素子３の電極及び第２のリード４の電極を電気的に接続する金属膜６を形成することで、内部抵抗の一層の低抵抗化を図ることのできる半導体装置及びその製造方法を提供することができる。
なお、第１の実施の形態においては、樹脂５は、半導体素子３の表面３ｂと第２のリード４の表面４ａとの間において、表面３ｂと表面４ａと同一平面を構成するように充填されることを例に挙げて説明した。しかし、表面３ｂと表面４ａとの間をつなぐ金属膜６が半導体素子３と第２のリード４との間にできる間隙（図４参照）に落ちないようにされていれば、この樹脂５は必ずしも表面３ｂと表面４ａと同一平面を構成するように充填されなくても良い。
（第２の実施の形態）
次に本発明の第２の実施の形態について説明する。なお、第２の実施の形態において、上述の第１の実施の形態において説明した構成要素と同一の構成要素には同一の符号を付し、同一の構成要素の説明は重複するので省略する。
第１の実施の形態においては、上述したように、樹脂５を充填する際にはリードと半導体素子とを金型Ｍに入れる。蓋状部材Ｍ２を半導体素子３及び第２のリード４の表面に密着させることで樹脂５が半導体素子３及び第２のリード４の表面に充填されることが防止されている。このようにすることで、半導体素子３の電極及び第２のリード４の電極は樹脂５の表面と同一平面を構成する。
但し、半導体装置１の製造工程において蓋状部材Ｍ２を半導体素子３及び第２のリード４の表面に密着させることができないこともあり、その場合には、半導体素子３及び第２のリード４の表面に樹脂５が充填されてしまうこともある。第２の実施の形態においては、このような状態における半導体装置１０の製造方法を示している。
図１０は、図示しない金型Ｍを用いて、半導体素子１３及び第２のリード１４に樹脂１５を充填し、金型Ｍを取り外した状態を示している。この状態では、半導体素子１３の電極と第２のリード１４の電極は樹脂１５に覆われているので、それぞれの電極を露出させる必要がある。そこで、半導体素子１３の表面３ｂにおいて電極が設けられている領域及び第２のリード１４の表面４ａにおいて電極が設けられている領域に、例えば、レーザを照射して電極を露出させる（図１１参照）。露出される半導体素子１３の電極を含む表面１３ｂ、第２のリード１４の電極を含む表面１４ａの大きさは、導通が図れる大きさであればレーザによる加工によって任意に設定することができる。
図１２に示すように、開口された半導体素子１３の電極及び第２のリード１４の電極を埋めて樹脂１５の表面も覆う範囲で導電性ペースト１８を塗布する。導電性ペースト１８の塗布にあたっては、印刷等、どのような方法で塗布されても良い。
さらに、図１３に示すように、この導電性ペースト１８を核としてその上から金属膜１６を形成して、半導体素子１３のゲート電極及びソース電極と、第２のリード１４のリード電極とを電気的に接続する。形成される金属膜１６の金属は、体積電気抵抗率が低く、かつ、めっき可能な金属であればその種類は問わない。例えば、銀（Ａｇ）、銅（Ｃｕ）、金（Ａｕ）等を好適に用いることができる。この金属膜１６は、電解めっき、無電解めっき、スパッタリング、蒸着、塗布のいずれの方法によって付けられても構わない。また、半導体素子１３の電極上の一部、或いは全体に厚付けすることで、金属膜１６の表面を流れる電流経路が増加し、表面抵抗が低下することにより接続抵抗全体を下げることができる。このような製造方法を採用することで、図１４に示すような半導体装置１０を得ることができる。
このようにすることで、たとえ半導体素子１３の電極及び第２のリード１４の電極を樹脂１５が覆ってしまっても各電極領域を開口させることができる。そして、高い信頼性と製造の容易さを確保した上で、半導体素子１３の電極及び第２のリード１４の電極を電気的に接続する金属膜１６を形成することで、内部抵抗の一層の低抵抗化を図ることのできる半導体装置及びその製造方法を提供することができる。
なお、この発明は、上記実施の形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施の形態に開示されている複数の構成要素を適宜組み合わせることにより種々の発明を形成できる。例えば、実施の形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施の形態に亘る構成要素を適宜組み合わせてもよい。
本発明の実施の形態に係る半導体装置全体を示す斜視図である。 本発明の第１の実施の形態に係る半導体装置を示す平面図である。 本発明の第１の実施の形態に係る半導体装置を示す切断断面図である。 本発明の第１の実施の形態に係る半導体装置の製造方法を説明する第１の工程断面図である。 本発明の第１の実施の形態に係る半導体装置の製造方法を説明する第２の工程断面図である。 本発明の第１の実施の形態に係る半導体装置の製造方法を説明する第３の工程断面図である。 本発明の第１の実施の形態に係る半導体装置の製造方法を説明する第４の工程断面図である。 本発明の第１の実施の形態に係る半導体装置の製造方法を説明する第５の工程断面図である。 本発明の第１の実施の形態に係る半導体装置の変形例を示す切断断面図である。 本発明の第２の実施の形態に係る半導体装置の製造方法を説明する第１の工程断面図である。 本発明の第２の実施の形態に係る半導体装置の製造方法を説明する第２の工程断面図である。 本発明の第２の実施の形態に係る半導体装置の製造方法を説明する第３の工程断面図である。 本発明の第２の実施の形態に係る半導体装置の製造方法を説明する第４の工程断面図である。 本発明の第２の実施の形態に係る半導体装置を示す切断断面図である。
符号の説明
１…半導体装置、２…第１のリード、３…半導体素子、４…第２のリード、５…樹脂、６…金属膜、７…外囲器、８…導電性ペースト。

Claims (7)

  1. 半導体素子と、
    前記半導体素子に設けられた電極と接続される電極を有するリードと、
    前記半導体素子の電極と前記リードの電極とを電気的に接続する金属膜と、
    を備えることを特徴とする半導体装置。
  2. 前記金属膜は、めっきにより形成されることを特徴とする請求項１に記載の半導体装置。
  3. 前記金属膜は、蒸着により形成されることを特徴とする請求項１に記載の半導体装置。
  4. 前記金属膜は、スパッタにより形成されることを特徴とする請求項１に記載の半導体装置。
  5. 前記金属膜は、塗布されることにより形成されることを特徴とする請求項１に記載の半導体装置。
  6. 半導体素子に設けられた電極と、前記半導体素子の電極と接続される電極を有するリードとの間に樹脂を充填する工程と、
    前記樹脂を間に挟んで前記半導体素子の電極と前記リードの電極とを電気的に接続する金属膜を設ける工程と、
    を備えることを特徴とする半導体装置の製造方法。
  7. 半導体素子に設けられた電極と、前記半導体素子の電極と接続される電極を有するリードとの間に樹脂を充填する工程と、
    前記半導体素子上及び前記リード上に充填された前記樹脂を取り除いて、前記半導体素子の電極及び前記リードの電極をそれぞれ露出させる工程と、
    前記樹脂を間に挟んで前記半導体素子の電極と前記リードの電極とを電気的に接続する金属膜を設ける工程と、
    を備えることを特徴とする半導体装置の製造方法。
JP2006258930A 2006-09-25 2006-09-25 半導体装置及びその製造方法 Pending JP2008078561A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006258930A JP2008078561A (ja) 2006-09-25 2006-09-25 半導体装置及びその製造方法
US11/854,187 US20080073794A1 (en) 2006-09-25 2007-09-12 Semiconductor apparatus and fabrication method thereof
CNA2007101612147A CN101154642A (zh) 2006-09-25 2007-09-25 半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006258930A JP2008078561A (ja) 2006-09-25 2006-09-25 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2008078561A true JP2008078561A (ja) 2008-04-03

Family

ID=39224070

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006258930A Pending JP2008078561A (ja) 2006-09-25 2006-09-25 半導体装置及びその製造方法

Country Status (3)

Country Link
US (1) US20080073794A1 (ja)
JP (1) JP2008078561A (ja)
CN (1) CN101154642A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011092859A1 (ja) * 2010-02-01 2011-08-04 トヨタ自動車株式会社 半導体装置の製造方法および半導体装置
JP2015012165A (ja) * 2013-06-28 2015-01-19 富士機械製造株式会社 回路機器製造方法および、成形用の型
WO2019130700A1 (ja) * 2017-12-26 2019-07-04 太陽誘電株式会社 半導体装置、半導体装置の製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180245974A1 (en) * 2017-01-26 2018-08-30 Truly Green Solutions, LLC Method for measuring light for led replacement
US11552006B2 (en) * 2020-07-22 2023-01-10 Texas Instruments Incorporated Coated semiconductor devices
EP4177936A1 (en) * 2021-11-03 2023-05-10 Nexperia B.V. Semiconductor package and method for producing the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2540652B2 (ja) * 1990-06-01 1996-10-09 株式会社東芝 半導体装置
US6040626A (en) * 1998-09-25 2000-03-21 International Rectifier Corp. Semiconductor package
JP4112816B2 (ja) * 2001-04-18 2008-07-02 株式会社東芝 半導体装置および半導体装置の製造方法
JP3637330B2 (ja) * 2002-05-16 2005-04-13 株式会社東芝 半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011092859A1 (ja) * 2010-02-01 2011-08-04 トヨタ自動車株式会社 半導体装置の製造方法および半導体装置
JP5321600B2 (ja) * 2010-02-01 2013-10-23 トヨタ自動車株式会社 半導体装置の製造方法および半導体装置
US8633060B2 (en) 2010-02-01 2014-01-21 Toyota Jidosha Kabushiki Kaisha Semiconductor device production method and semiconductor device
JP2015012165A (ja) * 2013-06-28 2015-01-19 富士機械製造株式会社 回路機器製造方法および、成形用の型
WO2019130700A1 (ja) * 2017-12-26 2019-07-04 太陽誘電株式会社 半導体装置、半導体装置の製造方法

Also Published As

Publication number Publication date
CN101154642A (zh) 2008-04-02
US20080073794A1 (en) 2008-03-27

Similar Documents

Publication Publication Date Title
JP6150938B2 (ja) 半導体装置
US7294912B2 (en) Semiconductor device
US10886203B2 (en) Packaging structure with recessed outer and inner lead surfaces
TWI405274B (zh) 無夾且無線之半導體晶粒封裝及其製造方法
JP2008078561A (ja) 半導体装置及びその製造方法
TWI492352B (zh) 半導體裝置、引線框架及引線框架之製造方法
JP2019176034A (ja) 半導体装置および半導体装置の製造方法
JP6752639B2 (ja) 半導体装置の製造方法
JP2009071156A (ja) 半導体装置及びその製造方法
JP2005244033A (ja) 電極パッケージ及び半導体装置
JP2007048978A (ja) 半導体装置及びその製造方法
JP2007165442A (ja) モールドパッケージ
US8581378B2 (en) Semiconductor device and method of manufacturing the same
CN101989593A (zh) 封装基板及其制法及封装结构
TW200302559A (en) Semiconductor device and manufacturing method thereof
JP2012523685A (ja) 電子ハウジング用の導体グリッドおよび製造方法
JP6869602B2 (ja) 半導体装置
TW201212132A (en) A method of semiconductor package with die exposure
JP2017188604A (ja) リードフレーム及び半導体装置、並びにそれらの製造方法
JP5458029B2 (ja) 多数個取り配線基板
JP2004079710A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP7188915B2 (ja) 半導体装置、及び、半導体装置の製造方法
JP2012164936A (ja) 半導体装置の製造方法
JP2008042100A (ja) 半導体装置及びリードフレーム組立体の製法
JP6923299B2 (ja) 半導体装置及び半導体装置の製造方法