TWI492352B - 半導體裝置、引線框架及引線框架之製造方法 - Google Patents
半導體裝置、引線框架及引線框架之製造方法 Download PDFInfo
- Publication number
- TWI492352B TWI492352B TW097123934A TW97123934A TWI492352B TW I492352 B TWI492352 B TW I492352B TW 097123934 A TW097123934 A TW 097123934A TW 97123934 A TW97123934 A TW 97123934A TW I492352 B TWI492352 B TW I492352B
- Authority
- TW
- Taiwan
- Prior art keywords
- lead
- semiconductor device
- resin mold
- end surface
- frame
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
- H05K3/3426—Leaded components characterised by the leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
- H01L23/49582—Metallic layers on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10742—Details of leads
- H05K2201/1075—Shape details
- H05K2201/10795—Details of lead tips, e.g. pointed
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10742—Details of leads
- H05K2201/10886—Other details
- H05K2201/10909—Materials of terminal, e.g. of leads or electrodes of components
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
本發明係有關藉由以樹脂來模製元件(諸如,安裝於引線框架上之半導體積體電路)所製造之半導體裝置,及引線框架之製造方法。
其中以樹脂來模製元件(諸如,安裝於引線框架上之半導體積體電路)之半導體裝置通常被安裝在電路板上以供使用。為了確保半半導體裝置與電路板間之足夠的安裝強度,半導體裝置之引線被加長,以擴大焊接面積。習知上,雖然在半導體裝置之引線的切割面中之焊料可濕性並未被保持在良好的情況中,但是引線之大的焊接面積和Z形構成使不僅在引線之兩個末端處的焊料可濕性良好,而且也使在引線之根部(heel)部分的焊料可濕性良好,讓焊料能夠沿著引線而向上走。因此,能夠確保足夠的安裝強度。
雖然大的焊接面積確保安裝強度,但是,隨著半導體裝置的小型化,對抗電路板之安裝強度卻傾向更低。因為在安裝密度上的增加需要在將半導體裝置接合於電路板用的引線面積,以及在位於電路板側上之電極面積兩個面積上的縮減。焊料主要被用來使半導體裝置安裝於電路板,並且安裝強度大大地視半導體裝置之引線是否容易和焊料變濕而改變。當焊料的溫度藉由回流(reflow)等等而到
達熔點時,焊料和覆蓋半導體裝置之引線的鍍層(plating)一起熔解。此時,希望鍍層形成於半導體裝置的整個引線表面上,因為沒有鍍層的部分並不會因焊料而變濕,並且將會具有低的強度。半導體裝置愈小,當僅以焊料來予以焊接時之介於半導體裝置之引線與電路板之電極間的強度變得愈小。因此,需要盡可能地確保將會和焊料變濕的面積。特別是,在半導體裝置之引線-頂端的部分上,焊料可濕性係重要的,這是因為當半導體裝置被安裝於電路板上時,引線-頂端的部分易於受到諸如電路板的翹曲之影響所影響。
圖6為顯示習知半導體裝置之結構的示意剖面視圖。如圖6所示,在習知半導體裝置中,所形成的引線2自樹脂211伸出(protrude)。引線2被鍍層3所覆蓋,除了引線-頂端切割部分10中之藉由切割引線2所做成的引線-頂端末端表面12以外。引線-頂端末端表面12的出現使對焊接材料的可濕性劣化,而焊接材料用做為在安裝於電路板等等上時之接合劑。
圖7為顯示在製程步驟中,習知半導體裝置之結構的簡化側面視圖。如圖7所示,引線2(也是連接兩個樹脂211及311之引線框架的一部分)具有均勻的剖面部分。當具有這種結構之引線框架被切割,且半導體裝置被彼此分開時,形成如圖6所示之引線-頂端末端表面12。
為了穩固地使半導體裝置之引線和電路板之電極接合,提供有一半導體裝置,具有引線做為用以改善半導體裝置之引線的焊料可濕性之機構,其中,鍍層整個覆蓋半導體裝置之引線-頂端的部分。此外,做為另一機構,提供有一半導體裝置,具有引線,其中,鍍層並未形成於其上之引線-頂端切割部分的面積小於半導體裝置之引線之剖面面積(截面積)的一半。
在下文中,依據本發明之半導體裝置的實施例將會參照附圖來做說明。
圖1為顯示依據本發明第一實施例之半導體裝置之結構的示意剖面視圖。半導體裝置包含樹脂1、引線2、及覆蓋引線2之表面的金屬鍍層3。因為包含半導體積體電路(IC晶片)之元件被樹脂1所覆蓋,所以通常從其外側不能夠看到該元件。引線2的一端係電連接至樹脂1之內的半導體積體電路,且其另一端自樹脂1伸出。引線2之伸出部分係形成為一適合藉由使用衝模(die)等等而安裝於基板上之形狀,鍍層3係形成於引線2之露出於樹脂1外面之部分的整個表面上。在圖1所示之實施例中,鍍層3在其末端部分處覆蓋引線2的引線-頂端部分4,使得沒有引線2的任何表面係露出於外面。
圖2為顯示依據本發明第二實施例之半導體裝置之結構的示意剖面視圖。在圖2所示之實施例中,引線2的引
線-頂端部分4具有一被鍍層3所覆蓋的部分,以及並未被鍍層3所覆蓋之引線-頂端末端表面5,引線-頂端末端表面5之剖面面積(截面積)係做成小於引線2之剖面面積(截面積)的一半。因此,當將半導體裝置安裝於電路板等等上時,對於焊接材料而言,很容易讓鍍層變濕,讓焊料能夠向上走到引線-頂端部分4,以形成剛性安裝狀態。
圖3顯示依據本發明之引線框架的第一實施例,亦即,顯示一聚合體,其中,多個半導體裝置係配置於單一引線框架20上。各半導體裝置之引線8係藉由鍍條7而被連接至另一引線8,並且鍍條7係連結至引線8的側面以及連結至框架6,鍍條7為一當對引線框架20實施電解電鍍時之電流用的路徑。有此結構,其中,鍍條7係連結至引線8的側面,其引線-頂端部分4係整個被鍍層3所覆蓋之半導體裝置能夠被製造,如圖1所示。
圖4顯示依據本發明之引線框架的第二實施例,亦即,顯示一聚合體,其中,多個半導體裝置係配置於單一引線框架20上。在此實施例中,各半導體裝置之引線8係延伸而形成鍍條9且連結至框架6,鍍條9為一當對引線框架6實施電解電鍍時之電流用的路徑。其中鍍條9係連結至引線8之部分在切割引線8以後變成一切面,且並不施行電鍍於該部分。因此,希望鍍條9之剖面面積(截面積)係小於引線8之剖面面積(截面積)的一半,而且甚至是盡可能地更細及更薄。
圖5為依據本發明第二實施例之半導體裝置的側面視圖,且顯示製程步驟之中間的狀態,其中,兩個相鄰之半導體裝置21及31係藉由引線框架而互相連接。如圖5所示,在此實施例中,引線框架薄的部分11係形成於引線框架2中。切割半導體裝置之間的引線框架薄的部分11以使彼此分開,能夠獲得到具有圖2所示實施例之結構的半導體裝置。
圖8為顯示依據本發明第三實施例之半導體裝置的側面視圖,且顯示製程步驟之中間的狀態,其中,兩個相鄰之半導體裝置係藉由引線框架而互相連接。如圖8所示,在此實施例中,引線框架薄的部分11係形成於引線框架2中,引線框架薄的部分11位於底面側上,而在該底面側中,半導體裝置係安裝於電路板上。切割半導體裝置之間的引線框架薄的部分11以使彼此分開,能夠獲得到具有圖9所示第三實施例之結構的半導體裝置。有此結構,引線之頂面很容易和印刷於電路板上之焊料變濕。
在引線框架薄的部分11之形成方法中,首先,藉由使用衝模(press die)而使引線框架被切割成所想要的形狀,而後局部的處理繼續。做為局部的處理,有經由藉由化學藥品之蝕刻來形成薄的部分之方法、經由衝壓加工來實施局部壓碎處理之方法、以及其他方法。
最後,示意地敘述製程步驟。半導體積體電路(IC晶片)係接合於引線框架,以藉由配線來做成半導體積體電路與各引線之間的連接。其次,半導體積體電路被樹脂所
覆蓋。到達此處理步驟,獲得到圖3及圖4所示之實施例。然後,實施電鍍且樹脂以外的部分被電鍍之膜所覆蓋。此外,藉由使用衝模等等來切割引線框架,以使半導體裝置彼此分開。
依據本發明之半導體裝置能夠被廣泛地使用於需要為小且輕的產品,諸如,移動式電話、膝上型個人電腦、及移動式電子設備。
1‧‧‧樹脂
2‧‧‧引線
3‧‧‧鍍層
4‧‧‧引線-頂端部分
5‧‧‧引線-頂端末端表面
6‧‧‧框架
7‧‧‧鍍條
8‧‧‧引線
9‧‧‧鍍條
10‧‧‧引線-頂端切割部分
11‧‧‧引線框架薄的部分
12‧‧‧引線-頂端末端表面
20‧‧‧單一引線框架
21‧‧‧半導體裝置
31‧‧‧半導體裝置
211‧‧‧樹脂
311‧‧‧樹脂
在附圖中:圖1係顯示依據本發明之半導體裝置之第一實施例的示意剖面視圖;圖2係顯示依據本發明之半導體裝置之第二實施例的示意剖面視圖;圖3係顯示依據本發明之引線框架之第一實施例的示意平面視圖;圖4係顯示依據本發明之引線框架之第二實施例的示意平面視圖;圖5係局部顯示依據本發明之引線框架的示意側面視圖;圖6係顯示習知半導體裝置之結構的示意剖面視圖;圖7係局部顯示習知半導體裝置之結構的示意側面視圖;圖8係顯示依據本發明之半導體裝置之第三實施例的
示意側面視圖;以及圖9係顯示依據本發明之半導體裝置之第三實施例的示意剖面視圖。
1‧‧‧樹脂
2‧‧‧引線
3‧‧‧金屬鍍層
4‧‧‧引線-頂端部分
Claims (6)
- 一種半導體裝置,包括:覆蓋以樹脂模型之元件;以及金屬引線,具有自該樹脂模型伸出之伸出部分,及在該伸出部分之頂端處具有引線-頂端末端表面的引線-頂端部分,其中,除了該引線-頂端末端表面以外之該伸出部分及該引線-頂端部分係被焊料鍍層所覆蓋,且其中,該引線-頂端末端表面具有比該金屬引線之截面積的一半更小的面積。
- 一種使用於半導體裝置之製造的引線框架,該半導體裝置包括覆蓋以樹脂模型之元件及自該樹脂模型伸出之引線,該引線框架包括:框架;引線,具有自該樹脂模型伸出之伸出部分,及在該伸出部分之頂端處具有引線-頂端末端表面的引線-頂端部分;以及鍍條,其中,該引線係藉由配置於自該樹脂模型伸出之該引線的側面上之該鍍條而被連接至該框架,且其中,該引線-頂端末端表面具有比該引線之截面積的一半更小的面積。
- 一種使用於半導體裝置之製造的引線框架,該半導體裝置包括覆蓋以樹脂模型之元件及自該樹脂模型伸出 之引線,該引線框架包括:框架;引線;以及鍍條,其中,該引線在自該樹脂模型伸出之該引線的末端處具有引線-頂端末端表面,該引線-頂端末端表面係藉由該鍍條而被連接至該框架,而該鍍條具有比該引線之截面積的一半更小的截面積,且其中,該引線-頂端末端表面具有比該引線之截面積的一半更小的面積。
- 一種使用於半導體裝置之製造的引線框架,該半導體裝置包括覆蓋以樹脂模型之元件及自該樹脂模型伸出之引線,該引線框架包括:框架;引線;以及鍍條,其中,該引線在自該樹脂模型伸出之該引線的末端處具有引線-頂端末端表面,該引線-頂端末端表面係藉由該鍍條而被連接至該框架,而該鍍條具有比自底面側所測量出之該引線之厚度的一半更小的厚度,而在該底面側上,該半導體裝置係安裝於電路板上,且其中,該引線-頂端末端表面具有比該引線之截面積的一半更小的面積。
- 一種使用於半導體裝置之製造的引線框架之製造 方法,該半導體裝置包括覆蓋以樹脂模型之元件及自該樹脂模型伸出之引線,該製造方法包括:藉由衝壓加工而形成一其上安裝有半導體晶片之部分、用以和電路板相連接之引線、及用以實施焊料電鍍之鍍條;以及藉由使用化學藥品而對該鍍條的一部分實施以供變薄之蝕刻處理,其中,該引線具有自該樹脂模型伸出之伸出部分,及在該伸出部分之頂端處具有引線-頂端末端表面的引線-頂端部分,且其中,該引線-頂端末端表面具有比該引線之截面積的一半更小的面積。
- 一種使用於半導體裝置之製造的引線框架之製造方法,該半導體裝置包括覆蓋以樹脂模型之元件及自該樹脂模型伸出之引線,該製造方法包括:藉由第一衝壓加工而形成一其上安裝有半導體晶片之部分、用以和電路板相連接之引線、及用以實施焊料電鍍之鍍條;以及對該鍍條的一部分實施以供變薄之第二衝壓加工,其中,該引線具有自該樹脂模型伸出之伸出部分,及在該伸出部分之頂端處具有引線-頂端末端表面的引線-頂端部分,且其中,該引線-頂端末端表面具有比該引線之截面積的一半更小的面積。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007168472A JP2008034830A (ja) | 2006-06-27 | 2007-06-27 | 半導体装置およびリードフレームとその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200910566A TW200910566A (en) | 2009-03-01 |
TWI492352B true TWI492352B (zh) | 2015-07-11 |
Family
ID=40197708
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW097123934A TWI492352B (zh) | 2007-06-27 | 2008-06-26 | 半導體裝置、引線框架及引線框架之製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7786556B2 (zh) |
KR (1) | KR101494011B1 (zh) |
CN (1) | CN101335251B (zh) |
TW (1) | TWI492352B (zh) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI453831B (zh) | 2010-09-09 | 2014-09-21 | 台灣捷康綜合有限公司 | 半導體封裝結構及其製造方法 |
KR101412913B1 (ko) * | 2012-07-31 | 2014-06-26 | 삼성전기주식회사 | 반도체 패키지, 반도체 패키지 제조 방법 및 반도체 패키지 제조 금형 |
US9589929B2 (en) * | 2013-03-14 | 2017-03-07 | Vishay-Siliconix | Method for fabricating stack die package |
US9966330B2 (en) | 2013-03-14 | 2018-05-08 | Vishay-Siliconix | Stack die package |
CN103441116A (zh) * | 2013-09-11 | 2013-12-11 | 杰群电子科技(东莞)有限公司 | 一种半导体封装件及其制造方法 |
CN103730441A (zh) * | 2013-12-16 | 2014-04-16 | 上海凯虹科技电子有限公司 | 引线框架以及使用该引线框架的半导体器件的封装方法 |
US20160056095A1 (en) * | 2014-08-25 | 2016-02-25 | Infineon Technologies Ag | Leadframe Strip with Sawing Enhancement Feature |
CN104505375A (zh) * | 2014-11-03 | 2015-04-08 | 南通富士通微电子股份有限公司 | 半导体封装结构 |
WO2017141844A1 (ja) * | 2016-02-19 | 2017-08-24 | パナソニックIpマネジメント株式会社 | コンデンサおよびコンデンサの製造方法 |
US11545418B2 (en) * | 2018-10-24 | 2023-01-03 | Texas Instruments Incorporated | Thermal capacity control for relative temperature-based thermal shutdown |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04326755A (ja) * | 1991-04-26 | 1992-11-16 | Matsushita Electron Corp | 樹脂封止型半導体装置およびその製造方法 |
US5329158A (en) * | 1990-03-23 | 1994-07-12 | Motorola Inc. | Surface mountable semiconductor device having self loaded solder joints |
CN1428854A (zh) * | 2001-12-25 | 2003-07-09 | 株式会社东芝 | 半导体装置及其制造方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001250897A (ja) | 2000-03-08 | 2001-09-14 | Seiko Instruments Inc | 半導体パッケージおよびリードフレームの製造方法 |
-
2008
- 2008-06-25 US US12/215,168 patent/US7786556B2/en not_active Expired - Fee Related
- 2008-06-26 TW TW097123934A patent/TWI492352B/zh active
- 2008-06-27 KR KR20080061422A patent/KR101494011B1/ko active IP Right Grant
- 2008-06-27 CN CN2008101285366A patent/CN101335251B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5329158A (en) * | 1990-03-23 | 1994-07-12 | Motorola Inc. | Surface mountable semiconductor device having self loaded solder joints |
JPH04326755A (ja) * | 1991-04-26 | 1992-11-16 | Matsushita Electron Corp | 樹脂封止型半導体装置およびその製造方法 |
CN1428854A (zh) * | 2001-12-25 | 2003-07-09 | 株式会社东芝 | 半导体装置及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101335251B (zh) | 2012-03-14 |
TW200910566A (en) | 2009-03-01 |
CN101335251A (zh) | 2008-12-31 |
US20090008759A1 (en) | 2009-01-08 |
US7786556B2 (en) | 2010-08-31 |
KR101494011B1 (ko) | 2015-02-16 |
KR20080114625A (ko) | 2008-12-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI492352B (zh) | 半導體裝置、引線框架及引線框架之製造方法 | |
US8390105B2 (en) | Lead frame substrate, manufacturing method thereof, and semiconductor apparatus | |
US8304294B2 (en) | Lead frame substrate and method of manufacturing the same | |
TWI421910B (zh) | 半導體元件基板、其製造方法及半導體裝置 | |
KR20080108908A (ko) | 반도체 장치, 그 제조 방법 및 반도체 장치 제품 | |
JP2002009196A (ja) | 半導体装置の製造方法 | |
JP6863846B2 (ja) | 半導体素子搭載用基板及びその製造方法 | |
TW201021186A (en) | Lead frame board, method of forming the same, and semiconductor device | |
US7923835B2 (en) | Package, electronic device, substrate having a separation region and a wiring layers, and method for manufacturing | |
US6608372B2 (en) | Surface mountable chip type semiconductor device and manufacturing method | |
JPH09307043A (ja) | リードフレーム部材とその製造方法、および該リードフレーム部材を用いた半導体装置 | |
JP2007048978A (ja) | 半導体装置及びその製造方法 | |
JP2021125611A (ja) | リードフレーム、半導体装置及びリードフレームの製造方法 | |
JP2017163106A (ja) | リードフレーム集合基板及び半導体装置集合体 | |
JP2017188604A (ja) | リードフレーム及び半導体装置、並びにそれらの製造方法 | |
JP2008034830A (ja) | 半導体装置およびリードフレームとその製造方法 | |
TWI631671B (zh) | 半導體元件安裝用基板、半導體裝置及其製造方法 | |
JP2005303107A (ja) | リードフレームおよび半導体装置並びにそれらの製造方法 | |
JP5587464B2 (ja) | 半導体装置の製造方法 | |
KR101297662B1 (ko) | 리드프레임의 제조방법 | |
JP4840305B2 (ja) | 半導体装置の製造方法 | |
US20040119146A1 (en) | Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument | |
US20080210457A1 (en) | Tape carrier for semiconductor device and method for making same | |
KR101168414B1 (ko) | 리드 프레임 및 그 제조 방법 | |
JP2004172647A (ja) | 半導体装置 |