JP2017188604A - リードフレーム及び半導体装置、並びにそれらの製造方法 - Google Patents
リードフレーム及び半導体装置、並びにそれらの製造方法 Download PDFInfo
- Publication number
- JP2017188604A JP2017188604A JP2016077544A JP2016077544A JP2017188604A JP 2017188604 A JP2017188604 A JP 2017188604A JP 2016077544 A JP2016077544 A JP 2016077544A JP 2016077544 A JP2016077544 A JP 2016077544A JP 2017188604 A JP2017188604 A JP 2017188604A
- Authority
- JP
- Japan
- Prior art keywords
- plating layer
- semiconductor element
- region
- lead portion
- recess
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 149
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 40
- 238000007747 plating Methods 0.000 claims abstract description 225
- 239000000758 substrate Substances 0.000 claims abstract description 114
- 239000011347 resin Substances 0.000 claims abstract description 86
- 229920005989 resin Polymers 0.000 claims abstract description 86
- 238000000034 method Methods 0.000 claims description 65
- 238000007789 sealing Methods 0.000 claims description 57
- 238000005530 etching Methods 0.000 claims description 45
- 238000011049 filling Methods 0.000 claims description 16
- 239000000463 material Substances 0.000 claims description 16
- 238000005520 cutting process Methods 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 106
- 238000010586 diagram Methods 0.000 description 34
- 230000008569 process Effects 0.000 description 23
- 238000000576 coating method Methods 0.000 description 9
- 239000010949 copper Substances 0.000 description 9
- 229910000881 Cu alloy Inorganic materials 0.000 description 8
- 239000011248 coating agent Substances 0.000 description 8
- 239000011521 glass Substances 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 229910052802 copper Inorganic materials 0.000 description 6
- 230000007547 defect Effects 0.000 description 6
- 239000010931 gold Substances 0.000 description 6
- 230000002093 peripheral effect Effects 0.000 description 6
- 238000009713 electroplating Methods 0.000 description 4
- 239000007788 liquid Substances 0.000 description 4
- 238000004382 potting Methods 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000000465 moulding Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000004090 dissolution Methods 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Abstract
Description
前記半導体素子実装領域に相当する導電性基板の表面の前記半導体素子の電極が電気的に接続可能な所定位置から前記凹部に向かって延在して設けられた第1のめっき層と、
該第1のめっき層と連続して設けられ、前記凹部の側面及び底面の一部の領域を覆うように外側に向かって延在して設けられた第2のめっき層と、を有する。
該外部リード部と連続して延びためっき層からなり、前記第1の水平面よりも高い第2の水平面上に段差を有して設けられた内部リード部と、
該内部リード部に電極が電気的に接続されるとともに、前記第2の水平面上に実装された半導体素子と、
該半導体素子、前記内部リード部及び前記外部リード部を上面から封止する第1の樹脂と、
前記内部リード部の裏面及び前記外部リード部の前記内部リード部側の側面を下面から封止する第2の樹脂と、を有する。
導電性基板の前記外部リード部を形成しようとする第1の領域と、該第1の領域よりも外側の第2の領域とを包含する第3の領域に凹部を形成する工程と、
該凹部に第1のめっき層を充填する工程と、
前記第1の領域に充填された前記第1のめっき層を除去する工程と、
前記内部リード部を形成しようとする第4の領域と、前記凹部内の前記第1の領域に跨るように連続的に延びる第2のめっき層を形成する工程と、
前記第2の領域に充填された前記第1のめっき層を除去する工程と、を有する。
前記リードフレームの前記半導体素子が実装された面上を第1の樹脂で封止する工程と、
前記第2のめっき層の底面が露出するように、前記導電性基板を除去する工程と、
前記第1の領域にある前記第2のめっき層の底面と同一平面を形成するように、前記導電性基板の除去により窪んだ領域に第2の樹脂を充填する工程と、を有する。
図1は、本発明の実施形態に係るリードフレームの一例を示す断面図である。本実施形態に係るリードフレーム50は、導電性基板10と、その表面11上に設けられた半導体素子実装領域12と、リード部20とを有する。導電性基板10の表面11の一部には、凹部13が形成されている。リード部20は、内部リード部21と外部リード部22からなる。内部リード部21は、半導体素子実装領域12の周囲、又は半導体素子実装領域12内の周縁部から周囲に亘り配置される。また、外部リード部22は、外部機器と接続するためのリード部20であり、導電性基板10の凹部13内の一部に形成される。外部リード部22は、内部リード部21よりも外側に延び、かつ凹部13内に形成されるため、内部リード部21よりも下方に配置される。なお、内部リード部21及び外部リード部22は、連続するめっき層からなる。本実施形態に係るリードフレームでは、内部リード部21を構成するめっき層と、外部リード部22を構成するめっき層は、連続する単一あるいは複数のめっきからなる積層めっきから構成されるのが一般的ではあるが、めっき層として連続して電気的に接続されていれば、異なるめっき材料から構成されてもよい。但し、製造の容易性やコスト低減を考慮すれば、同一のめっき材料から構成される方が好ましい。
次に、図3及び図4を再度用いて、リードフレームの製造方法を、最初から最後まで全体的に説明する。
次に、図5を用いて、上述の製造方法によって作製されたリードフレーム50を用いて半導体装置100を製造する半導体装置の製造方法の一例について説明する。なお、図5では、半導体素子60と内部リード部20の接続方法がフリップチップ方式である例を挙げて説明する。但し、この例は一例であり、半導体素子60と内部リード部20との接続方法は、公知のワイヤーボンディング方式でも可能であることは言うまでも無い。
本発明の実施形態に係るリードフレームの製造方法を実施した実施例について説明する。
実施例2では、実施例1において、凹部の深さを0.02mm、予備めっき層のめっき厚さを0.02mm、リードめっき層のNiめっきの厚さを0.01mmとした。その他は、実施例1と同じとした。
実施例3では、実施例1において、凹部の深さを0.1mm、予備めっき層のめっき厚さを0.1mm、リードめっき層のNiめっきの厚さを0.02mmとした。その他は、実施例1と同じとした。
実施例4では、実施例1において、導電性基板を除去し易くする為に導電性基板の裏面側に凹み形状を有する構造とした。詳細には、凹部エッチング用レジスト形成工程で裏面側に内部リード部下面等の半導体素子搭載領域に相当する部分に裏面凹部を作製するようにレジストマスクに開口部を設けた。凹部エッチング工程で裏面凹部を作製した。凹部のエッチング深さは、0.04mmとした。予備めっき工程では、予備めっき層を裏面凹部にも形成した。予備めっき除去工程で、裏面凹部に形成した予備めっき部を選択エッチングして、予備めっきを除去した。上記を行うことで、内部リード部下面等の半導体素子搭載領域に相当する導電性基板の下面に凹部を形成した。その他は、実施例1と同じとした。
11 表面
12 半導体素子実装領域
13 凹部
20 リード部(リード部めっき層)
21 内部リード部
22 外部リード部
23 外部端子部
24 ボンディング部
30 予備めっき層
50 リードフレーム
60 半導体素子
61 電極
70 バンプ
81、82 封止樹脂
83 段差部
100 半導体装置
Claims (16)
- 半導体素子を実装可能な半導体素子実装領域を表面側に有するとともに、該半導体素子実装領域の周囲に設けられた凹部を有する導電性基板と、
前記半導体素子実装領域に相当する導電性基板の表面の前記半導体素子の電極が電気的に接続可能な所定位置から前記凹部に向かって延在して設けられた第1のめっき層と、
該第1のめっき層と連続して設けられ、前記凹部の側面及び底面の一部の領域を覆うように外側に向かって延在して設けられた第2のめっき層と、を有するリードフレーム。 - 前記第2のめっき層は、前記凹部の前記半導体素子実装領域側と反対側の側面には到達しない請求項1に記載のリードフレーム。
- 前記所定位置は、前記半導体素子をフリップチップ接続可能な前記半導体素子実装領域内の位置である請求項1又は2に記載のリードフレーム。
- 前記第2のめっき層の底面は、前記導電性基板を除去したときに外部端子部として機能する請求項1乃至3のいずれか一項に記載のリードフレーム。
- 連続する前記第1のめっき層と前記第2のめっき層の組は、放射状に複数設けられた請求項1乃至4のいずれか一項に記載のリードフレーム。
- 第1の水平面上に延びて設けられためっき層からなる外部リード部と、
該外部リード部と連続して延びためっき層からなり、前記第1の水平面よりも高い第2の水平面上に段差を有して設けられた内部リード部と、
該内部リード部に電極が電気的に接続されるとともに、前記第2の水平面上に実装された半導体素子と、
該半導体素子、前記内部リード部及び前記外部リード部を上面から封止する第1の樹脂と、
前記内部リード部の裏面及び前記外部リード部の前記内部リード部側の側面を下面から封止する第2の樹脂と、を有する半導体装置。 - 前記第2の樹脂は、下面が前記第1の水平面と同一面となるように設けられた請求項6に記載の半導体装置。
- 前記半導体素子は、前記内部リード部に前記電極がフリップチップ接続されている請求項6又は7に記載の半導体装置。
- 前記内部リード部及び前記外部リード部を構成する前記めっき層は、放射状に複数個延びて設けられた請求項6乃至8のいずれか一項に記載の半導体装置。
- 前記第1の樹脂と前記第2の樹脂は、同一の樹脂からなる請求項6乃至9のいずれか一項に記載された半導体装置。
- 半導体素子の電極が接続可能な内部リード部と、該内部リード部よりも外側に設けられて外部機器が接続可能な外部リード部とを有するリードフレームの製造方法であって、
導電性基板の前記外部リード部を形成しようとする第1の領域と、該第1の領域よりも外側の第2の領域とを包含する第3の領域に凹部を形成する工程と、
該凹部に第1のめっき層を充填する工程と、
前記第1の領域に充填された前記第1のめっき層を除去する工程と、
前記内部リード部を形成しようとする第4の領域と、前記凹部内の前記第1の領域に跨るように連続的に延びる第2のめっき層を形成する工程と、
前記第2の領域に充填された前記第1のめっき層を除去する工程と、を有するリードフレームの製造方法。 - 前記第1のめっき層と前記第2のめっき層の最表層は、異なるめっき材料からなるめっき層である請求項11に記載のリードフレームの製造方法。
- 前記第2の領域に充填された前記第1のめっき層を除去する工程は、前記第1のめっき層のみをエッチングし、前記第2のめっき層をエッチングしないエッチング液を用いて行われる請求項12に記載のリードフレームの製造方法。
- 前記第4の領域は、半導体素子とフリップチップ接続が可能な位置に設定される請求項11乃至13のいずれか一項に記載のリードフレームの製造方法。
- 請求項11乃至14のいずれか一項に記載のリードフレームの製造方法により製造されたリードフレームに半導体素子を実装するとともに、該半導体素子の電極を前記内部リード部に接続する工程と、
前記リードフレームの前記半導体素子が実装された面上を第1の樹脂で封止する工程と、
前記第2のめっき層の底面が露出するように、前記導電性基板を除去する工程と、
前記第1の領域にある前記第2のめっき層の底面と同一平面を形成するように、前記導電性基板の除去により窪んだ領域に第2の樹脂を充填する工程と、を有する半導体装置の製造方法。 - 前記第1の樹脂は、前記凹部より外側の平坦面を有する第5の領域も含めて封止され、
前記導電性基板の除去により前記凹部と前記平坦面との段差が生じた前記第5の領域を切り落として除去する工程を更に有する請求項15に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016077544A JP6676854B2 (ja) | 2016-04-07 | 2016-04-07 | リードフレーム、並びにリードフレーム及び半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016077544A JP6676854B2 (ja) | 2016-04-07 | 2016-04-07 | リードフレーム、並びにリードフレーム及び半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017188604A true JP2017188604A (ja) | 2017-10-12 |
JP6676854B2 JP6676854B2 (ja) | 2020-04-08 |
Family
ID=60046591
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016077544A Active JP6676854B2 (ja) | 2016-04-07 | 2016-04-07 | リードフレーム、並びにリードフレーム及び半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6676854B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112640095A (zh) * | 2018-08-28 | 2021-04-09 | 新确有限公司 | 汇流条组件及其制造方法 |
CN114427077A (zh) * | 2021-12-23 | 2022-05-03 | 青岛歌尔智能传感器有限公司 | 选择性溅镀方法及其电子产品 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10116935A (ja) * | 1996-10-08 | 1998-05-06 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2000150702A (ja) * | 1998-11-05 | 2000-05-30 | Shinko Electric Ind Co Ltd | 半導体装置の製造方法 |
US7944043B1 (en) * | 2008-07-08 | 2011-05-17 | Amkor Technology, Inc. | Semiconductor device having improved contact interface reliability and method therefor |
-
2016
- 2016-04-07 JP JP2016077544A patent/JP6676854B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10116935A (ja) * | 1996-10-08 | 1998-05-06 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2000150702A (ja) * | 1998-11-05 | 2000-05-30 | Shinko Electric Ind Co Ltd | 半導体装置の製造方法 |
US7944043B1 (en) * | 2008-07-08 | 2011-05-17 | Amkor Technology, Inc. | Semiconductor device having improved contact interface reliability and method therefor |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112640095A (zh) * | 2018-08-28 | 2021-04-09 | 新确有限公司 | 汇流条组件及其制造方法 |
CN114427077A (zh) * | 2021-12-23 | 2022-05-03 | 青岛歌尔智能传感器有限公司 | 选择性溅镀方法及其电子产品 |
CN114427077B (zh) * | 2021-12-23 | 2023-08-15 | 青岛歌尔智能传感器有限公司 | 选择性溅镀方法及其电子产品 |
Also Published As
Publication number | Publication date |
---|---|
JP6676854B2 (ja) | 2020-04-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4911727B2 (ja) | 半導体装置の製造方法 | |
CN108074903B (zh) | 引线框架和电子元件装置 | |
JP2017212290A (ja) | 光半導体装置用リードフレーム、樹脂付きリードフレーム及び光半導体装置、並びにそれらの製造方法 | |
JP6676854B2 (ja) | リードフレーム、並びにリードフレーム及び半導体装置の製造方法 | |
JP2017163106A (ja) | リードフレーム集合基板及び半導体装置集合体 | |
JP6524526B2 (ja) | 半導体素子実装用基板及び半導体装置、並びにそれらの製造方法 | |
JP6610927B2 (ja) | 光半導体装置及びその製造方法と、光半導体素子搭載用基板の製造方法 | |
TWI631671B (zh) | 半導體元件安裝用基板、半導體裝置及其製造方法 | |
JP6476494B2 (ja) | リードフレーム及び半導体装置、並びにそれらの製造方法 | |
CN102931165B (zh) | 封装基板的制造方法 | |
JP2009076666A (ja) | 半導体装置の製造方法 | |
JP3993218B2 (ja) | 半導体装置の製造方法 | |
JP2013042187A (ja) | 半導体装置 | |
JP2018029214A (ja) | 半導体装置および半導体装置の製造方法 | |
TW201826480A (zh) | 導線框 | |
JP6460407B2 (ja) | 半導体素子搭載用基板、半導体装置及びそれらの製造方法 | |
JP7145414B2 (ja) | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 | |
JP2015233166A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2016225430A (ja) | 半導体装置用基板及びその製造方法、半導体装置及びその製造方法 | |
JP2021013043A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2017162946A (ja) | リードフレーム集合基板及び半導体装置集合体 | |
JP6562493B2 (ja) | 半導体装置用基板及びその製造方法 | |
JP2017034094A (ja) | 半導体素子搭載用基板、半導体装置及びそれらの製造方法 | |
JP2001358254A (ja) | 半導体装置及びその製造方法 | |
JP6380805B2 (ja) | 半導体素子搭載用基板、半導体装置及びそれらの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20180315 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20180426 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180724 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190306 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190402 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190529 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191105 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191224 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200212 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200217 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6676854 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |