CN114427077A - 选择性溅镀方法及其电子产品 - Google Patents

选择性溅镀方法及其电子产品 Download PDF

Info

Publication number
CN114427077A
CN114427077A CN202111594625.1A CN202111594625A CN114427077A CN 114427077 A CN114427077 A CN 114427077A CN 202111594625 A CN202111594625 A CN 202111594625A CN 114427077 A CN114427077 A CN 114427077A
Authority
CN
China
Prior art keywords
plating layer
layer
area
plated
sputtering method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111594625.1A
Other languages
English (en)
Other versions
CN114427077B (zh
Inventor
刘家政
田旭
曹延仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qingdao Goertek Intelligent Sensor Co Ltd
Original Assignee
Qingdao Goertek Intelligent Sensor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qingdao Goertek Intelligent Sensor Co Ltd filed Critical Qingdao Goertek Intelligent Sensor Co Ltd
Priority to CN202111594625.1A priority Critical patent/CN114427077B/zh
Publication of CN114427077A publication Critical patent/CN114427077A/zh
Application granted granted Critical
Publication of CN114427077B publication Critical patent/CN114427077B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C23C14/042—Coating on selected surface areas, e.g. using masks using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5873—Removal of material

Abstract

本申请公开了一种选择性溅镀方法及其电子产品，选择性溅镀方法包括以下步骤：在待镀件上设有第一区域和第二区域，在所述第一区域涂覆形成紫外胶层；对所述待镀件进行溅镀，形成镀层，所述镀层包括第一镀层和第二镀层，所述第一镀层位于所述紫外胶层远离所述待镀件的一侧，所述第二镀层位于所述第二区域；经过热解将所述紫外胶层和所述第一镀层从所述待镀件上分离。本申请的选择性溅镀方法通过采用紫外胶层实现选择性溅镀，具有适用于多种尺寸的样品，且能够保护规则或者不规则的区域，在溅镀完成后易于去除紫外胶层，无需过多的配套辅助设备，具有降低生产成本，提高产品质量等优点。

Description

选择性溅镀方法及其电子产品
技术领域
本发明属于半导体技术领域，具体地，本发明涉及一种选择性溅镀方法及其电子产品。
背景技术
现有的选择性溅镀工艺通常采用贴胶带的方式，具有明显的限制，例如：样品尺寸不能太小，一般要求在3*3mm以上；胶带品质要求高，耐高温，无毛刺，并且价格昂贵；胶带只能保护规则区域，在去除过程种容易产生burr(毛刺)；对于小尺寸BGA(Ball Grid ArrayPackage,即球栅阵列)封装产品，胶带贴合容易出现残胶和溢镀；使用配套辅助设备多，如自动贴片机，detach(分离)设备，deburr(抛光、修边)设备。
发明内容
本发明的一个目的是提供一种选择性溅镀方法，能够解决现有技术中的胶带去除过程中易于出现毛刺等技术问题。
本发明的另一个目的是提供一种电子产品，该电子产品包括通过选择性溅镀方法得到的器件。
根据本发明的第一方面，提供了一种选择性溅镀方法，包括以下步骤：在待镀件上设有第一区域和第二区域，在所述第一区域涂覆形成紫外胶层；对所述待镀件进行溅镀，形成镀层，所述镀层包括第一镀层和第二镀层，所述第一镀层位于所述紫外胶层远离所述待镀件的一侧，所述第二镀层位于所述第二区域；经过热解将所述紫外胶层和所述第一镀层从所述待镀件上分离，得到器件。
可选地，在所述待镀件上对所述第一区域的外周的至少一部分开槽，形成沟槽。
可选地，所述沟槽的深宽比不小于1:1。
可选地，所述沟槽为环绕所述第一区域的环形槽。
可选地，通过点胶机在所述第一区域涂覆形成所述紫外胶层。
可选地，所述第一区域的数量为多个。
可选地，所述待镀件为半导体。
可选地，所述半导体包括：基板，所述第一区域设于所述基板；封装结构，所述封装结构设于所述基板，所述基板的一部分伸出所述封装结构。
可选地，所述封装结构包括：模组，所述模组设置在所述基板上；封装层，所述封装层设于所述基板且包裹所述模组；其中，所述第二区域设于所述封装层的外侧和所述基板上。
本发明的又一方面还提供了一种电子产品，包括上述任一实施例所述的方法制备得到的所述器件。
本发明的一个技术效果在于，根据本申请实施例的选择性溅镀方法，通过采用紫外胶层实现选择性溅镀，具有适用于多种尺寸的样品，且能够保护规则或者不规则的区域，在溅镀完成后易于去除紫外胶层，无需过多的配套辅助设备，具有降低生产成本，提高产品质量等优点。
通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其它特征及其优点将会变得清楚。
附图说明
被结合在说明书中并构成说明书的一部分的附图示出了本发明的实施例，并且连同其说明一起用于解释本发明的原理。
图1是本发明提供的选择性溅镀方法中涂覆形成紫外胶层的示意图；
图2是图1中待溅镀件的局部结构的俯视图；
图3是根据本发明提供的选择性溅镀方法中固化形成紫外胶层的示意图；
图4是本发明提供的一个实施例的选择性溅镀方法中溅镀形成镀层的示意图；
图5是本发明提供的选择性溅镀方法中紫外胶层和第一镀层脱落的示意图；
图6是本发明提供的又一个实施例的选择性溅镀方法中溅镀形成镀层的示意图；
图7是图6中圈示的A区域的放大图。
附图标记
待镀件10；第一区域11；第二区域12；紫外胶层13；沟槽14；
基板21；封装结构22；模组23；封装层24；
镀层30；第一镀层31；第二镀层32。
具体实施方式
现在将参照附图来详细描述本发明的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。
在这里示出和讨论的所有例子中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它例子可以具有不同的值。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
下面结合附图具体描述根据本申请实施例的选择性溅镀方法。
如图1至图7所示，根据本申请实施例的选择性溅镀方法，包括以下步骤：
在待镀件10上设有第一区域11和第二区域12，在第一区域11涂覆形成紫外胶层13。例如，通过点胶机进行点胶，采用固化机对胶水进行固化。
对待镀件10进行溅镀，形成镀层30。例如，采用选择性溅镀(SPT)设备进行溅镀。镀层30包括第一镀层31和第二镀层32，第一镀层31位于紫外胶层13远离待镀件10的一侧，第二镀层32位于第二区域12。
经过热解将紫外胶层13和第一镀层31从待镀件10上分离，得到器件。例如，将单颗unit或者整板放在烘箱中进行加热。
换言之，根据本申请实施例的选择性溅镀方法，主要包括以下步骤：先将待镀件10的表面分为第一区域11和第二区域12。其中，第一区域11为待保护区域，第二区域12为需要溅镀的区域。随后，在第一区域11内涂覆形成有紫外胶层13。接着，对待镀件10的表面进行溅镀，在待镀件10的表面形成有镀层30。具体地，镀层30包括第一镀层31和第二镀层32。其中第一镀层31位于紫外胶层13的表面，且位于紫外胶层13远离待镀件10的一侧，例如紫外胶层13位于待镀件10的上表面，第一镀层31位于紫外胶层13的上表面。然后，对待镀件10进行加热，在受热后，紫外胶层13能够自行发生脱落，与待镀件10分离。又由于第一镀层31设于紫外胶层13上，因此，在紫外胶层13脱落时，能够带着第一镀层31一起脱落。
需要说明的是，由于采用紫外胶层13，能够适用于较小尺寸的第一区域11，并适用于不规则和规则形状的第一区域11。并且，在去除紫外胶层13时，不易产生burr，紫外胶层13也不易有毛刺，价格较低。
此外，通过热解的作业方式，可以实现单颗unit或者整板进行作业，不需要其余设备辅助，提高了UPH(units per hour，单位小时产能)，降低了成本。
由此，根据本申请实施例的选择性溅镀方法，通过采用紫外胶层13实现选择性溅镀，具有适用于多种尺寸的样品，且能够保护规则或者不规则的区域，在溅镀完成后易于去除紫外胶层13，无需过多的配套辅助设备，具有降低生产成本，提高产品质量等优点。
根据本申请的一个实施例，如图1和图6所示，在待镀件10上对第一区域11的外周的至少一部分开槽，形成沟槽14。需要说明的是，由于设置有沟槽14，在溅镀时，能够实现镀层30的分离，即第一区域11外侧的镀层30不会与第一区域11内的第一镀层31连接在一起，有利于在热解时，紫外胶层13带动第一镀层31一起脱离。
在本申请的一些具体实施方式中，沟槽14的深宽比不小于1:1。通过在待镀件10上设计有该范围内的深宽比的沟槽14，能够实现第一镀层31和第二镀层32的分离。需要说明的是，在沟槽14的深宽比过小时，有一部分的镀层会积在沟槽14内部，不利于第一镀层31和第二镀层32的分离。在沟槽14的深宽比过大时，会导致待镀件10的厚度较大，影响产品的尺寸。
根据本申请的一个实施例，如图6和图7所示，沟槽14为环绕第一区域11的环形槽。通过采用环形槽，能够进一步降低第一镀层31和第二镀层32的分离难度。
在本申请的一些具体实施方式中，如图1所示，通过点胶机在第一区域11涂覆形成紫外胶层13。在本实施例中，依靠点胶机能够进行精准点涂要保护的区域(第一区域11)。
根据本申请的一个实施例，如图2所示，第一区域11的数量为多个，例如两个以上。
在本申请的一些具体实施方式中，待镀件10为半导体，本申请的方法应用于半导体技术领域，有利于半导体的小型化设计。
根据本申请的一个实施例，如图4所示，半导体包括基板21和封装结构22，第一区域11设于基板21，封装结构22设于基板21，基板21的一部分伸出封装结构22。
在本申请的一些具体实施方式中，如图1所示，封装结构22包括模组23和封装层24，模组23设置在基板21上，封装层24设于基板21且包裹模组23。其中，第二区域12设于封装层24的外侧和基板21上。
本申请的实施例还提供了一种电子产品，包括根据上述任一实施例的方法制备得到的器件。
总而言之，根据本申请实施例的选择性溅镀方法，通过将现有的胶带替换为紫外胶，能够适用于小尺寸的BGA产品加工，以及非规则形状的产品上的一个或者多个区域的选择性溅镀。根据本申请实施例的溅镀方法，具有价格便宜，可自动化作业，点胶精度高，作业流程快，可解决异形产品的选择性溅镀，解决选择性溅镀的溢镀风险，可以量产的优点。
虽然已经通过例子对本发明的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上例子仅是为了进行说明，而不是为了限制本发明的范围。本领域的技术人员应该理解，可在不脱离本发明的范围和精神的情况下，对以上实施例进行修改。本发明的范围由所附权利要求来限定。

Claims (10)

1.一种选择性溅镀方法，其特征在于，包括以下步骤：
在待镀件上设有第一区域和第二区域，在所述第一区域涂覆形成紫外胶层；
对所述待镀件进行溅镀，形成镀层，所述镀层包括第一镀层和第二镀层，所述第一镀层位于所述紫外胶层远离所述待镀件的一侧，所述第二镀层位于所述第二区域；
经过热解将所述紫外胶层和所述第一镀层从所述待镀件上分离，得到器件。
2.根据权利要求1所述的方法，其特征在于，在所述待镀件上对所述第一区域的外周的至少一部分开槽，形成沟槽。
3.根据权利要求2所述的方法，其特征在于，所述沟槽的深宽比不小于1:1。
4.根据权利要求2所述的方法，其特征在于，所述沟槽为环绕所述第一区域的环形槽。
5.根据权利要求1所述的方法，其特征在于，通过点胶机在所述第一区域涂覆形成所述紫外胶层。
6.根据权利要求1所述的方法，其特征在于，所述第一区域的数量为多个。
7.根据权利要求1所述的方法，其特征在于，所述待镀件为半导体。
8.根据权利要求7所述的方法，其特征在于，所述半导体包括：
基板，所述第一区域设于所述基板；
封装结构，所述封装结构设于所述基板，所述基板的一部分伸出所述封装结构。
9.根据权利要求8所述的方法，其特征在于，所述封装结构包括：
模组，所述模组设置在所述基板上；
封装层，所述封装层设于所述基板且包裹所述模组；
其中，所述第二区域设于所述封装层的外侧和所述基板上。
10.一种电子产品，其特征在于，包括根据权利要求1-9中任一所述的方法制备得到的所述器件。
CN202111594625.1A 2021-12-23 2021-12-23 选择性溅镀方法及其电子产品 Active CN114427077B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111594625.1A CN114427077B (zh) 2021-12-23 2021-12-23 选择性溅镀方法及其电子产品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111594625.1A CN114427077B (zh) 2021-12-23 2021-12-23 选择性溅镀方法及其电子产品

Publications (2)

Publication Number Publication Date
CN114427077A true CN114427077A (zh) 2022-05-03
CN114427077B CN114427077B (zh) 2023-08-15

Family

ID=81311211

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111594625.1A Active CN114427077B (zh) 2021-12-23 2021-12-23 选择性溅镀方法及其电子产品

Country Status (1)

Country Link
CN (1) CN114427077B (zh)

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5185292A (en) * 1989-07-20 1993-02-09 Harris Corporation Process for forming extremely thin edge-connectable integrated circuit structure
US5366929A (en) * 1993-05-28 1994-11-22 Cypress Semiconductor Corp. Method for making reliable selective via fills
US20050277295A1 (en) * 2004-06-09 2005-12-15 Thomas Hecht Coating process for patterned substrate surfaces
CN1716073A (zh) * 2002-04-24 2006-01-04 希毕克斯影像有限公司 在基板上形成图案化薄膜导电结构的方法
CN101445903A (zh) * 2008-12-15 2009-06-03 宸阳光电科技（厦门）有限公司 真空镀膜中图案成型方法
JP2016148117A (ja) * 2016-05-09 2016-08-18 大日本印刷株式会社 蒸着マスクの製造方法、及び蒸着マスク
KR20170099285A (ko) * 2016-02-23 2017-08-31 국방과학연구소 선택적 도금방법
JP2017188604A (ja) * 2016-04-07 2017-10-12 Ｓｈマテリアル株式会社 リードフレーム及び半導体装置、並びにそれらの製造方法
CN107431728A (zh) * 2015-04-08 2017-12-01 华为技术有限公司 一种防水镀膜方法、设备及终端
CN107779819A (zh) * 2017-11-02 2018-03-09 丰盛印刷（苏州）有限公司 芯片溅镀治具及溅镀方法
WO2018139822A1 (ko) * 2017-01-24 2018-08-02 주식회사 다원시스 반도체 도너 기판과, 반도체 도너 기판의 제조 방법과, 유기 발광 장치의 제조 방법 및 도너 기판 모듈
CN109136837A (zh) * 2018-10-18 2019-01-04 信利光电股份有限公司 一种镀膜方法、装饰盖板及终端
KR20200025925A (ko) * 2018-08-31 2020-03-10 주식회사 엘지화학 장식 부재용 필름의 제조 방법
CN111519136A (zh) * 2020-03-23 2020-08-11 深圳市海铭德科技有限公司 一种半导体芯片的溅镀治具
CN112118682A (zh) * 2019-06-21 2020-12-22 培英半导体有限公司 在电路板上形成铜层的方法及具有溅镀铜层的电路板
CN114121690A (zh) * 2021-11-24 2022-03-01 上海昀通电子科技有限公司 一种sip封装选择性溅镀的方法

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5185292A (en) * 1989-07-20 1993-02-09 Harris Corporation Process for forming extremely thin edge-connectable integrated circuit structure
US5366929A (en) * 1993-05-28 1994-11-22 Cypress Semiconductor Corp. Method for making reliable selective via fills
CN1716073A (zh) * 2002-04-24 2006-01-04 希毕克斯影像有限公司 在基板上形成图案化薄膜导电结构的方法
US20050277295A1 (en) * 2004-06-09 2005-12-15 Thomas Hecht Coating process for patterned substrate surfaces
CN101445903A (zh) * 2008-12-15 2009-06-03 宸阳光电科技（厦门）有限公司 真空镀膜中图案成型方法
CN107431728A (zh) * 2015-04-08 2017-12-01 华为技术有限公司 一种防水镀膜方法、设备及终端
KR20170099285A (ko) * 2016-02-23 2017-08-31 국방과학연구소 선택적 도금방법
JP2017188604A (ja) * 2016-04-07 2017-10-12 Ｓｈマテリアル株式会社 リードフレーム及び半導体装置、並びにそれらの製造方法
JP2016148117A (ja) * 2016-05-09 2016-08-18 大日本印刷株式会社 蒸着マスクの製造方法、及び蒸着マスク
WO2018139822A1 (ko) * 2017-01-24 2018-08-02 주식회사 다원시스 반도체 도너 기판과, 반도체 도너 기판의 제조 방법과, 유기 발광 장치의 제조 방법 및 도너 기판 모듈
CN107779819A (zh) * 2017-11-02 2018-03-09 丰盛印刷（苏州）有限公司 芯片溅镀治具及溅镀方法
KR20200025925A (ko) * 2018-08-31 2020-03-10 주식회사 엘지화학 장식 부재용 필름의 제조 방법
CN109136837A (zh) * 2018-10-18 2019-01-04 信利光电股份有限公司 一种镀膜方法、装饰盖板及终端
CN112118682A (zh) * 2019-06-21 2020-12-22 培英半导体有限公司 在电路板上形成铜层的方法及具有溅镀铜层的电路板
CN111519136A (zh) * 2020-03-23 2020-08-11 深圳市海铭德科技有限公司 一种半导体芯片的溅镀治具
CN114121690A (zh) * 2021-11-24 2022-03-01 上海昀通电子科技有限公司 一种sip封装选择性溅镀的方法

Also Published As

Publication number Publication date
CN114427077B (zh) 2023-08-15

Similar Documents

Publication Publication Date Title
US7727875B2 (en) Grooving bumped wafer pre-underfill system
JP6527640B2 (ja) キャリア超薄型基板
US7838391B2 (en) Ultra thin bumped wafer with under-film
US20080085572A1 (en) Semiconductor packaging method by using large panel size
US20190363019A1 (en) Method of separating electronic devices having a back layer and apparatus
US7579215B2 (en) Method for fabricating a low cost integrated circuit (IC) package
CN105321828B (zh) 封装方法
US11404355B2 (en) Package with lead frame with improved lead design for discrete electrical components and manufacturing the same
US9653411B1 (en) Electronic package that includes fine powder coating
TWI344218B (en) Method of packaging an optical sensor
US9646908B2 (en) Method for manufacturing semiconductor device and semiconductor device
KR101614721B1 (ko) 점착패드를 이용하여 전자파 차폐막 형성을 위한 반도체 패키지 부착 및 분리 방법
CN114427077A (zh) 选择性溅镀方法及其电子产品
CN101996889A (zh) 超薄封装工艺
US7749866B2 (en) Method for sawing a wafer and method for manufacturing a semiconductor package by using a multiple-type tape
CN109545692B (zh) 一种降低晶圆键合边缘扭曲度的方法
CN110767630A (zh) SiP模块电磁屏蔽方法
CN215933562U (zh) 半导体结构
CN215496631U (zh) 半导体结构
CN115466576B (zh) Uv胶带、bga磁控溅射封装方法和bga电子产品
CN111211079B (zh) 集成电路封装体的制造方法
CN115020254A (zh) 封装产品的磁控溅射方法
TWI633635B (zh) 可提升空間使用率的堆疊式晶片封裝結構及其封裝方法
KR20090008105A (ko) 라지 패널 사이즈를 이용한 반도체 패키징 방법
TWI631606B (zh) 擴張晶粒間距之方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant