JP6527640B2 - キャリア超薄型基板 - Google Patents

キャリア超薄型基板 Download PDF

Info

Publication number
JP6527640B2
JP6527640B2 JP2018521658A JP2018521658A JP6527640B2 JP 6527640 B2 JP6527640 B2 JP 6527640B2 JP 2018521658 A JP2018521658 A JP 2018521658A JP 2018521658 A JP2018521658 A JP 2018521658A JP 6527640 B2 JP6527640 B2 JP 6527640B2
Authority
JP
Japan
Prior art keywords
layer
substrate
forming
carrier substrate
buildup structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018521658A
Other languages
English (en)
Other versions
JP2018533848A (ja
Inventor
ジュン チュン シュー
ジュン チュン シュー
フリン ピー カーソン
フリン ピー カーソン
クァン−ユ ライ
クァン−ユ ライ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Apple Inc
Original Assignee
Apple Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Apple Inc filed Critical Apple Inc
Publication of JP2018533848A publication Critical patent/JP2018533848A/ja
Application granted granted Critical
Publication of JP6527640B2 publication Critical patent/JP6527640B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5225—Shielding layers formed together with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths

Description

本明細書に記載される実施形態は、電子パッケージングに関する。特に、実施形態は、電子パッケージング基板に関する。
プラスチックボールグリッドアレイ（ball grid array、ＢＧＡ）基板は、特にメモリ、コントローラ、及びチップセットアプリケーションに一般に使用される。ＢＧＡ基板は、一般にストリップ形態で販売され、ガラスクロスで補強された樹脂層などのコアと、コアの両側に形成されたビルドアップ層とを含む剛体基板を特徴とする。ビルドアップ層は、コア層を通して伸びる貫通ビアにより相互接続され得る。より高密度及びより薄い外形（ｚ高さ）のパッケージが求められる継続的な傾向に応じて、例えば、モバイル機器において、最近のパッケージング開発では、コア層の厚みの削減、並びにコアレス基板の製造が研究されてきた。
コアレス基板を形成する方法が説明される。一実施形態において、コアレス基板を形成する方法は、キャリア基板上に剥離層を形成することを含む。剥離層はキャリア基板上に第１表面エリア及び第２表面エリアを含み、第１表面エリアは第２表面エリアを囲み、第１表面エリアは第２表面エリアよりもキャリア基板に対する接着性が高い。そして、剥離層の第１表面エリア及び第２表面エリアにわたって剥離層上にビルドアップ構造体が形成され、キャリア基板の反対側のビルドアップ構造体に、支持基板が取り付けられる。次に、ビルドアップ構造体、剥離層の第２の表面エリア、及びキャリア基板を通して基板スタックが切断され、これにより、キャリア基板をビルドアップ構造体から取り外すことが可能となる。一実施形態において、剥離層が少なくとも部分的に除去された後に、加えて支持基板及びビルドアップ構造体が、複数のパネルに切り分けられる。
剥離層は、様々な構成を用いて形成され得る。一実施形態において、剥離層を形成することは、キャリア基板上に金属箔を配置することと、キャリア基板上の金属箔の上方及び側方周りにキャップ層を積層することとを含む。一実施形態において、剥離層を形成することは、キャリアコアの側縁周りの金属層の一部を除去することと、キャリアコア上の金属層の上方及び側方周りにキャップ層を形成することとを含む。一実施形態において、剥離層を形成することは、キャリア基板の一部エリアを粗面化することと、キャリア基板の粗面化エリア及びキャリア基板の非粗面化エリアの上方にキャップ層を形成することとを含む。短絡層もまた、剥離層の一部として、又は剥離層の上に、形成され得る。
剥離層に応じて、剥離層の第２表面エリアを通して切断することは、様々な構造体を通して切断することを含み得る。一実施形態において、剥離層の第２表面エリアを通して切断することは、金属箔を通して切断することを含む。一実施形態において、剥離層の第２表面エリアを通して切断することは、金属層を通して切断することを含む。一実施形態において、剥離層の第２表面エリアを通して切断することは、キャリア基板の非粗面化エリアの上方のキャップ層を通して切断することを含む。
一実施形態において、剥離層を形成することは、短絡層を形成することを含む。このような一実施形態において、ビルドアップ構造体に支持基板を取り付けることは、短絡層と共に電気的に短絡される複数のＢＧＡボンドパッドを含むビルドアップ構造体のＢＧＡ側に、支持基板を取り付けることを含み得る。キャリア基板が取り外された後に、剥離層が少なくとも部分的に除去され得る。一実施形態において、これは、複数の表面実装技術（surface mount technology、ＳＭＴ）ボンドパッドを露出するために、短絡層を除去することを含む。
一実施形態において、短絡層は、剥離層上に形成される。このような一実施形態において、ビルドアップ構造体は短絡層上に形成され、ビルドアップ構造体に支持基板を取り付けることは、短絡層と共に電気的に短絡される複数のボンドパッドを含むビルドアップ構造体のＢＧＡ側に、支持基板を取り付けることを含み得る。一実施形態において、剥離層が少なくとも部分的に除去された後に、複数のＳＭＴボンドパッドを露出するために、短絡層が除去される。
一実施形態において、コアレス基板を形成する方法は、キャリア基板上に短絡層を形成することと、短絡層上にビルドアップ構造体を形成することとを含む。ビルドアップ構造体は、ビルドアップ構造体の背面側の短絡層を通して互いに短絡される複数のコンタクトパッド（例えばＢＧＡコンタクトパッド）を、ビルドアップ構造体の前面側に含む。支持基板は、ビルドアップ構造体の前面側に取り付けられる。キャリア基板は取り外され、短絡層は除去され、第２の複数のコンタクトパッド（例えばＳＭＴコンタクトパッド）がビルドアップ構造体の背面側に露出される。一実施形態において、第２の複数のコンタクトパッドが露出された後に、支持基板及びビルドアップ構造体を通してパネルサイズの基板スタックが切断され、その結果、複数の基板ストリップが形成される。
一実施形態において、短絡層を形成することは、キャリア基板上に金属箔を配置することと、キャリア基板上の金属箔の上方及び側方周りにキャップ層を積層することとを含む。このような一実施形態において、方法は、キャリア基板を取り外す前に、金属箔、キャップ層、ビルドアップ構造体、及び支持基板を通して切断することを更に含み得る。一実施形態において、短絡層を形成することは、キャリア基板上にキャップ層を形成することと、キャップ層上にシード層を形成することとを含む。このような一実施形態において、方法は、キャリア基板を取り外す前に、キャップ層、シード層、ビルドアップ構造体、及び支持基板を通して切断することを更に含み得る。
実施形態によれば、「良品確認済み」基板を検証するために、ＢＧＡコンタクトパッド及びＳＭＴコンタクトパッドに対し試験が行われ得る。一実施形態において、支持基板がビルドアップ構造体の前面側に取り付けられる前に、電気的開口を検出するために、複数のコンタクトパッド（例えばＢＧＡコンタクトパッド）に対し試験が行われ、第２の複数のコンタクトパッド（例えばＳＭＴコンタクトパッド）がビルドアップ構造体の背面側に露出された後に、電気的短絡を検出するために、第２の複数のコンタクトパッドに対し試験が行われる。
実施形態によれば、超薄型コアレス基板ストリップが作成され得る。一実施形態において、コアレス基板ストリップは、矩形側面を含む支持基板と、支持基板上の接着剤層と、接着剤層に取り付けられたビルドアップ構造体とを含む。ビルドアップ構造体は、複数のＢＧＡコンタクトパッドを含む底面と、複数の表面実装コンタクトパッドを含む上面とを含み得る。一実施形態において、ビルドアップ構造体は、厚さ１００μｍ未満である。一実施形態において、ビルドアップ構造体の底面は、接地ルーティングを更に含む。ビルドアップ構造体は、一連のストリップであって、ストリップのそれぞれは型成形群内に配列されている、一連のストリップ内に配列されたパッケージルーティングのアレイを含み得、各パッケージルーティングはパッケージルーティングの外周に接地ルーティングを含む。
一実施形態に係る、キャリア基板上にビルドアップ構造体を形成する方法を例示するフローチャートである。 一実施形態に係る、キャリア基板上に形成されたビルドアップ構造体を使用してパッケージを形成する方法を例示するフローチャートである。 実施形態に係る、キャリア基板の上方に形成された剥離層の概略上面図である。 実施形態に係る、キャリア基板の上方に形成された剥離層の概略上面図である。 一実施形態に係る、キャリア基板の上方に形成された剥離層の概略上面図である。 一実施形態に係る、キャリア基板の上方に形成された剥離層の概略上面図である。 一実施形態に係る、剥離層上に形成されたビルドアップ構造体の概略上面図である。 一実施形態に係る、図６のＸ−Ｘ断面に沿った基板ストリップの側断面図である。 ビルドアップ構造体上にカプセル化された複数のチップの側断面図である。 一実施形態に係る、剥離層を通る切断の側断面図である。 一実施形態に係る、剥離されたパネルの側断面図である。 一実施形態に係る、多層ビルドアップ構造体を含むパッケージの側断面図である。 一実施形態に係る、単層ビルドアップ構造体を含むパッケージの側断面図である。 一実施形態に係る、金属箔を含む剥離層を形成するプロセスの概略上面図及び側断面図である。 一実施形態に係る、金属箔を含む剥離層を形成するプロセスの概略上面図及び側断面図である。 一実施形態に係る、金属箔を含む剥離層を形成するプロセスの概略上面図及び側断面図である。 一実施形態に係る、金属箔を含む剥離層を形成するプロセスの概略上面図及び側断面図である。 一実施形態に係る、金属箔を含む剥離層を形成するプロセスの概略上面図及び側断面図である。 一実施形態に係る、金属箔を含む剥離層を形成するプロセスの概略上面図及び側断面図である。 一実施形態に係る、犠牲層コーティングを含む剥離層を形成するプロセスの概略上面図及び側断面図である。 一実施形態に係る、犠牲層コーティングを含む剥離層を形成するプロセスの概略上面図及び側断面図である。 一実施形態に係る、犠牲層コーティングを含む剥離層を形成するプロセスの概略上面図及び側断面図である。 一実施形態に係る、犠牲層コーティングを含む剥離層を形成するプロセスの概略上面図及び側断面図である。 一実施形態に係る、犠牲層コーティングを含む剥離層を形成するプロセスの概略上面図及び側断面図である。 一実施形態に係る、犠牲層コーティングを含む剥離層を形成するプロセスの概略上面図及び側断面図である。 一実施形態に係る、粗表面上に剥離層を形成するプロセスの概略上面図及び側断面図である。 一実施形態に係る、粗表面上に剥離層を形成するプロセスの概略上面図及び側断面図である。 一実施形態に係る、粗表面上に剥離層を形成するプロセスの概略上面図及び側断面図である。 一実施形態に係る、粗表面上に剥離層を形成するプロセスの概略上面図及び側断面図である。 一実施形態に係る、粗表面上に剥離層を形成するプロセスの概略上面図及び側断面図である。 一実施形態に係る、粗表面上に剥離層を形成するプロセスの概略上面図及び側断面図である。 一実施形態に係る、支持基板上にビルドアップ構造体を形成する方法を例示するフローチャートである。 一実施形態に係る、支持基板上にビルドアップ構造体を形成する方法を例示するフローチャートである。 一実施形態に係る、支持基板上にビルドアップ構造体を形成する方法の側断面図である。 一実施形態に係る、支持基板上にビルドアップ構造体を形成する方法の側断面図である。 一実施形態に係る、支持基板上にビルドアップ構造体を形成する方法の側断面図である。 一実施形態に係る、支持基板上にビルドアップ構造体を形成する方法の側断面図である。 一実施形態に係る、支持基板上にビルドアップ構造体を形成する方法の側断面図である。 一実施形態に係る、支持基板上にビルドアップ構造体を形成する方法の側断面図である。 一実施形態に係る、支持基板上にビルドアップ構造体を形成する方法の側断面図である。 一実施形態に係る、支持基板上にビルドアップ構造体を形成する方法の側断面図である。 一実施形態に係る、支持基板上にビルドアップ構造体を形成する方法の側断面図である。 一実施形態に係る、支持基板上にビルドアップ構造体を形成する方法の側断面図である。 一実施形態に係る、支持基板上にビルドアップ構造体を形成する方法の側断面図である。 一実施形態に係る、支持基板上にビルドアップ構造体を形成する方法の側断面図である。 一実施形態に係る、支持基板上にビルドアップ構造体を形成する方法の側断面図である。 一実施形態に係る、支持基板上にビルドアップ構造体を形成する方法の側断面図である。 一実施形態に係る、ビルドアップ構造体上に実装されたダイの側断面図である。 一実施形態に係る、複数のパッケージエリアを含むストリップ基板の概略上面図である。 一実施形態に係る、ビルドアップ構造体上にカプセル化されたダイの側断面図である。 一実施形態に係る、複数のカプセル化されたパッケージエリアを含むストリップ基板の概略上面図である。 一実施形態に係る、支持基板が除去されたビルドアップ構造体の側断面図である。 一実施形態に係る、多層ビルドアップ構造体に付けられた半田バンプを含むパッケージの側断面図である。
実施形態は、超薄型コアレス基板処理技術を説明する。より具体的には、実施形態は、基板ストリップのＢＧＡ製造及び出荷に適合したコアレス基板プロセスを説明する。例えば、従来のＢＧＡチップ組立ては、個々又は複数のＢＧＡパッケージユニットの製造のために確保された一連のパッケージ基板エリアを含む基板ストリップ上において、一括で実施される。従来、基板ストリップは、矩形状である。
一態様において、実施形態は、支持基板（例えば出荷基板）上の「良品確認済み」（すなわち電気的試験で検証済み）のコアレス基板を出荷することを可能にする、コアレス基板製造プロセスを説明する。したがって、パッケージングプロセスは、「良品確認済み」基板上にのみチップが実装される「チップラスト」プロセスであり得る。実用において、これは、チップ組立ての前に「良品確認済み」基板を用意及び保管することができるため、組立てスループットを向上し得る。実施形態によれば、キャリア基板上に短絡層が形成され得、続いて短絡層上にビルドアップ構造体が形成される。一実施形態において、ビルドアップ構造体のＢＧＡコンタクトパッドに対し、電気的開口試験が行われ得る。それからキャリア基板が除去され得、続いてビルドアップ構造体の露出された表面実装（ＳＭＴ）コンタクトパッドに対し、電気的短絡試験が行われる。結果得られた「良品確認済み」基板は、ＢＧＡ組立てツールと適合するパネルサイズ、又はストリップ基板サイズなど、様々なフォームファクタで出荷され得る。
別の態様において、実施形態は、支持基板上にそれぞれ支持され、かつ支持基板から容易に取り外し可能な超薄型基板（例えばストリップ形状のビルドアップ構造体）の製造及び出荷に使用可能なコアレス基板製造プロセスを説明する。したがって、ストリップ基板が「良品確認済み」基板であり得るだけでなく、取り外し可能なビルドアップ構造体は、従来のコアレス基板よりもはるかに薄くあり得る。いくつかの実施形態において、ストリップ基板は、単層ビルドアップ構造体（１枚の金属層（one metal layer、1L））、又は多層ビルドアップ構造体（例えば３枚の金属層（three metal layers、3L）を含み得る。一実施形態において、３Ｌビルドアップ構造体は、厚さ６０μｍ未満であり得、１Ｌビルドアップ構造体は、厚さ２０μｍ未満であり得る。更に、ビルドアップ構造体の厚さ（例えば厚さ１００μｍ未満）により、反りに関する懸念は大幅に軽減される。
別の態様において、実施形態は、ビルドアップ構造体をキャリア基板に接合する剥離層の低接着エリアを通した選択的な切断の後に、キャリア基板がビルドアップ構造体から剥離されるコアレス基板製造プロセスを説明する。実施形態によれば、剥離層は、キャリア基板に対して異なる接着性（例えば互いに関して高接着性及び低接着性）を有する表面エリアを含み得る。このようにして、キャリア基板の剥離は、例えば紫外線（ultraviolet、ＵＶ）、熱、又はレーザの剥離技術で恒例のように、全層を処理するのとは対照的に、選択的エリアを処理（例えば切断）することにより、達成され得る。
様々な実施形態において、図を参照して説明が行われる。しかしながら、特定の実施形態は、これらの具体的詳細のうちの任意の１つ以上がなくても、又は他の既知の方法及び構成と組み合わせても、実行することができる。以下の説明では、実施形態の徹底的な理解を提供するために、具体的な構成、寸法、及びプロセスなど、多数の具体的詳細が明記される。他の事例では、実施形態を不必要に曖昧にしないために、周知の半導体プロセス及び製造技術については特に詳細に説明されていない。本明細書全体にわたる「一実施形態」への言及は、その実施形態に関連して説明される特定の特徴、構造体、構成、又は特性が、少なくとも１つの実施形態に含まれることを意味する。したがって、本明細書全体にわたる様々な場所における「一実施形態において」という語句の出現は、必ずしも同じ実施形態を言及しているとは限らない。更に、特定の特徴、構造体、構成、又は特性は、１つ以上の実施形態において、任意の好適なやり方で組み合わせることができる。
本明細書において使用される用語「より上に（above）」、「の上方に（over）」、「へ（to）」、「の間に（between）」、「にわたって（spanning）」、及び「の上に（on）」は、他の層に対するある層の相対位置を言及する場合がある。ある層が別の層「より上に（above）」、「の上方に（over）」、「にわたって（spanning）」、若しくは「の上に（on）」存在する、又は別の層「へ（to）」接着する、若しくは「接触（contact）」する場合、当該層は別の層と直接接触し得る、又は１枚以上の介在層を有し得る。層と層「の間に（between）」存在するある層は、これらの層に直接接触し得る、又は１枚以上の介在層を有し得る。
図１Ａは、一実施形態に係る、キャリア基板上にビルドアップ構造体を形成する方法を例示するフローチャートである。図１Ｂは、一実施形態に係る、キャリア基板上に形成されたビルドアップ構造体を使用してパッケージを形成する方法を例示するフローチャートである。図１Ａ〜１Ｂにおいて例示される工順は、単一主体により実行され得る、又は別個の主体により実行され得る。例えば、図１Ａにおいて例示される工順は、基板製造業者により実行され得、一方図１Ｂにおいて例示される工順は、チップ組立製造業者により実行され得る。したがって、図１Ａにおいて例示される工順で製造された基板は、ＢＧＡチップ組立て用の基板ストリップなどの出荷製品であり得る。説明を明確にするために、図１Ａ〜１Ｂの以下の説明は、本明細書において説明される別の図において見られる参照特徴に関して行われる。
図１Ａに示されるように、動作１１０において、剥離層２００が、キャリア基板２０６の上に形成される。一実施形態において、剥離層２００は、キャリア基板２０６上に第１表面エリア２０２及び第２表面エリア２０４を含み、第１表面エリア２０２は、キャリア基板２０６に対し、第２表面エリア２０４（例えば低タック、エアギャップ）よりも高い接着性（例えば高タック）を有する。動作１２０において、次にビルドアップ構造体２２０が、剥離層２００の上に形成される。ビルドアップ構造体２２０は、剥離層の第１表面エリア及び第２表面エリアにわたり得る。ビルドアップ構造体２２０、剥離層２００、及びキャリア基板２０６を含む基板スタック（例えばパネル）はそれから任意選択的に、動作１３０において基板ストリップ３００に切り分けられ得る。一実施形態において、基板スタックは、基板ストリップ３００に切り分けられた時に、ビルドアップ構造体２２０がキャリア基板２０６から剥離されるように、第２表面エリア２０４を通して切断される。一実施形態において、基板スタックは、基板ストリップ３００に切り分けられた時に、ビルドアップ構造体２２０がキャリア基板２０６から剥離されないように、第１表面エリア２０２のみを通して切断される。例えば、キャリア基板２０６は、出荷基板として有用であり得、並びに、例えばチップ組立てに伴う後続の処理動作中の支持体として有用であり得る。実施形態によれば、基板スタックは、パネル形態又は基板ストリップ形態で出荷され得る。
図１Ｂに示されるように、動作１４０において、１つ以上のダイ２４０が、ビルドアップ構造体２２０上に実装される。ダイ２４０は、能動素子（例えばロジック、メモリ、システムオンチップなど）、又は受動素子（例えばコンデンサ若しくはインダクタ、ＭＥＭＳデバイス、センサなど）を含み得る。実装されたダイ２４０は次に、動作１５０において、ビルドアップ構造体２２０上で型成形化合物２５０によりカプセル化され得る。動作１６０において、キャリア基板２０６が剥離され得る。一実施形態において、キャリア基板２０６は、剥離層２００の第２表面エリア２０４を通して切断することにより、剥離される。動作１７０において、次に剥離層２００がビルドアップ構造体２２０から除去され得、動作１８０において、個々のパッケージ３１０が個片化され得る。
図２〜３に示されるように、実施形態に係る、キャリア基板の上方に形成された剥離層２００の概略上面図が提供される。両実施形態において、剥離層２００はキャリア基板上に第１表面エリア２０２及び第２表面エリア２０４を含み、第１表面エリア２０２は第２表面エリア２０４を囲み、第１表面エリア２０２は第２表面エリア２０４よりもキャリア基板に対する接着性が高い。図２に例示される実施形態には、複数の第２表面エリア２０４が存在し、それぞれが第１表面エリア２０２により囲まれる。基板ストリップ３００の外形線が、特定の実施形態において、第２表面エリア２０４の周りに例示される。このような一実施形態において、ビルドアップ構造体２２０、剥離層２００、及びキャリア基板２０６を含む基板スタック（例えばパネル）は、動作１３０において、キャリア基板２０６からビルドアップ構造体２２０を剥離することなく、基板ストリップ３００に切り分けられ得る。図３に例示される実施形態には、キャリア基板（例えばパネル）エリアの大部分をカバーする単一の第２表面エリア２０４が存在する。このような一実施形態において、パネルサイズのビルドアップ構造体がキャリア基板２０６から剥離可能であり、続いて個々の基板ストリップ３００への後続切断が行われる。
図４〜６に示されるように、一実施形態に係る、剥離層とビルドアップ構造体とを形成する方法の概略上面図が提供される。図７は、一実施形態に係る、図６のＸ−Ｘ断面に沿った基板ストリップの側断面図である。図４〜７に例示される特定の実施形態において、固着防止コーティングを含む剥離層２００が例示される。しかしながら、実施形態はそのように限定されるものではなく、例えば図１３Ａ〜２１Ｂに関連して例示及び説明される剥離層など、これらに限定されないが、様々な剥離層２００が利用可能である。加えて、様々なキャリア基板２０６が、実施形態に従って利用され得る。例えば、キャリア基板は、プリプレグ、ガラス、金属（例えばステンレス鋼）などであり得る。キャリア基板は、金属表面層を備えていても、備えていなくてもよい。
図４に示されるように、キャリア基板２０６の上方に、複数の第２表面エリア２０４が、パターン化された犠牲層２１２と共に形成されている。パターン化された金属層２１０（例えば銅）は、犠牲層２１２の下に任意選択的に形成され得る。犠牲層２１２は、下にある層（例えばパターン化された金属層２１０）に対し低接着強度境界面を形成するために、固着防止特性を有し得る。模範的材料には、ポリフッ化ビニリデン（polyvinyl fluoride、ＰＶＦ）、ニッケル、クロムが含まれ得る。キャリア基板２０６の露出部分は、高接着強度境界面を形成する第１表面エリア２０２に該当し得る。
次に、キャリア基板２０６及びパターン化された犠牲層２１２の上方に、及び両表面エリア２０２、２０４の直接上に、キャップ層４１４が形成され得る。一実施形態において、キャップ層４１４は、誘電材料から形成される。一実施形態において、キャップ層４１４が積層される。キャップ層４１４の形成に続いて、パッケージルーティング２２１のアレイを含むビルドアップ構造体２２０が、キャップ層４１４の上方に形成される。ビルドアップ構造体２２０及びパッケージルーティング２２１は、単一金属ルーティング層２２４（例えば１Ｌ）又は多重金属ルーティング層２２４及び誘電体層２１４を含み得る。図６に例示される特定の実施形態において、ビルドアップ構造体２２０は、両表面エリア２０２、２０４の上方に形成され、一方パッケージルーティング２２１は、第２表面エリア２０４の上方にのみ形成される。パッケージルーティング２２１は、一連のストリップ内に配置され得、ストリップのそれぞれの中で型成形群２５１内に配置され得、これは、単一の型成形化合物の中に一緒に成形されるにダイを後続的に支持する。ビルドアップ構造体２２０の形成に続いて、基板スタックは、複数の基板ストリップ３００が形成されるように、第１表面エリア２０２を通して任意選択的に切断され得る。
図７は、一実施形態に係る、図６のＸ−Ｘ断面に沿った基板ストリップの側断面図である。例示される実施形態において、１つ以上の金属ルーティング層２２４及び誘電体層２１４に加えて、ビルドアップ構造体２２０は接地ルーティング２２２を更に含み得る。接地ルーティング２２２は、個々のパッケージの外形線を完全に囲み得る、又は任意選択的にパッケージの外形線を部分的にのみ囲み得る。一実施形態において、各パッケージルーティング２２１は、パッケージルーティング２２１の外周に接地ルーティングを含む。例えば、接地ルーティング２２２は、接地リングであり得る。一実施形態において、接地ルーティング２２２は、パッケージルーティング２２１から電気的に分離されている。
図８〜１０に示されるように、パネル又はストリップ形態の基板スタック（例えば基板ストリップ３００）は、チップ組立てプロセスにかけられる。図８に例示される実施形態において、ビルドアップ構造体２２０の多重パッケージルーティング２２１の上に、複数のダイ２４０が実装される。例えば、複数のダイ２４０は、フリップチップ実装であり得、半田接合によりビルドアップ構造体２２０に接着され得る。そしてダイ２４０は、型成形化合物２５０によりビルドアップ構造体２２０上でカプセル化される。図６に簡単に示されるように、型成形群２５１内の多重ダイ２４０の上方に、型成形化合物２５０の別個の位置が形成され得る。これは、図２５Ｂ及び２６Ｂにおいても例示される。
図８に示されるように、キャリア基板２０６を剥離するために、基板スタック（例えば基板ストリップ３００）が切断される。図に示されるように、基板スタックは、犠牲層２１２を含む第２表面エリア２０４（例えば低タックエリア）を通して切断される。切断後、ビルドアップ構造体２２０は、キャリア基板２０６及び金属層２１０から剥離され得る（例えばはがされ得る）。剥離に続いて、残留キャップ層４１４を除去して、ビルドアップ構造体２２０内のコンタクトパッド２２６及び接地ルーティング２２２を露出するように、ビルドアップ構造体２２０が処理される。例えば、残留キャップ層４１４は、プラズマエッチングまたグラインディングにより除去され得る。図１０に示されるように、半田バンプ３１２が、露出されたコンタクトパッド２２６及び接地ルーティング２２２に任意選択的に付けられ得、それから個々のパッケージ３１０が個片化され得る。一実施形態において、接地ルーティング２２２が切断側面上に露出されるように、接地ルーティング２２２と、それに取り付けられた任意選択の半田バンプ３１２とを通して、切断又はソーイングが行われる。
模範的な多重金属ルーティング層２２４のパッケージ３１０及び単一金属ルーティング層２２４のパッケージ３１０が、図１１〜１２に例示される。図に示されるように、ダイ２４０のコンタクトパッド又はスタッド２４２は、半田接合２４４により、ビルドアップ構造体２２０の上面２２９のＳＭＴコンタクトパッド２２７に接着され得る。半田３１２は、ビルドアップ構造体２２０の底面２２５のＢＧＡコンタクトパッド２２６及び接地ルーティング２２２に任意選択的に付けられ得る。一実施形態において、例えば電磁干渉（electromagnetic interference、ＥＭＩ）遮蔽のためのスパッタリングにより、パッケージ３１０の露出された側面及び上面に、導電性シールド３１４（例えば金属層）が形成され得る。シールド３１４は、接地ルーティング２２２と電気的接触状態にあり得る。一実施形態において、パッケージ３１０を個片化する切断又はソーイング後、パッケージは別のテープ層に配置され得、続いてシールド３１４を形成するスパッタリングが行われる。シールド３１４が半田３１２をカバーしないように、スパッタリング中に半田３１２がテープ層に埋め込まれ得る。次にパッケージ３１０がテープ層から取り外され得る。
前述の説明において、剥離層２００が犠牲層（例えば固着防止コーティング）を含むパッケージング方法が説明及び例示された。しかしながら、実施形態はそのように限定されるものではなく、例えば図１３Ａ〜２１Ｂに関連して例示及び説明される剥離層など、これらに限定されないが、様々な剥離層２００が利用可能である。図１３Ａ〜２１Ｂに例示される特定の実施形態において、剥離層２００はキャリア基板４０１上に第１表面エリア２０２及び第２表面エリア２０４を含み、第１表面エリア２０２は第２表面エリア２０４を囲み、第１表面エリア２０２は第２表面エリア２０４よりもキャリア基板４０１に対する接着性が高い。例示される実施形態には、キャリア基板（例えばパネル）エリアの大部分をカバーする単一の第２表面エリア２０４が存在する。このような一実施形態において、パネルサイズのビルドアップ構造体が、キャリア基板４０１から剥離可能である。模範的なパネル５００の外形線が、破線で例示される。あるいは、複数の第２表面エリア２０４が存在し得、図２に例示されるのと同様に、それぞれが第１表面エリア２０２により囲まれる。
図１３Ａ〜１５Ｂに示されるように、一実施形態に係る、金属箔４１２を含む剥離層２００を形成するプロセスの概略上面図及び側断面図が提供される。キャリア基板４０１はキャリア基板２０６と同じ材料から形成され得、任意選択的に前面及び後面上に導電層（例えば金属層）４１０を含み得る。一実施形態において、キャリア基板４０１は、キャリアコア（例えばガラス、金属）と、キャリアコアの片方又は両方の側面上に金属層４１０とを含む。例えば、金属層４１０は、銅から形成され得、厚さ約１０〜２０μｍであり得る。例示される実施形態において、例えば真空積層を用いて、キャリア基板４０１の片方又は両方の側面上に、金属箔４１２層及びキャップ層４１４が手配され、積層される。一実施形態において、金属箔４１２層は、銅であり、厚さ約１０〜２０μｍである。一実施形態において、キャップ層４１４は、ポリ（Ｎ−イソプロピルアクリルアミド−ｃｏ−Ｎ、Ｎ−ジメチルアクリルアミド）（poly（N-isopropylacrylamide-co-N,N-dimethylacrylamide）、ＰＩＤ）、ポリベンゾビスオキサゾール（polybenzobisoxazole、ＰＢＯ）、エポキシ味の素ビルドアップフィルム（epoxy Ajinomoto Build-up Film、ＡＢＦ）など、好適な誘電材料から形成される。図１３Ａ〜１５Ｂに例示される実施形態において、キャリア基板の金属箔層４１２と金属層４１０との間の第２表面エリア２０４内に、エアギャップが存在し得る。いくつかの実施形態によれば、金属箔層４１２は更に、例えばビルドアップ構造体のＢＧＡサイドの電気的開口試験の間、短絡層として機能し得る。
図１６Ａ〜１８Ｂは、一実施形態に係る、犠牲（固着防止）層４１３コーティングを含む剥離層２００を形成するプロセスの概略上面図及び側断面図である。キャリア基板４０１は、図１３Ａ〜１５Ｂに関連して説明されるキャリア基板４０１と同様に形成され得る。例えば、キャリア基板４０１は、キャリアコア（例えばガラス、金属）と、キャリアコアの片方又は両方の側面上に金属層４１０とを含み得る。図１７Ａ〜１７Ｂに示されるように、犠牲層４１３が金属層４１０上に被覆され得、続いて、犠牲層４１３よりも高い接着強度性を有する基板コアを露出するために、キャリア基板４０１の側縁又は周辺部において金属層４１０のエッチングが行われる。犠牲層４１３は、下にある層（例えばパターン化された金属層２１０）に対し低接着強度境界面を形成するために、固着防止特性を有し得る。犠牲層４１３の模範的材料には、ポリフッ化ビニリデン（polyvinyl fluoride、ＰＶＦ）、ニッケル、クロムが含まれ得る。キャリア基板４０１の露出部分は、高接着強度境界面を形成する第１表面エリア２０２に該当し得る。
次に、キャリア基板４０１及び犠牲層４１３の上方に、及び両表面エリア２０２、２０４の直接上に、キャップ層４１４が形成され得る。一実施形態において、キャップ層４１４が積層される。
図１９Ａ〜２１Ｂは、一実施形態に係る、粗表面上に剥離層２００を形成するプロセスの概略上面図及び側断面図である。
キャリア基板４０１は、プリプレグ、ガラス、金属（例えばステンレス鋼）などを含む様々な材料であり得る。一実施形態において、キャリア基板４０１は、金属キャリアであり、任意選択的に固着防止表面コーティングを有し得る。一実施形態において、キャリア基板４０１の周辺部エリアは、第１表面エリア４０２に対しジェットブラスト、レーザエッチング、又は化学エッチングなどの好適なプロセスを用いて、粗面化される。次に、真空積層などの好適な技術を用いて、キャリア基板４０１の表面エリア４０２、４０４の上方に、キャップ層４１４が形成される。
図２２Ａ〜２２Ｂに示されるように、支持基板上にビルドアップ構造体を形成する方法を例示するフローチャートが提供される。工順は図２２Ａ〜２２Ｂに別々に例示されるが、動作のうちの任意の１つ以上は組み合わせ可能であり得る。したがって、これらの工順は、互いに排他的である意図はなく、同じプロセスを特徴付ける異なる方法として解釈されてもよい。説明を明確にするために、図２２Ａ〜２２Ｂの以下の説明は、本明細書において説明される別の図において見られる参照特徴に関して行われる。
図２２Ａに示されるように、動作２２１０において、剥離層２００が、キャリア基板４０１の上に形成される。図１３Ａ〜１５Ｂに関して前述されるように、一実施形態において、剥離層２００を形成することは、キャリア基板４０１上に金属箔４１２を配置することと、キャリア基板４０１上の金属箔４１２の上方及び側方周りにキャップ層４１４を積層することとを含む。図１６Ａ〜１８Ｂに関して前述されるように、一実施形態において、剥離層２００を形成することは、キャリアコアの側縁周りの金属層４１０の一部を除去することと、キャリアコア上の金属層４１０の上方及び側方周りにキャップ層４１４を形成することとを含む。一実施形態において、剥離層２００を形成することは、キャリア基板４０１のエリア４２０を粗面化することと、キャリア基板４０１の粗面化エリア及びキャリア基板４０１の非粗面化エリア４００の上方にキャップ層４１４を形成することとを含む。動作２２２０において、次にビルドアップ構造体２２０が、剥離層２００の上に形成される。動作２２３０において、支持基板６００がビルドアップ構造体に取り付けられ、続いてキャリア基板４０１がビルドアップ構造体２２０から取り外される（剥離される）。キャリア基板４０１の剥離は、剥離層の第２表面エリア４０４を通して切断することを含み得る。一実施形態において、剥離層２００の第２表面エリア４０４を通して切断することは、金属箔４１２を通して切断することを含む。一実施形態において、剥離層２００の第２表面エリア４０４を通して切断することは、金属層２１０を通して切断することを含む。一実施形態において、剥離層２００の第２表面エリア４０４を通して切断することは、キャリア基板４０１の非粗面化エリア４００の上方のキャップ層４１４を通して切断することを含む。キャリア基板４０１が剥離された後に、残っている残留剥離層２００は次に任意選択的に、少なくとも部分的にビルドアップ構造体２２０から除去され得る。
図２２Ｂに示されるように、動作２２０２において、短絡層が、キャリア基板４０１の上に形成される。実施形態によれば、短絡層は、剥離層２００の一部として、又は剥離層２００の上に、形成され得る。例えば、金属箔４１２が短絡層として機能し得る。あるいは、剥離層２００上に形成されたシード層４５０が、短絡層として機能し得る。動作２２２２において、次にビルドアップ構造体２２０が、短絡層の上に形成される。この時点で、電気的開口を検出する試験が、ビルドアップ構造体２２０の露出されたコンタクトパッド２２６（例えばＢＧＡコンタクトパッド）に対して行われ得る。一実施形態において、露出されたコンタクトパッド２２６のそれぞれは、シード層４５０又は金属箔４１２と共に短絡される。一実施形態において、一旦試験が完了すると、動作２２３０において、支持基板６００がビルドアップ構造体２２０に取り付けられる。動作２２４２において、キャリア基板４０１が、ビルドアップ構造体２２０から取り外される（剥離される）。動作２２５２において、短絡層がビルドアップ構造体から除去され、動作２２５４において、ビルドアップ構造体２２０上のコンタクトパッド２２７（例えばＳＭＴコンタクトパッド）が露出される。この時点で、電気的短絡を検出する試験が、ビルドアップ構造体２２０の露出されたコンタクトパッド２２７（例えばＳＭＴコンタクトパッド）に対して行われ得る。電気的試験を通るパネル５００又は基板ストリップ３００はそれから更に、「良品確認済み」基板として処理され得る。
支持基板６００上にビルドアップ構造体２２０を形成する方法は、図２３Ａ〜２３Ｇ及び図２４Ａ〜２４Ｇに例示される。図２３Ａ〜２３Ｇは、一実施形態に係る、図１３Ａ〜１５Ｂに例示される剥離層２００を用いる方法の側断面図である。図２４Ａ〜２４Ｇは、図１６Ａ〜１８Ｂ又は図１９Ａ〜２１Ｂのいずれかに例示される剥離層２００を用いる方法の側断面図である。例示される特定の実施形態において、単一のキャリア基板４０１から２つのパネル５００を製作するために、キャリア基板４０１の両側が処理される。
図２３Ａに示されるように、剥離層２００は、図１３Ａ〜１５Ｂに例示されるのと同様に、キャリア基板４０１の両側に形成される。図２４Ａに示されるように、剥離層２００は、図１６Ａ〜１８Ｂに例示されるのと同様に、キャリア基板４０１の両側に形成される。図１９Ａ〜２１Ｂの特定の剥離層２００は、図２４Ａ〜２４Ｇにおいて別々に示されていないが、処理工順は、剥離層２００の形成後、実質的に類似する。
図２３Ｂに例示される実施形態において、リソグラフィ又はレーザエッチングなどの好適な技術を用いて、バンプ開口部４２１がキャップ層４１４に形成される。次に障壁金属層２２３が、バンプ開口部４２１に被せられる。例えば、障壁金属層２２３は、Ａｕ、Ｎｉ／Ａｕ、又はＣｕなどの素材であり得る。図２３に例示される実施形態において、シード層４５０は、キャップ層４１４の上方に形成される。例えば、シード層は、Ｃｕであり得、スパッタリング又は無電解めっきなどの技術を用いて形成され得る。次に誘電体層２１４が、シード層４５０の上方に形成され得、バンプ開口部２１１を形成するようにパターン化される。次に障壁金属層２２３が、バンプ開口部２１１に被せられる。例えば、障壁金属層２２３は、Ａｕ、Ｎｉ／Ａｕ、又はＣｕなどの素材であり得る。
図２３Ｃ及び図２４Ｃに例示されるように、ビルドアップ構造体２２０を形成するために、金属ルーティング層２２４及び誘電体層２１４の連続的ビルドアッププロセスが次に実行され得る。任意選択的に、コンタクトパッド２２６（例えばＢＧＡコンタクトパッド）を露出する開口部２１７を含むＢＧＡ側パッシベーション層２１５が形成され得る。パッシベーション層２１５は、誘電体層２１４と同じ材料、又は異なる材料から形成され得る。この時点で、電気的開口を検出する試験が、ビルドアップ構造体２２０の底面２２５の露出されたコンタクトパッド２２６（例えばＢＧＡコンタクトパッド）に対して行われ得る。一実施形態において、露出されたコンタクトパッド２２６のそれぞれは、シード層４５０又は金属箔４１２と共に短絡される。一実施形態において、一旦試験が完了すると、支持基板６００がビルドアップ構造体２２０に取り付けられる。図２３Ｄ及び２４Ｄに例示されるように、支持基板６００は、接着剤層６０２を用いて取り付けられ得る。
図２３Ｅ〜２３Ｇ及び２４Ｅ〜２４Ｇに示されるように、上部及び底部パネル５００は、第２表面エリア４０４を通した切断により、キャリア基板４０１から剥離される。図２３Ｆに例示される実施形態において、金属箔４１２（剥離層２００の一部）は、剥離後、ビルドアップ構造体２２０上に保持され得る。金属箔４１２は次に、図２３Ｇに例示されるように、コンタクトパッド２２７（例えばＳＭＴコンタクトパッド）を明瞭化するために、エッチングにより除去され得る。図２４Ｆに例示される実施形態において、シード層４５０及び金属箔４１４（剥離層２００の一部）は、剥離後、ビルドアップ構造体２２０上に保持され得る。一実施形態において、図２４Ｇに例示されるように、キャップ層４１４はプラズマエッチングにより除去され、続いて、コンタクトパッド２２７（例えばＳＭＴコンタクトパッド）を明瞭化するためにシード層４５０を除去するマイクロエッチングが行われる。図２３Ｇ及び２４Ｇにおける結果得られたパネルは次に、基板ストリップ３００に個片化され得る。この時点で、電気的短絡を検出する試験が、ビルドアップ構造体２２０の上面２２９の露出されたコンタクトパッド２２７（例えばＳＭＴコンタクトパッド）に対して行われ得る。電気的試験を通るパネル５００又は基板ストリップ３００はそれから更に、「良品確認済み」基板として処理され得る。
図２５Ａ〜２８に示されるように、基板ストリップ３００上のチップ組立てプロセスの側断面図及び概略上面図が提供され、これは図１Ｂに関して前に説明されたものと類似する。図２５Ａは、一実施形態に係る、ビルドアップ構造体上に実装されたダイの側断面図である。図２５Ｂは、一実施形態に係る、複数のパッケージエリアを含むストリップ基板の概略上面図である。示されるように、複数のダイ２４０が、ビルドアップ構造体２２０上に実装される。図８に関する前の説明と同様に、ビルドアップ構造体２２０の多重パッケージルーティング２２１の上に、複数のダイ２４０が実装される。例えば、複数のダイ２４０は、フリップチップ実装であり得、半田接合２４４によりビルドアップ構造体２２０に接着され得る。例示される実施形態において、多重ダイ２４０は、型成形群２５１内に配列され、各型成形群は、同じ型成形化合物でカプセル化される。
図２６Ａは、一実施形態に係る、ビルドアップ構造体上にカプセル化されたダイの側断面図である。図２６Ｂは、一実施形態に係る、複数のカプセル化されたパッケージエリアを含むストリップ基板の概略上面図である。図２６Ｂに示されるように、型成形群２５１内の多重ダイ２４０の上方に、型成形化合物２５０の別個の位置が形成される。
カプセル化に続き、支持基板６００上にビルドアップ構造体２２０を保持していた接着剤層６０２から、ビルドアップ構造体２２０が剥離され得る（例えばはがされ得る）。半田バンプ３１２が、図２７に示される露出されたコンタクトパッド２２６及び接地ルーティング２２２に任意選択的に付けられ得、それから個々のパッケージ３１０が、図２８に示されるように個片化され得る。一実施形態において、接地ルーティング２２２が切断側面上に露出されるように、接地ルーティング２２２と、それに取り付けられた任意選択の半田バンプ３１２とを通して、切断又はソーイングが行われる。一実施形態において、図１１〜１２に関する説明と同様に、例えばＥＭＩ遮蔽のためのスパッタリングにより、接地ルーティング２２２を含むパッケージ３１０の露出された側面及び上面に、導電性シールド３１４（例えば金属層）が形成され得る。
実施形態の様々な態様を利用する際、キャリア超薄型基板を形成するために、上記の実施形態の組み合わせ又は変形が可能であることが、当業者には明らかになるであろう。実施形態は、構造上の特徴及び／又は方法論的な動作に特定の言語で説明されたが、添付の特許請求の範囲は、必ずしも上述の特定の特徴又は動作に限定されないことを理解されたい。開示される特定の特徴及び動作は、むしろ、説明上有用な特許請求の範囲の実施形態として理解されたい。

Claims (19)

  1. キャリア基板上に剥離層を形成することであって、前記剥離層は前記キャリア基板上に第１表面エリア及び第２表面エリアを含み、前記第１表面エリアは前記第２表面エリアを囲み、前記第１表面エリアは前記第２表面エリアよりも前記キャリア基板に対する接着性が高い、ことと、
    前記剥離層上に、前記剥離層の前記第１表面エリア及び前記第２表面エリアにわたるビルドアップ構造体を形成することであって、前記ビルドアップ構造体は、厚さ１００μｍ未満であり、前記ビルドアップ構造体の底面は、接地ルーティングを含む、ことと、
    前記ビルドアップ構造体に対し支持基板を、前記キャリア基板の反対側に取り付けることと、
    前記ビルドアップ構造体、前記剥離層の前記第２表面エリア、及び前記キャリア基板を通して切断することと、
    前記キャリア基板を前記ビルドアップ構造体から取り外すことと、
    を含む、コアレス基板を形成する方法。
  2. 前記剥離層を少なくとも部分的に除去した後に、前記支持基板及び前記ビルドアップ構造体を複数のパネルに切り分けることを更に含む、請求項１に記載の方法。
  3. 前記剥離層を形成することは、
    前記キャリア基板上に金属箔を配置することと、
    前記キャリア基板上の前記金属箔の上方及び側方周りにキャップ層を積層することと、
    を含む、請求項１に記載の方法。
  4. 前記剥離層の前記第２表面エリアを通して切断することは、前記金属箔を通して切断することを含む、請求項３に記載の方法。
  5. 前記剥離層を形成することは、
    キャリアコアの側縁周りの金属層の一部を除去することと、
    前記キャリアコア上の前記金属層の上方及び側方周りにキャップ層を形成することと、
    を含み、前記剥離層の前記第２表面エリアを通して切断することは、前記金属層を通して切断することを含む、請求項１に記載の方法。
  6. 前記剥離層を形成することは、
    前記キャリア基板の一部エリアを粗面化することと、
    前記キャリア基板の前記粗面化エリア及び前記キャリア基板の非粗面化エリアの上方にキャップ層を形成することと、
    を含み、
    前記剥離層の前記第２表面エリアを通して切断することは、前記キャリア基板の前記非粗面化エリアの上方の前記キャップ層を通して切断することを含む、請求項１に記載の方法。
  7. 前記剥離層を形成することは、短絡層を形成することを含み、
    前記ビルドアップ構造体に前記支持基板を取り付けることは、前記短絡層と共に電気的に短絡される複数のＢＧＡボンドパッドを含む前記ビルドアップ構造体のＢＧＡ側に、前記支持基板を取り付けることを含む、請求項１に記載の方法。
  8. 前記剥離層を少なくとも部分的に除去することは、複数の表面実装ボンドパッドを露出するように、前記短絡層を除去することを含む、請求項７に記載の方法。
  9. 短絡層を前記剥離層上に形成することを更に含み、
    前記剥離層上に前記ビルドアップ構造体を形成することは、前記短絡層上に前記ビルドアップ構造体を形成することを含み、
    前記ビルドアップ構造体に前記支持基板を取り付けることは、前記短絡層と共に電気的に短絡される複数のボンドパッドを含む前記ビルドアップ構造体のＢＧＡ側に、前記支持基板を取り付けることを含む、請求項１に記載の方法。
  10. 前記剥離層を少なくとも部分的に除去した後に、複数の表面実装ボンドパッドを露出するように前記短絡層を除去することを更に含む、請求項９に記載の方法。
  11. 短絡層をキャリア基板上に形成することと、
    ビルドアップ構造体を前記短絡層上に形成することであって、前記ビルドアップ構造体は、前記ビルドアップ構造体の背面側の前記短絡層を通して互いに短絡される複数のコンタクトパッドを前記ビルドアップ構造体の前面側に含み、前記ビルドアップ構造体は、厚さ１００μｍ未満であり、前記ビルドアップ構造体の底面は、接地ルーティングを含む、ことと、
    支持基板を前記ビルドアップ構造体の前記前面側に取り付けることと、
    前記キャリア基板を取り外すことと、
    前記短絡層を除去することと、
    前記ビルドアップ構造体の前記背面側で第２の複数のコンタクトパッドを露出することと、
    を含む、コアレス基板を形成する方法。
  12. 前記第２の複数のコンタクトパッドを露出した後に、前記支持基板及び前記ビルドアップ構造体を複数の基板ストリップに切り分けることを更に含む、請求項１１に記載の方法。
  13. 前記短絡層を形成することは、
    前記キャリア基板上に金属箔を配置することと、
    前記キャリア基板上の前記金属箔の上方及び側方周りにキャップ層を積層することと、
    を含む、請求項１１に記載の方法。
  14. 前記キャリア基板を取り外す前に、前記金属箔、前記キャップ層、前記ビルドアップ構造体、及び前記支持基板を通して切断することを更に含む、請求項１３に記載の方法。
  15. 前記短絡層を形成することは、
    前記キャリア基板上にキャップ層を形成することと、
    前記キャップ層上にシード層を形成することと、
    を含む、請求項１１に記載の方法。
  16. 前記キャリア基板を取り外す前に、前記キャップ層、前記シード層、前記ビルドアップ構造体、及び前記支持基板を通して切断することを更に含む、請求項１５に記載の方法。
  17. 前記支持基板を前記ビルドアップ構造体の前記前面側に取り付ける前に、電気的開口を検出するために前記複数のコンタクトパッドに対し試験を行うことと、
    前記ビルドアップ構造体の前記背面側で前記第２の複数のコンタクトパッドを露出した後に、電気的短絡を検出するために前記第２の複数のコンタクトパッドに対し試験を行うことと、
    を更に含む、請求項１２に記載の方法。
  18. 矩形側面を含む支持基板と、
    前記支持基板上の接着剤層と、
    前記接着剤層に取り付けられたビルドアップ構造体であって、前記ビルドアップ構造体は、複数のＢＧＡコンタクトパッドを含む底面と、複数の表面実装コンタクトパッドを含む上面とを含む、ビルドアップ構造体と、
    を備え、
    前記ビルドアップ構造体は、厚さ１００μｍ未満であり、前記ビルドアップ構造体の前記底面は、接地ルーティングを含む、基板ストリップ。
  19. 前記ビルドアップ構造体は、型成形群内に配列されているパッケージルーティングのアレイ及び接地ルーティングのアレイを含み、各パッケージルーティングは、前記パッケージルーティングの外周に接地ルーティングを含み、各々の型成形群は、複数のパッケージルーティング及び複数の接地ルーティングを含む、請求項１８に記載の基板ストリップ。
JP2018521658A 2015-11-06 2016-09-13 キャリア超薄型基板 Active JP6527640B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/935,292 2015-11-06
US14/935,292 US9899239B2 (en) 2015-11-06 2015-11-06 Carrier ultra thin substrate
PCT/US2016/051479 WO2017078849A1 (en) 2015-11-06 2016-09-13 Carrier ultra thin substrate

Publications (2)

Publication Number Publication Date
JP2018533848A JP2018533848A (ja) 2018-11-15
JP6527640B2 true JP6527640B2 (ja) 2019-06-05

Family

ID=57047303

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018521658A Active JP6527640B2 (ja) 2015-11-06 2016-09-13 キャリア超薄型基板

Country Status (6)

Country Link
US (2) US9899239B2 (ja)
JP (1) JP6527640B2 (ja)
KR (1) KR102069986B1 (ja)
CN (1) CN108604582B (ja)
TW (1) TWI634821B (ja)
WO (1) WO2017078849A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017149810A1 (ja) * 2016-02-29 2017-09-08 三井金属鉱業株式会社 キャリア付銅箔及びその製造方法、並びに配線層付コアレス支持体及びプリント配線板の製造方法
US9793222B1 (en) * 2016-04-21 2017-10-17 Apple Inc. Substrate designed to provide EMI shielding
US10804119B2 (en) * 2017-03-15 2020-10-13 STATS ChipPAC Pte. Ltd. Method of forming SIP module over film layer
US10224254B2 (en) * 2017-04-26 2019-03-05 Powertech Technology Inc. Package process method including disposing a die within a recess of a one-piece material
US10714431B2 (en) * 2017-08-08 2020-07-14 UTAC Headquarters Pte. Ltd. Semiconductor packages with electromagnetic interference shielding
KR102525490B1 (ko) 2017-10-24 2023-04-24 삼성전자주식회사 인쇄 회로 기판, 반도체 패키지 및 반도체 패키지의 제조 방법
JP7153438B2 (ja) * 2017-10-26 2022-10-14 日東電工株式会社 基板集合体シート
US10368448B2 (en) 2017-11-11 2019-07-30 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Method of manufacturing a component carrier
KR102179165B1 (ko) * 2017-11-28 2020-11-16 삼성전자주식회사 캐리어 기판 및 상기 캐리어 기판을 이용한 반도체 패키지의 제조방법
CN108269766A (zh) * 2017-12-20 2018-07-10 深南电路股份有限公司 一种超薄封装基板结构及其加工制作方法
KR102499039B1 (ko) * 2018-11-08 2023-02-13 삼성전자주식회사 캐리어 기판 및 상기 캐리어 기판을 이용한 반도체 패키지의 제조방법
US11545455B2 (en) 2019-05-28 2023-01-03 Apple Inc. Semiconductor packaging substrate fine pitch metal bump and reinforcement structures
AT17082U1 (de) * 2020-04-27 2021-05-15 Zkw Group Gmbh Verfahren zur befestigung eines elektronischen bauteils
CN117501442A (zh) * 2021-10-12 2024-02-02 华为技术有限公司 一种封装结构、电路板组件及电子设备
CN116631883B (zh) * 2023-05-31 2024-04-16 苏州兴德森电子科技有限公司 封装基板及其制作方法、芯片及其制作方法

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5505321A (en) * 1994-12-05 1996-04-09 Teledyne Industries, Inc. Fabrication multilayer combined rigid/flex printed circuit board
JP2997746B2 (ja) * 1998-05-27 2000-01-11 亜南半導体株式会社 印刷回路基板
JP2000091743A (ja) * 1998-07-16 2000-03-31 Sumitomo Metal Electronics Devices Inc ビルドアップ多層基板及びその製造方法
EP1009206A3 (en) * 1998-12-02 2003-01-15 Ajinomoto Co., Inc. Method of vacuum-laminating adhesive film
US8158508B2 (en) * 2001-03-05 2012-04-17 Megica Corporation Structure and manufacturing method of a chip scale package
US7148561B2 (en) 2001-03-29 2006-12-12 Siliconware Precision Industries Co., Ltd. Ball grid array substrate strip with warpage-preventive linkage structure
TWI241700B (en) * 2003-01-22 2005-10-11 Siliconware Precision Industries Co Ltd Packaging assembly with integrated circuits redistribution routing semiconductor die and method for fabrication
US7208825B2 (en) * 2003-01-22 2007-04-24 Siliconware Precision Industries Co., Ltd. Stacked semiconductor packages
JP4334005B2 (ja) * 2005-12-07 2009-09-16 新光電気工業株式会社 配線基板の製造方法及び電子部品実装構造体の製造方法
JP4897281B2 (ja) * 2005-12-07 2012-03-14 新光電気工業株式会社 配線基板の製造方法及び電子部品実装構造体の製造方法
JP2007335698A (ja) * 2006-06-16 2007-12-27 Fujitsu Ltd 配線基板の製造方法
US20080088004A1 (en) * 2006-10-17 2008-04-17 Advanced Chip Engineering Technology Inc. Wafer level package structure with build up layers
JP4866268B2 (ja) * 2007-02-28 2012-02-01 新光電気工業株式会社 配線基板の製造方法及び電子部品装置の製造方法
JP5092662B2 (ja) 2007-10-03 2012-12-05 凸版印刷株式会社 印刷配線板の製造方法
US20090096098A1 (en) * 2007-10-15 2009-04-16 Advanced Chip Engineering Technology Inc. Inter-connecting structure for semiconductor package and method of the same
JP4981712B2 (ja) * 2008-02-29 2012-07-25 新光電気工業株式会社 配線基板の製造方法及び半導体パッケージの製造方法
JP5284147B2 (ja) * 2008-03-13 2013-09-11 日本特殊陶業株式会社 多層配線基板
JP5200837B2 (ja) * 2008-10-01 2013-06-05 富士通セミコンダクター株式会社 半導体装置の製造方法
JP4533449B2 (ja) * 2008-10-16 2010-09-01 新光電気工業株式会社 配線基板の製造方法
JP2010118635A (ja) * 2008-11-12 2010-05-27 Ibiden Co Ltd 多層プリント配線板
TW201041469A (en) * 2009-05-12 2010-11-16 Phoenix Prec Technology Corp Coreless packaging substrate, carrier thereof, and method for manufacturing the same
KR101058621B1 (ko) 2009-07-23 2011-08-22 삼성전기주식회사 반도체 패키지 및 이의 제조 방법
EP2330618A1 (en) * 2009-12-04 2011-06-08 STMicroelectronics (Grenoble 2) SAS Rebuilt wafer assembly
KR101055462B1 (ko) * 2010-01-07 2011-08-08 삼성전기주식회사 인쇄회로기판 제조용 캐리어와 그 제조방법 및 이를 이용한 인쇄회로기판의 제조방법
JP5896200B2 (ja) 2010-09-29 2016-03-30 日立化成株式会社 半導体素子搭載用パッケージ基板の製造方法
WO2012077738A1 (ja) * 2010-12-09 2012-06-14 旭化成株式会社 微細構造積層体、微細構造積層体の作製方法及び微細構造体の製造方法
JP5848110B2 (ja) * 2011-02-15 2016-01-27 日本特殊陶業株式会社 多層配線基板の製造方法
TWI413475B (zh) * 2011-03-09 2013-10-21 Subtron Technology Co Ltd 電氣結構製程及電氣結構
JP5902931B2 (ja) 2011-12-06 2016-04-13 新光電気工業株式会社 配線基板の製造方法、及び、配線基板製造用の支持体
JP5750400B2 (ja) 2012-05-17 2015-07-22 新光電気工業株式会社 配線基板の製造方法、配線基板製造用の構造体
TWI446842B (zh) * 2012-06-18 2014-07-21 Unimicron Technology Corp 承載件及無核心封裝基板之製法
US9320149B2 (en) * 2012-12-21 2016-04-19 Intel Corporation Bumpless build-up layer package including a release layer
US9231124B2 (en) * 2013-09-25 2016-01-05 Delphi Technologies, Inc. Ball grid array packaged camera device soldered to a substrate
JP6092752B2 (ja) * 2013-10-30 2017-03-08 京セラ株式会社 配線基板
JP2015115558A (ja) * 2013-12-13 2015-06-22 株式会社東芝 半導体装置
US9768090B2 (en) * 2014-02-14 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate design for semiconductor packages and method of forming same
JP6240007B2 (ja) * 2014-03-18 2017-11-29 日本メクトロン株式会社 フレキシブルプリント基板の製造方法およびフレキシブルプリント基板の製造に用いられる中間生成物

Also Published As

Publication number Publication date
CN108604582A (zh) 2018-09-28
TWI634821B (zh) 2018-09-01
CN108604582B (zh) 2022-10-18
JP2018533848A (ja) 2018-11-15
TW201735745A (zh) 2017-10-01
KR20180056698A (ko) 2018-05-29
US20170135219A1 (en) 2017-05-11
WO2017078849A1 (en) 2017-05-11
KR102069986B1 (ko) 2020-01-23
US20180082858A1 (en) 2018-03-22
US9899239B2 (en) 2018-02-20

Similar Documents

Publication Publication Date Title
JP6527640B2 (ja) キャリア超薄型基板
US7863757B2 (en) Methods and systems for packaging integrated circuits
US9793222B1 (en) Substrate designed to provide EMI shielding
US20150008566A1 (en) Method and structure of panelized packaging of semiconductor devices
US20100133680A1 (en) Wafer level package and method of manufacturing the same and method of reusing chip
US8956918B2 (en) Method of manufacturing a chip arrangement comprising disposing a metal structure over a carrier
US9949372B2 (en) Printed wiring board and method for manufacturing the same
WO2009148768A2 (en) Foil based semiconductor package
JP5945563B2 (ja) パッケージキャリアおよびその製造方法
US9257341B2 (en) Method and structure of packaging semiconductor devices
US9455159B2 (en) Fabrication method of packaging substrate
JP2011049560A (ja) 集積回路構造および集積回路構造を形成する方法
CN110838452A (zh) 封装方法、面板组件、晶圆封装体以及芯片封装体
TWI819808B (zh) 半導體封裝及其製造方法
US10211071B2 (en) IC packaging method and a packaged IC device
TWI511240B (zh) 封裝結構及其製造方法
KR101711710B1 (ko) 반도체 패키지 및 그 제작 방법
US8556159B2 (en) Embedded electronic component
JP2021158279A (ja) 半導体パッケージの製造方法
US9466553B2 (en) Package structure and method for manufacturing package structure
KR20120048842A (ko) 임베디드 패키지 제조방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180426

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190510

R150 Certificate of patent or registration of utility model

Ref document number: 6527640

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250