KR101711710B1 - 반도체 패키지 및 그 제작 방법 - Google Patents

반도체 패키지 및 그 제작 방법 Download PDF

Info

Publication number
KR101711710B1
KR101711710B1 KR1020140188371A KR20140188371A KR101711710B1 KR 101711710 B1 KR101711710 B1 KR 101711710B1 KR 1020140188371 A KR1020140188371 A KR 1020140188371A KR 20140188371 A KR20140188371 A KR 20140188371A KR 101711710 B1 KR101711710 B1 KR 101711710B1
Authority
KR
South Korea
Prior art keywords
package
substrate
present
semiconductor
semiconductor package
Prior art date
Application number
KR1020140188371A
Other languages
English (en)
Other versions
KR20160078658A (ko
Inventor
안예슬
김진성
박동주
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020140188371A priority Critical patent/KR101711710B1/ko
Publication of KR20160078658A publication Critical patent/KR20160078658A/ko
Application granted granted Critical
Publication of KR101711710B1 publication Critical patent/KR101711710B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명의 반도체 패키지는, 기판과, 상기 기판 상에 부착되며, 후면에 강성 보강층이 형성된 반도체 다이와, 상기 반도체 다이를 매립하는 몰드 부재를 포함할 수 있다.

Description

반도체 패키지 및 그 제작 방법{SEMICONDUCTOR PACKAGE AND MANUFACTURING METHOD THEREOF}
본 발명은 반도체 패키지에 관한 것으로, 더욱 상세하게는 반도체 다이의 박형화에 기인하는 휨(warpage) 방지에 적합한 반도체 패키지 및 그 제작 방법에 관한 것이다.
잘 알려진 바와 같이, 각종 전자 기기들이 점진적으로 소형화 및 박형화되어 감에 따라 전자 기기들에 사용되는 반도체 패키지의 크기도 점진적으로 소형화 및 박형화되어 가고 있으며, 이러한 소형화 및 박형화를 실현할 수 있는 반도체 패키지의 제작 기법에 필요하다.
도 1은 종래의 전형적인 반도체 패키지의 단면도이다.
도 1을 참조하면, 종래의 반도체 패키지는 기판(102) 상에 반도체 다이(104)가 부착(접착)되는데, 반도체 다이(104)의 각 다이 패드는 기판(102) 상에 형성된 대응하는 각 기판 패드에 연결(접속)되는 구조를 갖는다.
또한, 몰드 부재(106)는 반도체 다이(104)를 매립하는 형태로 기판(102) 상에 형성되며, 몰드 부재(106)의 일부가 선택 제거됨으로써 기판(102) 상에 형성된 일부 기판 패드의 상부가 노출된다. 여기에서, 노출된 기판 패드의 상부에는 솔더볼(108) 등이 부착될 수 있다.
그리고, 미설명번호 110은, 예컨대 반도체 패키지를 보드에 접착시키기 위한 보드 실장용 범프 등을 의미할 수 있는데, 이러한 보드 실장용 범프(110)는, 예컨대 솔더 범프 또는 솔더볼 등이 될 수 있다.
한편, 웨이퍼를 통해 반도체 다이를 제작할 때 박막 구조로 인해 반도체 패키지에서 휨(또는 뒤틀림) 등과 같이 변형이 야기되는 것을 방지할 수 있도록 반도체 다이를 적절한 정도의 두께, 예컨대 수백 ㎛ 정도의 후막으로 유지하는 것이 일반적이다. 즉, 휨 방지를 위해 회로 소자가 형성되는 활성 영역의 두께보다 상대적으로 두꺼운 비활성 영역을 유지시킨다.
그러나, 반도체 패키지의 휨 문제 해소를 위해 반도체 다이를 후막으로 할 경우, 반도체 패키지가 상대적으로 두껍게 되어 박형화를 저해시키는 요인으로 작용하고 있다.
대한민국 공개특허 제2011-0001156호(공개일 : 2011. 01. 06.)
본 발명은 반도체 패키지를 제작할 때 발생할 수 있는 휨 등의 변형 문제를 방지하면서도 반도체 패키지의 두께가 불필요하게 증가하는 것을 효과적으로 억제할 수 있는 새로운 구조의 반도체 패키지 및 그 제작 기법을 제공하고자 한다.
본 발명이 해결하고자 하는 과제는 상기에서 언급한 것으로 제한되지 않으며, 언급되지 않은 또 다른 해결하고자 하는 과제는 아래의 기재들로부터 본 발명이 속하는 통상의 지식을 가진 자에 의해 명확하게 이해될 수 있을 것이다.
본 발명은, 일 관점에 따라, 기판과, 상기 기판 상에 부착되며, 후면에 강성 보강층이 형성된 반도체 다이와, 상기 반도체 다이를 매립하는 몰드 부재를 포함하는 반도체 패키지를 제공한다.
본 발명은, 상기 기판 상에 형성된 기판 패드의 상부를 노출시키는 몰드 비아와, 상기 몰드 비아를 매립하는 도전성 물질을 더 포함할 수 있다.
본 발명은, 도전성 범프를 통해 상부 기판 패드가 상기 도전성 물질에 접속되는 구조를 갖는 상부 패키지를 더 포함할 수 있다.
본 발명의 상기 상부 패키지는, 플립칩 패키지일 수 있다.
본 발명의 상기 상부 패키지는, 와이어본딩 패키지일 수 있다.
본 발명의 상기 강성 보강층은, 메탈 레이어일 수 있다.
본 발명의 상기 메탈 레이어는, 구리(Cu), 황동(Brass), 아연(Zn) 및 알루미늄(Al) 중 어느 하나 또는 둘 이상의 복합 레이어일 수 있다.
본 발명의 상기 강성 보강층은, 열경화성 접착제를 통해 상기 후면에 부착될 수 있다.
본 발명의 상기 열경화성 접착제는, 필름 타입의 에폭시 접착제일 수 있다.
본 발명은, 다른 관점에 따라, 후면에 강성 보강층이 형성된 반도체 다이를 준비하는 과정과, 준비된 상기 반도체 다이를 기판 상의 목표 위치에 부착하는 과정과, 상기 반도체 다이를 매립하는 형태로 상기 기판 상에 몰드 부재를 형성하는 과정과, 상기 몰드 부재의 일부를 선택 제거하여 상기 기판 상에 형성된 기판 패드의 상부를 노출시키는 몰드 비아를 형성하는 과정과, 상기 몰드 비아를 도전성 물질로 매립하는 과정을 포함하는 반도체 패키지 제작 방법을 제공한다.
본 발명의 상기 준비하는 과정은, 다수의 다이들이 형성된 웨이퍼의 후면을 일정 두께만큼 백그라인딩하는 과정과, 접착제를 이용하여 백그라인딩된 웨이퍼의 후면에 강성 보강 물질을 부착하는 과정과, 상기 웨이퍼의 후면을 큐어링하는 과정과, 상기 웨이퍼를 다이싱하여 상기 강성 보강층이 후면에 형성된 개별의 반도체 다이로 분리하는 과정을 포함할 수 있다.
본 발명의 상기 도전성 물질은, 솔더 또는 솔더 볼을 포함하는 도전성 범프일 수 있다.
본 발명은, 도전성 범프를 통해 상기 도전성 물질에 접속되는 구조로 상부 패키지를 적층하는 과정을 더 포함할 수 있다.
본 발명은 패키지용 반도체 다이의 두께를 상대적으로 절감하면서 그 후면에 강성 보강층을 형성함으로써, 휨 등의 변형 문제를 방지하면서도 반도체 패키지의 두께 증가를 억제할 수 있으며, 이를 통해 반도체 패키지의 박형화를 효과적으로 실현할 수 있다.
도 1은 종래의 전형적인 반도체 패키지의 단면도이다.
도 2는 본 발명의 실시 예에 따른 반도체 패키지의 단면도이다.
도 3은 본 발명의 확장 실시 예에 따른 반도체 패키지의 단면도이다.
도 4a 내지 4e는 본 발명에 따라 후면에 강성 보강층이 형성된 반도체 다이를 제조하는 주요 과정을 도시한 공정 순서도이다.
도 5a 내지 5d는 본 발명의 실시 예에 따른 반도체 패키지를 제작하는 주요 과정을 도시한 공정 순서도이다.
먼저, 본 발명의 장점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되는 실시 예들을 참조하면 명확해질 것이다. 여기에서, 본 발명은 이하에서 개시되는 실시 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 발명의 범주를 명확하게 이해할 수 있도록 하기 위해 예시적으로 제공되는 것이므로, 본 발명의 기술적 범위는 청구항들에 의해 정의되어야 할 것이다.
아울러, 아래의 본 발명을 설명함에 있어서 공지 기능 또는 구성 등에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 그리고, 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들인 것으로, 이는 사용자, 운용자 등의 의도 또는 관례 등에 따라 달라질 수 있음은 물론이다. 그러므로, 그 정의는 본 명세서의 전반에 걸쳐 기술되는 기술사상을 토대로 이루어져야 할 것이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예에 대하여 상세하게 설명한다.
도 2는 본 발명의 실시 예에 따른 반도체 패키지의 단면도이다.
도 2를 참조하면, 본 발명의 반도체 패키지는 다이 패드가 하향으로 향하여 대응하는 기판 패드에 접속되도록 배치되는 반도체 다이(204)가 기판(202) 상에 부착(접착)되는 구조를 갖는데, 이러한 반도체 다이(204)는 수십 ㎛의 두께(예컨대, 70㎛ 내지 90㎛)를 가질 수 있으며, 그 후면에는 접착제(204a)에 의해 부착되는 강성 보강층(204b)이 형성되어 있다.
여기에서, 강성 보강층(204b)은 메탈 레이어로서, 예컨대 구리(Cu), 황동(Brass), 아연(Zn) 및 알루미늄(Al) 중 어느 하나 또는 둘 이상의 복합 레이어로서 구성될 수 있다. 이때, 강성 보강층(204b)은, 예컨대 12㎛ 내지 18㎛ 정도의 두께 범위를 가질 수 있다.
그리고, 강성 보강층(204b)을 반도체 다이(204)의 후면에 부착시키는데 사용되는 접작체(204a)는, 예컨대 열경화성 접착제의 일종인 필름 타입의 에폭시 접착제 등이 이용될 수 있다. 이때, 접착제(204a)는, 예컨대 6㎛ 내지 10㎛ 정도의 두께 범위를 가질 수 있다.
도 4a 내지 4e는 본 발명에 따라 후면에 강성 보강층이 형성된 반도체 다이를 제조하는 주요 과정을 도시한 공정 순서도이다.
도 4a를 참조하면, 다수의 반도체 다이를 형성한 후막(수백 ㎛)의 웨이퍼가 준비되는데, 예컨대 백그라인딩 공정 등을 진행함으로써, 일례로서 도 4b에 도시된 바와 같이, 웨이퍼 후면의 비활성 영역(회로 소자가 형성되지 않은 영역)을 일정 두께 만큼 평단하게 제거(그라인딩)한다.
이어서, 열경화성 접착제 등을 이용하는 라미네이션 공정을 진행함으로써, 일례로서 도 4c에 도시된 바와 같이, 백그라인딩된 웨이퍼의 후면에 강성 보강 물질(금속 레이어)을 부착한다. 여기에서, 강성 보강 물질은, 예컨대 구리(Cu), 황동(Brass), 아연(Zn) 및 알루미늄(Al) 중 어느 하나 또는 둘 이상의 복합 레이어일 수 있으며, 열경화성 접착제는, 예컨대 필름 타입의 에폭시 접착제일 수 있다.
그리고, 도 4d를 참조하면, 후면에 강성 보강 물질이 부착된 웨이퍼를 큐어링 스테이션에 탑재한 후 큐어링 공정을 진행한다.
이후, 다이 커터 등을 이용하는 다이싱(dicing) 공정을 진행함으로써, 일례로서 도 4e에 도시된 바와 같이, 강성 보강층이 후면에 형성된 개별의 반도체 다이로 분리한다.
다시, 도 2를 참조하면, 후면에 강성 보강층(204b)이 형성된 반도체 다이(204)를 매립하는 형태로 기판(102) 상에 몰드 부재(206)가 형성되는데, 이러한 몰드 부재(206)는 그 일부가 선택적으로 제거됨으로써 기판(202) 상에 형성된 일부 기판 패드의 상부를 노출(즉, 몰드 비아의 형성)시킨다. 여기에서, 노출된 기판 패드의 상부에는 솔더볼 등과 같은 도전성 범프(208)가 형성, 즉 몰드 비아가 도전성 물질로 매립될 수 있다.
이때, 강성 보강층(204b)이 노출된 반도체 다이(204)와 도전성 범프(208)는 후속하는 패키징 공정을 통해 몰드 부재(예컨대, EMC)에 의해 매립될 수 있다. 즉, 도전성 범프(208)의 상부 표면이 몰드 비아(또는 개구)를 통해 노출되는 것으로 하여 설명하였으나, 본 발명이 반드시 이에 한정되는 것은 아니며, 필요 또는 용도 등에 따라 도전성 범프(208)의 상부 표면을 노출시키지 않는 구조로 적용할 수도 있음은 물론이다.
그리고, 기판(202)의 하부에 형성된 기판 패드에는, 예컨대 반도체 패키지를 보드(도시 생략)에 접착시키기 위한 보드 실장용 범프(210)가 형성되는데, 이러한 보드 실장용 범프(210)로서는, 예컨대 솔더 범프 또는 솔더볼 등이 이용될 수 있다.
도 3은 본 발명의 확장 실시 예에 따른 반도체 패키지의 단면도이다.
도 3을 참조하면, 확장 실시 예에 따른 반도체 패키지는 상부 도전성 범프(304)를 통해 상부 기판 패드(도시 생략)가 도전성 물질, 즉 도전성 범프(208)에 물리적으로 접속되는 구조를 갖는 상부 패키지를 더 포함할 수 있다. 여기에서, 상부 도전성 범프(304)는, 예컨대 솔더 또는 솔더볼 등을 의미할 수 있다.
그리고, 상부 패키지는, 예컨대 플립칩 패키지 등을 의미할 수 있는 것으로, 이러한 상부 패키지는, 예컨대 기판(302), 기판(302)상에 솔더 볼 등을 포함하는 범프(308)를 통해 접착되는 상부 반도체 다이(306), 상부 반도체 다이(306)를 완전히 매립하는 형태의 상부 몰드 부재(310) 등을 포함할 수 있다.
한편, 본 발명의 확장 실시 예에서는 상부 패키지로서 플립칩 패키지를 적용하는 것으로 하여 설명하였으나, 본 발명이 반드시 이에 한정되는 것은 아니며, 와이어본딩 패키지를 적용할 수도 있음은 물론이다. 여기에서, 와이어본딩 패키지라 함은 상부 패키지를 구성하는 기판과 상부 반도체 다이가 와이어본딩으로 연결되는 구조를 갖는 패키지를 의미할 수 있다.
다음에, 상술한 바와 같은 구조를 갖는 본 발명의 반도체 패키지를 제작하는 일련의 과정들에 대해 상세하게 설명한다.
도 5a 내지 5d는 본 발명의 실시 예에 따른 반도체 패키지를 제작하는 주요 과정을 도시한 공정 순서도이다.
도 5a를 참조하면, 접착제(204a)를 이용하여 강성 보강층(204b)이 후면에 부착된 반도체 다이(204)를 준비한 후 다이 접착 공정을 진행함으로써, 기판(202) 상의 목표 위치에 반도체 다이(204)를 부착한다.
여기에서, 강성 보강층(204b)은, 예컨대 구리(Cu), 황동(Brass), 아연(Zn) 및 알루미늄(Al) 중 어느 하나 또는 둘 이상의 복합 레이어일 수 있으며, 접착제(204a)는, 예컨대 필름 타입의 에폭시 접착제 등과 같은 열경화성 접착제일 수 있다.
다음에, 몰딩 공정을 진행하여 EMC(에폭시 몰드 컴파운드) 등과 같은 몰드 부재(206)를 형성, 즉 일례로서 도 5b에 도시된 바와 같이, 반도체 다이(204)의 후면에 형성된 강성 보강층(204b)을 노출시키는 형태로 반도체 다이(204)를 매립하는 몰드 부재(206)를 형성한다.
그리고, 몰드 부재(206)의 일부를 선택적으로 제거함으로써, 기판(202) 상에 형성된 기판 패드의 상부를 몰드 비아(또는 개구)를 통해 노출(오픈)시킨다. 여기에서, 몰드 부재(206)의 선택적인 제거는, 예컨대 레이저 드릴링 공정을 이용하거나 혹은 식각 방지 마스크 등과 같은 식각 장벽층을 이용하는 식각 공정을 이용할 수 있다.
이어서, 리플로우 등과 같은 본딩(부착) 공정을 진행(실시)함으로써, 일례로서 도 5c에 도시된 바와 같이, 그 상부가 오픈된 기판 패드 상에 솔더, 솔더볼 등과 같은 도전성 범프(208)를 형성, 즉 몰드 비아를 도전성 물질로 매립한다.
이후, 기판(202)의 하부에 형성된 기판 패드 상에 솔더 범프 또는 솔더볼 등과 같은 보드 실장용 범프(210)를 형성, 예컨대 리플로우 등과 같은 본딩(부착) 공정을 진행(실시)함으로써, 일례로서 도 5d에 도시된 바와 같이, 하부의 기판 패드 상에 보드 실장용 범프(210)를 형성한다.
한편, 본 발명의 반도체 패키지 제작 방법은, 비록 도 5에서의 도시는 생략하였으나, 상부 도전성 범프(304)를 통해 도전성 물질, 즉 하부의 몰드 비아에 매립 형태로 형성된 도전성 범프(208)에 접속되는 구조로 상부 패키지를 적층할 수 있음은 물론이다. 여기에서, 상부 패키지는, 예컨대 플립칩 패키지 등을 의미할 수 있다.
이상의 설명은 본 발명의 기술사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경 등이 가능함을 쉽게 알 수 있을 것이다. 즉, 본 발명에 개시된 실시 예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것으로서, 이러한 실시 예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다.
따라서, 본 발명의 보호 범위는 후술되는 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (17)

  1. 기판과,
    상기 기판상에 부착되는 부착면과, 상기 부착면에 대향하는 이면을 갖고, 상기 이면에 메탈 레이어의 강성 보강층이 형성된 반도체 다이와,
    상기 반도체 다이를 매립하는 몰드 부재와,
    상기 기판상에 형성된 기판 패드의 상부를 노출시키는 몰드 비아와,
    상기 몰드 비아에 매립되어 상기 기판 패드에 연결되는 도전성 물질
    을 포함하는 반도체 패키지.
  2. 삭제
  3. 제 1 항에 있어서,
    도전성 범프를 구비하고, 상기 도전성 범프가 상기 도전성 물질을 통해 상기 기판 패드에 접속되는 구조를 갖는 상부 패키지
    를 더 포함하되,
    상기 상부 패키지는 상기 반도체 다이의 상부에 마련되는 반도체 패키지.
  4. 제 3 항에 있어서,
    상기 상부 패키지는,
    플립칩 패키지인
    반도체 패키지.
  5. 제 3 항에 있어서,
    상기 상부 패키지는,
    와이어본딩 패키지인
    반도체 패키지.
  6. 삭제
  7. 제 1 항에 있어서,
    상기 메탈 레이어는,
    구리(Cu), 황동(Brass), 아연(Zn) 및 알루미늄(Al) 중 어느 하나 또는 둘 이상의 복합 레이어인
    반도체 패키지.
  8. 제 1 항에 있어서,
    상기 강성 보강층은,
    열경화성 접착제를 통해 상기 후면에 부착되는
    반도체 패키지.
  9. 제 8 항에 있어서,
    상기 열경화성 접착제는,
    필름 타입의 에폭시 접착제인
    반도체 패키지.
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
KR1020140188371A 2014-12-24 2014-12-24 반도체 패키지 및 그 제작 방법 KR101711710B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140188371A KR101711710B1 (ko) 2014-12-24 2014-12-24 반도체 패키지 및 그 제작 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140188371A KR101711710B1 (ko) 2014-12-24 2014-12-24 반도체 패키지 및 그 제작 방법

Publications (2)

Publication Number Publication Date
KR20160078658A KR20160078658A (ko) 2016-07-05
KR101711710B1 true KR101711710B1 (ko) 2017-03-03

Family

ID=56501837

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140188371A KR101711710B1 (ko) 2014-12-24 2014-12-24 반도체 패키지 및 그 제작 방법

Country Status (1)

Country Link
KR (1) KR101711710B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10665625B2 (en) 2017-12-04 2020-05-26 Samsung Electronics Co., Ltd. Image sensor package and image sensing module
US11515254B2 (en) 2020-07-15 2022-11-29 SK Hynix Inc. Semiconductor chip including penetrating electrodes, and semiconductor package including the semiconductor chip

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010001597A1 (ja) * 2008-06-30 2010-01-07 三洋電機株式会社 素子搭載用基板、半導体モジュール、半導体装置、素子搭載用基板の製造方法および半導体装置の製造方法、ならびに携帯機器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050120138A (ko) * 2004-06-18 2005-12-22 삼성전자주식회사 반도체 칩의 휨 현상을 방지하는 반도체 패키지
KR20100020771A (ko) * 2008-08-13 2010-02-23 주식회사 하이닉스반도체 반도체 패키지의 제조 방법
KR20110001156A (ko) 2009-06-29 2011-01-06 주식회사 하이닉스반도체 반도체 패키지용 기판 및 이의 제조 방법
KR101227735B1 (ko) * 2011-04-28 2013-01-29 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010001597A1 (ja) * 2008-06-30 2010-01-07 三洋電機株式会社 素子搭載用基板、半導体モジュール、半導体装置、素子搭載用基板の製造方法および半導体装置の製造方法、ならびに携帯機器

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10665625B2 (en) 2017-12-04 2020-05-26 Samsung Electronics Co., Ltd. Image sensor package and image sensing module
US10910422B2 (en) 2017-12-04 2021-02-02 Samsung Electronics Co., Ltd. Image sensor package and image sensing module
US11515254B2 (en) 2020-07-15 2022-11-29 SK Hynix Inc. Semiconductor chip including penetrating electrodes, and semiconductor package including the semiconductor chip

Also Published As

Publication number Publication date
KR20160078658A (ko) 2016-07-05

Similar Documents

Publication Publication Date Title
US10128211B2 (en) Thin fan-out multi-chip stacked package structure and manufacturing method thereof
US9716080B1 (en) Thin fan-out multi-chip stacked package structure and manufacturing method thereof
US10090185B2 (en) Semiconductor device and manufacturing method thereof
TWI597788B (zh) 半導體裝置及其製造方法
TWI778381B (zh) 具有電磁干擾遮蔽的半導體裝置
US10229892B2 (en) Semiconductor package and method for manufacturing a semiconductor package
US7934313B1 (en) Package structure fabrication method
KR101473093B1 (ko) 반도체 디바이스 및 그 제조 방법
CN103165477A (zh) 形成垂直互连结构的方法和半导体器件
US9842794B2 (en) Semiconductor package with integrated heatsink
US9502392B2 (en) Semiconductor device with embedded semiconductor die and substrate-to-substrate interconnects
US20140239475A1 (en) Packaging substrate, semiconductor package and fabrication methods thereof
US11094669B2 (en) Wafer level molded PPGA (pad post grid array) for low cost package
US9837384B2 (en) Fan-out multi-chip package with plurality of chips stacked in staggered stack arrangement
US20150021791A1 (en) Semiconductor device
KR101711710B1 (ko) 반도체 패키지 및 그 제작 방법
US20160141217A1 (en) Electronic package and fabrication method thereof
CN109698136B (zh) 一种射频soi芯片的封装方法及封装结构
US20120175773A1 (en) Thermal Enhanced Package Using Embedded Substrate
KR20150073281A (ko) 반도체 패키지 및 그 제조 방법
JP2009026812A (ja) 半導体装置とその製造方法
TWI607546B (zh) Wiring substrate manufacturing method and semiconductor device manufacturing method
KR20150093878A (ko) 반도체 패키지 및 그 제작 방법
JP5181544B2 (ja) 半導体装置の製造方法
JP2006100580A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
E90F Notification of reason for final refusal
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20200224

Year of fee payment: 4