JP2009026812A - 半導体装置とその製造方法 - Google Patents

Abstract

【課題】ワイヤー接続やシリコン貫通を行うことなく、能動素子の受光及び／又は発光が可能なチップサイズの半導体装置を提供することを目的とする。
【解決手段】基体上に、第１の絶縁層２２と第１の導電層２５とにより配線層３０を形成する工程と、配線層３０上に能動素子２を搭載する工程と、能動素子２を覆って第２の絶縁層２６を形成する工程と、能動素子２の受光及び／又は発光部と、電極３と、能動素子２の周囲の第１の導電層２５とを露出する開口を第２の絶縁層２５に設ける工程と、電極３と配線層３０とを電気的に接続する接続部を含む第２の導電層２９を形成する工程と、基体を除去する工程と、能動素子２の周囲の接続部３１の外側で個片化を行う工程と、により半導体装置１００を形成する。
【選択図】図７

Description

本発明は、半導体チップ等の能動素子を有する半導体装置であり、特に、チップサイズパッケージとする半導体装置とその製造方法に関する。

ＣＣＤやＣＭＯＳ等の受光素子や発光素子を含む半導体チップ等の能動素子を備える半導体装置において、これを組み込むデジタルカメラやビデオカメラ、携帯電話等の電子機器の小型化の要求に伴って、更なる小型化が求められている。このため、能動素子上に再配線を行い、外部電極を形成してベアチップと同程度のパッケージングを行うチップサイズパッケージ（ＣＳＰ）とすることが提案されている。

このように半導体チップ等の能動素子上に再配線を行うにあたり、能動素子に受発光素子が含まれる場合は回路面を絶縁層で遮蔽できない。したがって、外部電極は回路面とは反対側に形成することが求められる。この場合は、例えば能動素子の電極を回路から取り出して能動素子の下部に配線を行う必要がある。

能動素子の回路面と異なる面に電極を設ける方法としては、従来は、両面電極付の基板にワイヤーボンドで接続するか、能動素子そのものの側面をシリコン貫通して、貫通口いわゆるＶＩＡを形成する必要がある（例えば特許文献１及び２参照）。
特開２００６−３０３４８２号公報 特開２００６−７３８５２号公報

しかしながら、ワイヤーボンドによる場合はワイヤーパスが必要であり、能動素子から２００μｍ程度離さなければならないため、チップサイズが大きくなってしまう。例えば上記特許文献１においては、スルーホール電極を有する有機基板を用いる構成が提案されているが、チップからワイヤーの接続を必要とし、チップサイズとすることは難しい。
また、上記特許文献２においては、シリコン貫通孔を設ける構成が提案されているが、シリコン貫通を行う場合は、貫通用の特殊なレイアウトとする必要があり、チップサイズとすることができない。また特殊なプロセスを要し、工程数が増加するので、コストが高くなるという不都合を有する。

以上の問題に鑑みて、本発明は、ワイヤー接続やシリコン貫通を行うことなく、能動素子の受光及び／又は発光が可能なチップサイズの半導体装置を提供することを目的とする。

上記課題を解決するため、本発明の半導体装置の製造方法は、基体上に、第１の絶縁層と第１の導電層とにより配線層を形成する工程と、配線層上に能動素子を搭載する工程と、能動素子を覆って第２の絶縁層を形成する工程と、能動素子の受光及び／又は発光部と、電極と、能動素子の周囲の第１の導電層とを露出する開口を第２の絶縁層に設ける工程と、電極と配線層とを電気的に接続する接続部を含む第２の導電層を形成する工程と、基体を除去する工程と、能動素子の周囲の接続部の外側で個片化を行う工程と、を有することを特徴とする。

また、本発明の半導体装置は、第１の絶縁層と第１の導電層とからなる配線層と、この配線層上に搭載され、受光及び／又は発光部を有する能動素子と、能動素子の一部を覆って形成される第２の絶縁層と、第２の絶縁層の開口を通じて第１の導電層の一部に接続される第２の導電層と、を有する。そして、能動素子の電極形成面とは反対側の裏面において、第１の導電層上に電極が形成されてなることを特徴とする。

本発明の半導体装置及び半導体装置の製造方法によれば、配線層上に能動素子を搭載し、この配線層と能動素子の電極を、能動素子の周囲に形成した絶縁層を貫通して、配線層の第１の導電層に達する第２の導電層を形成して、能動素子の電極と配線層とを接続する。このため能動素子の回路面に形成した受光及び／又は発光部を被覆することなく電極の再配線が可能である。また、導電層が能動素子の周囲及び能動素子の下部のみに形成されるため、能動素子に、能動素子の周囲に形成する導電層を加えた大きさが半導体装置全体の大きさとなる。このため、能動素子の大きさに近い小型の半導体装置を形成することができる。

本発明によれば、ワイヤー接続やシリコン貫通を行うことなく、能動素子の受光及び／又は発光が可能なチップサイズの半導体装置を提供することができる。

以下本発明を実施するための最良の形態の例を説明するが、本発明は以下の例に限定されるものではない。
図１〜図６の製造工程図を参照して、本発明の一実施の形態に係る半導体装置の製造方法について説明する。以下の工程図においてはその構成の理解を容易にするために、導電層及び電極のみに斜線を付して示す。

図１に示すように、例えば能動素子ウエハ型の能動素子２を用意する。その他シリコンウエーハ等の基体上に能動素子が搭載された構成としてもよく、また能動素子２を形成する基体１はシリコン等の半導体基板に限定されるものではない。図１においては能動素子２の電極３のみを示し、回路部や下地絶縁層等は図示を省略する。能動素子２の電極３と回路部（図示せず）は保護層４いわゆるパッシベーションで覆われる。本実施の形態に適用される能動素子２は、受光及び／又は発光素子や、受光及び／又は発光用のセンサー面等が回路上に形成してある。
また、図１に示す例では、例えばウエハを２５μｍ以上の厚さとしてグラインダーで研削を行い、ウエハの裏面にダイアタッチフィルム５をラミネートしてからダイサーでダイシングすることにより、薄型化及び個片化された能動素子２を示す。ダイアタッチフィルム５は、能動素子２の回路部を形成する面と反対側の面に被着され、ダイシングテープ及びボンディング剤の機能を備えるフィルムであり、絶縁性樹脂等からなる絶縁部材である。

一方、図２Ａに示すように、別体のウエハ状の基体２０を用意する。この基体２０上に、外部配線と図１に示す能動素子２からの電気的な接続を行う配線層を形成する。基体２０としては、シリコン基板、石英ガラス等の光透過性基板、金属基板等を用いることができる。例えば石英基板等の光透過性部材を用いる場合は、裏面側から感光性部材の露光等の処理を行うことが可能となる。その他石英基板を用いる場合は熱変形が少なく、Ｓｉウエハと同形状での供給が可能であり、Ｓｉウエハ用との半導体装置でのプロセスが可能であるという利点を有する。
この基体２０の表面には、後の工程で剥離が容易となるように、例えばＵＶ硬化型の自己剥離シート等の剥離層２１を介在させて、その上の層（図示の例では第１の絶縁層２２）を形成する。また剥離層２１上に、剥離層２１と絶縁層との接合を防止するための下地層（図示せず）を形成してもよい。この下地層は、例えば厚さ１６０ｎｍのＴｉ層上に、厚さ６００ｎｍのＣｕ層を積層して形成する。

そして基体２０の剥離層２１上に、エポキシ樹脂、ポリイミド樹脂、ＰＢＯ（ポリパラフェニレンベンゾビスオキサゾール）樹脂、アクリル樹脂等より成る第１の絶縁層２２を成膜する。第１の絶縁層２２の成膜方法は、スピンコート、印刷、ディスペンス、フィルムラミネート等を用いることができる。
また、第１の絶縁層２２の厚さは５０μｍ以上１００μｍ以下とすることが望ましい。
第１の絶縁層２２を５０μｍ以上とすることにより、この第１の絶縁層２２をパターニングした後形成する第１の導電層の膜厚を５０μｍ以上の厚さで形成することができる。そして、第１の導電層の厚さを５０μｍ以上とすることにより、例えば本実施の形態の半導体装置を基板等に実装する際に発生する応力を緩和することができる。このため、第１の絶縁層２２の膜厚は５０μｍ以上とすることが望ましい。
また、第１の絶縁層２２が１００μｍを超えると、ウエハ状の基体２０の反りによって平坦性が不均一になったり、後述する光透過性基体を搭載する工程において不具合が発生したりする場合がある。このため、第１の絶縁層２２の厚さは１００μｍ以下とすることが望ましい。

次に、図２Ｂに示すように、第１の絶縁層２２をパターニングして開口２２ａを形成する。このパターニングは、第１の絶縁層２２上にレジストを塗布して露光、現像及びエッチングにより形成してもよく、また、第１の絶縁層２２を感光材とする場合はそのまま、露光及び現像によって形成できる。また、この開口２２ａ内に被着する導電層により、基体２０上に配線層を形成する。このため、外部電極のピッチや配線のサイズに合わせて第１の絶縁層２２のパターニングを行い、開口２２ａを形成する。

その後、図２Ｃに示すように、導電層を電解めっきで形成するためのシード層として下地層２３をスパッタ等により全面的に成膜する。下地層２３としては例えばＴｉ及びＣｕをこの順に積層して形成できる。この場合の各層の厚さは、Ｔｉ層を例えば１６０ｎｍ、Ｃｕ層を例えば６００ｎｍとする。下地層２３のＴｉ層は、Ｃｕ層の密着性を向上させるため、また、Ｃｕの拡散を防止するためのバリア膜として形成する。
そして、図２Ｄに示すように、配線となる導電層を形成するため、レジスト等の絶縁層２４を、スピンコート又はフィルムラミネート等で被着した後、露光及び現像によりパターニングして形成する。この場合、絶縁層２４は、第１の絶縁層２２の開口２２ａよりも大きい径の開口２４ａを有するパターンとする。

次に、図３Ａに示すように、下地層２３に電流を印加してＣｕ等の電解めっきにより、第１の導電層２５を形成し、第１の絶縁層２２及び第１の導電層２５により配線層３０を形成する。めっき液にレベリング剤、促進剤等を添加することにより、図示のように開口２２ａ、２４ａ内を埋め込む導電体と第１の絶縁層２２上の導電体の上部との平坦性が向上し、第１の導電層２５の表面を良好に平面状に形成する。
また第１の導電層２５の厚さとしては、表皮効果が第１の導電層２５の上下で起こる場合を考慮して最小で７μｍ程度必要である。また、開口２２ａの径は５０μｍ以上３００μｍ以下とすることが望ましい。開口２２ａの最小開口径は第１の絶縁層２２厚さに対するアスペクト解像度によって決定される。また、一般的に実装基板に実装可能な配線ピッチは０．３ｍｍ〜０．６ｍｍであり、開口２２ａの径はこの配線ピッチの半分程度の大きさで形成することが望ましい。
なお、配線層３０（第１の絶縁層２２及び第１の導電層２５）は、後述する工程において配線層３０上に搭載する能動素子の厚さと、この能動素子上に形成する第２の絶縁層及び第２の導電層の厚さとの合計厚さと、同じ厚さで形成することが望ましい。この構成により半導体装置において、配線層３０と配線層３０の上層との強度等のバランスをとることができ、例えば、上述した第１の絶縁層２２と第１の導体層２５とによる実装時の応力緩和等が可能となる。

そして第１の導電層２５を形成した後、図３Ｂに示すように、溶剤等を用いて絶縁層２４を除去する。また、絶縁層２４を除去した後、図３Ｃに示すように、露出した下地層２３を第１の導電層２５をマスクとして、例えばＣｕ層、Ｔｉ層の順番でエッチングにより除去する。

次に、図１において説明した薄型化及び個片化した能動素子２を、図３Ｄに示すように回路面を上側にし、いわゆるフェイスアップとして基体１上の表面平坦化した第１の導電層２５上の所定位置に搭載する。
能動素子２の搭載は、能動素子２の裏面に形成した絶縁部材であるダイアタッチフィルム５を、基体２０上に形成した配線層３０の第１の導電層２５に接着することで行う。能動素子２の搭載条件は、例えば荷重２．５Ｎ、温度２３０℃、押し込み量０．３ｍｍとする。
この能動素子２の搭載にあたっては、図３Ｃに示す基体２０上の第１の導電層２５より成る特徴的な配線パターンを位置決めとして行うことができ、これにより搭載精度±２．５μｍとすることができる。
基体２０上に能動素子２を固定する際には、例えば基体２０上の第１の導電層２５上等の適切な位置に位置合わせ目標（図示せず）を形成し、この位置合わせ目標と能動素子２とを、例えばＣＣＤカメラ等を用いて同一視野内で認識し、ｘ−ｙ座標方向及びθ方向の位置調整を行う位置調整機構を用いて能動素子２の位置決めを行うことにより、±２．５μｍの精度で能動素子２を搭載することができる。

そして、能動素子２の搭載後、能動素子２の電極３と、基体２０に形成した第１の導電層２５との接続配線を形成する。
まず、図４Ａに示すように、例えばエポキシ樹脂、ＰＢＯ樹脂、ポリイミド樹脂、アクリル樹脂等を用いて第２の絶縁層２６を成膜する。成膜方法は、スピンコート、印刷、ディスペンス、フィルムラミネート等を用いる。この第２の絶縁層２６の厚さは搭載した能動素子２の厚さ以上とする。

そして、図４Ｂに示すように、第２の絶縁層２６をパターニングする。このパターニングは、第２の絶縁層２６上にレジストを塗布して露光、現像により形成してもよく、また、第２の絶縁層２６を感光材とする場合はそのまま、露光及び現像によって形成できる。また、このパターニングにより、基体２０に搭載した能動素子２の周囲に第１の導電層２５が露出する開口２６ａを形成する。さらに、能動素子２の電極３や、回路上に形成した受光及び／又は発光素子や、受光及び／又は発光用のセンサー面等を露出する。また、この開口２６ａ内に被着する導電層により、能動素子２の電極３と第１の導電層２５とを接続し、電極３の再配線を行う。

その後、図４Ｃに示すように、能動素子２の電極３と第１の導電層２５との接続配線を電解めっきで形成するためのシード層として、下地層２７をスパッタ等により全面的に成膜する。下地層２７としては例えばＴｉ及びＣｕをこの順に積層して形成できる。この場合の各層の厚さは、Ｔｉ層を例えば１６０ｎｍ、Ｃｕ層を例えば６００ｎｍとする。

そして、図４Ｄに示すように、電極３と第１の導電層２５とを配線接続する導電層を形成するために、レジスト等の絶縁層２８をスピンコート又はフィルムラミネート等で被着した後、露光及び現像により、パターニングして形成する。この場合、絶縁層２８は、後の工程で第２の導電層を形成する部分を除去したパターンとし、能動素子２の電極３の再配線に合わせたパターンとする。

次に、図５Ａに示すように、下地層２７に電流を印加してＣｕ等の電解めっきにより、必要に応じレベリング剤、促進剤等を利用して、第２の導電層２９を形成する。また、第２の導電層２９の厚さとしては、表皮効果が第２の導電層２９の上下で起こる場合を考慮して最小で７μｍ程度必要である。
このようにして、能動素子２の電極３と第１の導電層２５とを接続する第２の導電層２９を形成する。第２の絶縁層２６において能動素子２の周囲に設けた開口２６ａを埋め込んで形成された第２の導電層２９によって、配線層３０を構成する第１の導電層２５の一部と接続される接続部３１が構成される。
そして第２の導電層２９を形成した後、図５Ｂに示すように、溶剤等を用いて絶縁層２８を除去する。また、絶縁層２８を除去した後、図５Ｃに示すように、露出した下地層２７を第２の導電層２９をマスクとして、例えばＣｕ層、Ｔｉ層の順番でエッチングにより除去する。

次に、能動素子２を保護するため、及び、能動素子２上に形成した受光及び／又は発光素子や、受光及び／又は発光用のセンサー面等の透過率、反射率を規定するため、能動素子２の上方に石英ガラス等による光透過性基体を搭載する。
まず、図６Ａに示すように、基体２０の能動素子２が搭載された部分以外の位置、例えば第２の絶縁層２６上の位置において幅Ｗを例えば５０μｍ以上１５０μｍ以下で、光透過性基体を搭載するための接着層４０を形成する。接着層４０は、例えば感光性接着シートやＢステージ状態（半硬化状態）のエポキシ樹脂等を、印刷又はフィルムラミネート等の方法により形成する。
そして図６Ｂに示すように接着層４０上に、基体２０のウエーハサイズとほぼ同じ大きさの石英ガラス等の光透過性基体４１を搭載する。光透過性基体４１の搭載は、例えば油圧プレス又は真空ラミネータにより行う。搭載条件は、荷重を０．５〜２．０ＭＰａ、時間を０．５〜５ｓとする。
なお、上述の接着層４０を形成する幅Ｗは、後の個片化の切断に要する切り残し以上の幅があり、能動素子２の受光、発光エリアに掛からない範囲の幅であればよく、製造する半導体装置の大きさや、搭載する光透過性基体の大きさ等によって任意に変更することができる。

次に、図６Ｃに示すように、基体２０を第１の導電層２５及び第１の絶縁層２２から剥離する。基体２０の剥離は、予め基体２０上に形成している剥離層２１において行う。例えば、基体２０として石英ガラス等の光透過性基体を使用し、剥離層２１としてＵＶ硬化型の自己剥離シートを用いた場合には、基体２０の裏面側から２５００ｍＪ／ｃｍ^２〜４０００ｍＪ／ｃｍ^２のＵＶ光を剥離層２１に照射することで、基体２０と、第１の導電層２５及び第１の絶縁層２２とを容易に剥離することができる。また、ＵＶ光を照射する際、基体２０等の温度を４０℃以下に抑えるため、パルス型の光源を用いることが好ましい。
そして、基体２０を剥離することによって露出した第１の導電層２５に、外部電極となる電極３２を形成する。電極３２は、露出した第１の導電層２５にはんだボールの搭載、はんだ印刷、はんだめっき等を行うことで形成する。例えば、電極３２としてはんだボールを搭載する場合には、第１の導電層２５にフラックスを塗布した後、はんだボールを付着させてリフローで溶融接合を行い、この後フラックスの洗浄を行うことで電極３２を形成することができる。

次に、図７に示すように目的の大きさに合わせて個片化することにより、本発明の実施の形態の半導体装置１００を形成することができる。半導体装置１００の個片化は、例えば電極３２を保護テープで覆った後、ブレードダイサー等を用いて行う。能動素子２の周囲の第１の導電層２５及び第２の導電層２９による接続部３１の外側の部分において、光透過性基体４１と第１の絶縁層２２及び第２の絶縁層２６をダイシング等により切断する。個片化は、例えば搭載した能動素子２の外縁部から＋０．０５ｍｍ程度の位置でダイシングを行うことができる。このため、個片化後の半導体装置１００の大きさは、能動素子２の大きさ＋０．１ｍｍ程度の大きさで構成することができる。

なお、光透過性基体４１の搭載方法は、図６Ｂを用いて説明した方法と異なる方法で行うこともできる。
例えば、基体２０のウエーハサイズに合わせた光透過性基体を用いずに、個片化後の半導体装置１００の大きさに合わせて予め個片化された光透過性基体を用いることもできる。この場合には、まず、図４Ａを用いて説明した工程と同様に、第２の絶縁層２６上の位置において幅Ｗを例えば５０μｍ以上１５０μｍ以下で、光透過性基体を搭載するための接着層４０を形成する。そして、図６Ｂを用いて説明した工程と同様に、形成した接着層４０上に、個片化した光透過性基体４１を、基体２０上の各能動素子２の上方に搭載する。個片化した光透過性基体４１の搭載は１０Ｎ程度の荷重を加えることで行う。この個片化した光透過性基体の搭載は、例えば、基体２０上の特徴的なパターンを位置決めとして行うことができ、これにより搭載精度±２．５μｍで行う。
基体２０上に光透過性基体を搭載する際に、例えば基体２０上の能動素子２や第２の導電層２９に位置合わせ目標を形成し、この位置合わせ目標と光透過性基体とを、例えばＣＣＤカメラ等を用いて同一視野内で認識し、光透過性基体の位置決めをすることにより、±２．５μｍの精度で光透過性基体を搭載することができる。
個片化した光透過性基体の搭載は、個片化していない光透過性基体を搭載する場合に比べ、接合に必要な荷重を小さくすることができる。光透過性基体を搭載する荷重を小さくすることにより、接着層４０を薄く形成することができるとともに、搭載する際の荷重により接着層４０が、例えば能動素子２の回路上に形成した受光及び／又は発光素子や、受光及び／又は発光用のセンサー面等の部分へ回り込むことを防止できる。また、荷重を小さくすることにより、例えば半導体装置１００の導電層や能動素子２等への負荷を軽減することができる。

また、個片化していない光透過性基体を基体上に搭載し、図６Ｃ〜図７で示した工程において半導体装置と同時に個片化する場合には、例えばブレードダイサー等を用いて光透過性基体４１、接着層４０、第１の絶縁層２２及び第２の絶縁層２６を同時にダイシングする必要がある。各部位はそれぞれ異なる材質で形成しているため、このような異なる材質のものをダイシングする場合には、ブレードの種類の選択や条件の設定が難しく、絶縁層において膜剥がれが発生してしまう。半導体装置内において膜剥がれが発生すると、剥がれた箇所が水分の侵入経路となるため、半導体装置の信頼性を低下させる原因になる場合がある。
しかし、予め個片化した光透過性基体を基体上に搭載することにより、絶縁層のみのダイシングで半導体装置の個片化を行うことが可能である。このため、ダイシングの際のブレードの種類の選択や条件の設定を容易に行うことができ、絶縁層の膜剥がれを容易に防ぐことができる。従って、膜剥がれに起因する半導体装置の信頼性の低下を防ぐことができる。
一方、光透過性基体として、ウエーハサイズに近い石英ガラス基板を用いる場合は、光透過性基体を搭載する際に、精密な位置合わせが不要である。このため、光透過性基体を搭載する工程において作業の簡易化を図ることができる。

図７に示す本実施の形態の半導体装置１００は、第１の絶縁層２２と第１の導電層２５によって配線層３０が形成され、この配線層３０上に絶縁部材であるダイアタッチフィルム５を介して能動素子２が搭載される。そして、能動素子２の電極３と第１の導電層２５とが第２の導電層２９により接続されて接続部３１いわゆるＶＩＡ部が構成され、第２の導電層２９によって電極３が再配線される。さらに、半導体装置１００において、能動素子２の回路形成面とは反対側に第１の導電層２５が露出され、この露出された部分に外部機器との接続用の電極３２が形成される。
また、能動素子２は、電極３や、回路上に形成した受光及び／又は発光素子や、受光及び／又は発光用のセンサー面等の部分を除いて第２の絶縁層２６によって封止されている。そして、半導体装置１００において、能動素子２の回路形成面側には接着層４０を介して、能動素子２を保護するため、及び、能動素子２上に形成した受光及び／又は発光素子や、受光及び／又は発光用のセンサー面等の透過率、反射率を規定するため、光透過性基体４１が搭載される。

上述の構成によれば、ワイヤーボンドやシリコン貫通プロセスの特殊な貫通プロセスを行うことなく、接続部３１を通じて能動素子２の電極３の再配線が形成される。そして、能動素子２の回路形成面とは反対側に外部機器との接続用の電極３２が形成される。
このため、能動素子の基体となる石英ガラス等の穴あけを必要とせず、ウエハ状態の基体上で貫通電極を形成することができる。このため、低コストでＣｕ等の導電体によるめっき接合が可能なチップサイズパッケージを実現することができる。

また、能動素子２の周囲に第２の絶縁層２６を貫通して第１の導電層２５に達する開口２６ａを通じて第２の導電層２９が埋め込まれて接続部３１が形成され、さらに第２の導電層２９と能動素子２の下部に形成された第１の導電層２５とが接続部３１を通じて接続され、能動素子２の電極３の再配線が行われる。

このため、能動素子２の周囲には、絶縁層を貫通する接続部３１が形成される大きさのみ必要となる。そして、この絶縁層を貫通する接続部３１いわゆるＶＩＡ部は直径３０μｍ程度あれば十分であり、したがって能動素子２の外側に、片側で例えば０．０５ｍｍ程度あれば接続部３１を含む再配線パターンを形成できる。すなわち、搭載された能動素子の大きさから＋０．１ｍｍの大きさのチップサイズ構造の半導体装置１００を形成することができる。

なお、本発明は上述の実施形態例において説明した構成に限定されるものではなく、その他本発明構成を逸脱しない範囲において種々の変形、変更が可能である。

本発明の一実施の形態に係る半導体装置の製造方法に適用する能動素子の概略構成図である。 Ａ〜Ｄは本発明の一実施の形態に係る半導体装置の製造方法の製造工程図（その１）である。 Ａ〜Ｄは本発明の一実施の形態に係る半導体装置の製造方法の製造工程図（その２）である。 Ａ〜Ｄは本発明の一実施の形態に係る半導体装置の製造方法の製造工程図（その３）である。 Ａ〜Ｃは本発明の一実施の形態に係る半導体装置の製造方法の製造工程図（その４）である。 Ａ〜Ｃは本発明の一実施の形態に係る半導体装置の製造方法の製造工程図（その５）である。 本発明の一実施の形態に係る半導体装置の断面構成図である。

符号の説明

１，２０ 基体、２ 能動素子、３ 電極、４ 保護層、５ ダイアタッチフィルム、２１ 剥離層、２２ 第１の絶縁層、２２ａ，２４ａ，２６ａ 開口、２３，２７ 下地層、２４，２８ 絶縁層、２５ 第１の導電層、２６ 第２の絶縁層、２９ 第２の導電層、３０ 配線層、３１ 接続部、３２ 電極、４０ 接着層、４１ 光透過性基体、１００ 半導体装置

Claims (7)

1. 基体上に、第１の絶縁層と第１の導電層とにより配線層を形成する工程と、
   前記配線層上に能動素子を搭載する工程と、
   前記能動素子を覆って第２の絶縁層を形成する工程と、
   前記能動素子の受光及び／又は発光部と、電極と、前記能動素子の周囲の前記第１の導電層とを露出する開口を前記第２の絶縁層に設ける工程と、
   前記電極と前記配線層とを電気的に接続する接続部を含む第２の導電層を形成する工程と、
   前記基体を除去する工程と、
   前記能動素子の周囲の前記接続部の外側で個片化を行う工程と、を有する
   ことを特徴とする半導体装置の製造方法。
2. 前記基体を除去する工程の後、前記基体の除去により露出する第１の導電層に外部電極を形成する工程を有することを特徴とする請求項１に記載の半導体装置の製造方法。
3. 前記能動素子の上方に光透過性基体を搭載する工程を有することを特徴とする請求項１に記載の半導体装置の製造方法。
4. 前記基体として光透過性部材を用いることを特徴とする請求項１に記載の半導体装置の製造方法。
5. 前記基体と前記第１の絶縁層及び前記第１の導電層との間に剥離層を設け、前記基体を除去する工程において、前記剥離層を、前記基体と前記第１の絶縁層及び前記第１の導電層とから剥離することで、前記基体を除去することを特徴とする請求項１に記載の半導体装置の製造方法。
6. 第１の絶縁層と第１の導電層とからなる配線層と、
   前記配線層上に搭載され、受光及び／又は発光部を有する能動素子と、
   前記能動素子の一部を覆って形成される第２の絶縁層と、該第２の絶縁層の開口を通じて前記第１の導電層の一部に接続される第２の導電層と、を有し、
   前記能動素子の電極形成面とは反対側の裏面において、前記第１の導電層上に電極が形成されてなる
   ことを特徴とする半導体装置。
7. 前記能動素子の上方に光透過性基体が搭載されてなることを特徴とする請求項６記載の半導体装置。

Images