JP2013098373A - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2013098373A
JP2013098373A JP2011240125A JP2011240125A JP2013098373A JP 2013098373 A JP2013098373 A JP 2013098373A JP 2011240125 A JP2011240125 A JP 2011240125A JP 2011240125 A JP2011240125 A JP 2011240125A JP 2013098373 A JP2013098373 A JP 2013098373A
Authority
JP
Japan
Prior art keywords
semiconductor chip
pad
reconstructed wafer
forming
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011240125A
Other languages
English (en)
Other versions
JP5870626B2 (ja
Inventor
Shinya Sasaki
伸也 佐々木
Motoaki Tani
元昭 谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2011240125A priority Critical patent/JP5870626B2/ja
Publication of JP2013098373A publication Critical patent/JP2013098373A/ja
Application granted granted Critical
Publication of JP5870626B2 publication Critical patent/JP5870626B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】 無機フィラーを多く含む支持ベースにドリルを用いて貫通孔を形成すると、ドリル先端部の摩耗が避けられない。
【解決手段】 半導体チップ、及び該半導体チップに固定され、該半導体チップの縁よりも外方まで配置された絶縁性の樹脂からなる支持ベースにより再構築ウエハが構成される。再構築ウエハの一方の表面である第１の表面に、再配線層が形成されている。再配線層は、絶縁性樹脂からなる絶縁膜、絶縁膜内に配置された複数の配線、絶縁膜内であって半導体チップとは重ならない位置に配置された金属製の複数の第１のパッド、及び絶縁膜の表面に露出する金属製の複数の第２のパッドを含む。再構築ウエハの第１の表面とは反対側の第２の表面から、支持ベースを貫通して第１のパッドまで達するスルーホールが形成されている。スルーホール内に、第１のパッドに接続された導電ビアが形成されている。
【選択図】 図１−５

Description

本発明は、半導体装置及び半導体装置の製造方法に関する。
半導体のベアチップ等に代表される電子部品に、高密度実装と低コストとを両立することができるパッケージ技術が求められている。この要請を満たすパッケージ技術として、チップサイズパッケージ（ＣＳＰ）が有望である。近年、ＣＳＰ自体のファインピッチ化が加速され、その形態も、樹脂インターポーザを用いたものから、ウエハレベルＣＳＰ（ＷＬ−ＣＳＰ）の形態へ変化している。ＷＬ−ＣＳＰは、ウエハレベルパッケージ（ＷＬＰ）、ウエハＣＳＰ（Ｗ−ＣＳＰ）と呼ばれこともある。
従来のＷＬ−ＣＳＰでは、半導体チップ（ベアチップ）の周囲の端子が、チップ全面に再配置される。このように、端子をチップ内に再配置する方法は、「ファンイン型」と呼ばれる。半導体チップの多端子化に伴い、チップ内にのみ端子を再配置することが困難になってきた。そこで、チップの外側にも端子を再配置する「ファンアウト型」のＷＬ−ＣＳＰが開発されている。
ファンアウト型のＷＬ−ＣＳＰは、半導体チップと、それを固定する樹脂の支持ベースとで構成される。半導体チップ、及びそれを固定する支持ベースは、「再構築ウエハ」と呼ばれる。再構築ウエハの、回路形成面側の表面に再配線層を形成することにより、半導体チップの端子が、半導体チップ及び支持ベースの上に再配置される。
特開２００１−８５５９７号公報
再構築ウエハの片側の表面に再配線を形成すると、再構築ウエハの反りが大きくなる。反りが大きくなると、露光時に像のボケが生じるため、再配線の微細化を行うことが困難である。
また、樹脂の支持ベースには、一般的に無機フィラーが、体積密度で８０％程度含有されている。半導体装置を積み重ねて三次元実装を行うには、再構築ウエハに貫通孔を形成しなければならない。無機フィラーを多く含む支持ベースにドリルを用いて貫通孔を形成すると、ドリル先端部の摩耗が避けられない。
本発明の一観点によると、
半導体チップ、及び該半導体チップに固定され、該半導体チップの縁よりも外方まで配置された絶縁性の樹脂からなる支持ベースを含む再構築ウエハと、
前記再構築ウエハの一方の表面である第１の表面に形成され、絶縁性樹脂からなる絶縁膜、前記絶縁膜内に配置された複数の配線、前記絶縁膜内であって、前記半導体チップとは重ならない位置に配置された金属製の複数の第１のパッド、及び前記絶縁膜の表面に露出する金属製の複数の第２のパッドを含む再配線層と、
前記再構築ウエハの前記第１の表面とは反対側の第２の表面から、前記支持ベースを貫通して、前記第１のパッドまで達するスルーホールと、
前記スルーホール内に配置され、前記第１のパッドに接続された導電ビアと
を有する半導体装置が提供される。
本発明の他の観点によると、
半導体チップ、及び該半導体チップに固定され、該半導体チップの縁よりも外方まで配置された絶縁性の樹脂からなる支持ベースを含む再構築ウエハを形成する工程と、
前記再構築ウエハの一方の表面である第１の表面に、絶縁性の樹脂からなる第１の絶縁膜を形成する工程と、
前記第１の絶縁膜の上に、複数の配線、前記半導体チップとは重ならない位置に配置された金属製の第１のパッドを形成する工程と、
前記再構築ウエハの、前記第１の表面とは反対側の第２の表面にレーザビームを入射させることにより、前記支持ベースに、前記第１のパッドまで達するスルーホールを形成する工程と、
前記スルーホール内に、前記第１のパッドに接続された導電ビアを形成する工程と
を有する半導体装置の製造方法が提供される。
スルーホールの底に第１のパッドが配置されているため、レーザ加工でスルーホールを形成する際に、レーザビームが再構築ウエハを貫通してしまうことがない。これにより、高品質のスルーホールを形成することができる。機械式ドリルを用いることなく、スルーホールを形成することができる。
図１Ａ〜図１Ｃは、実施例１による半導体装置の製造途中段階における断面図である。 図１Ｄ〜図１Ｇは、実施例１による半導体装置の製造途中段階における断面図である。 図１Ｈ〜図１Ｋは、実施例１による半導体装置の製造途中段階における断面図である。 図１Ｌ〜図１Ｎは、実施例１による半導体装置の製造途中段階における断面図である。 図１Ｏ〜図１Ｐは、実施例１による半導体装置の製造途中段階における断面図である。 図２は、実施例１による半導体装置の各構成部分の平面配置図である。 図３Ａ〜図３Ｃは、実施例２による半導体装置の製造途中段階における断面図である。 図３Ｄ〜図３Ｅは、実施例２による半導体装置の製造途中段階における断面図である。 図４は、実施例３による半導体装置の断面図である。
［実施例１］
図１Ａ〜図１Ｐを参照して、実施例１による半導体装置の製造方法について説明する。
図１Ａに示すように、仮の支持体１０の支持面に、粘着フィルム１１を積層し、その上に、フリップチップボンダを用いて、複数の半導体チップ１２を仮固定する。半導体チップ１２の回路形成面１４に、複数のパッド１３が露出している。半導体チップ１２は、その回路形成面１４が仮の支持体１０に対向する姿勢で、仮の支持体１０に仮固定される。
仮の支持体１０には、平坦な支持面を有する板、例えばシリコン基板、ガラス基板、ステンレス板等が用いられる。粘着フィルム１１には、耐熱性及び剥離性の観点から、熱発泡タイプの粘着フィルム、紫外線照射によって密着力が低下する紫外線剥離タイプの粘着フィルム等が用いられる。半導体チップ１２には、例えばシリコン基板が用いられ、その回路形成面に、能動素子を含む電子回路が形成されている。半導体チップ１２の大きさは、５ｍｍ×５ｍｍの正方形であり、厚さは０．２ｍｍである。なお、半導体チップ１２として、半導体集積回路素子の他に、マイクロエレクトロメカニカルシステム（ＭＥＭＳ）、センサ、受動部品等を用いてもよいし、１つの仮の支持体１０の上に、これらの複数の種類の部品を混在させてもよい。
図１Ｂに示すように、半導体チップ１２及び仮の支持体１０の支持面（具体的には粘着フィルム１１）に、樹脂組成物１５ａを塗布する。樹脂組成物１５ａの塗布には、例えばディスペンサを用いる。樹脂組成物１５ａには、無機フィラーが含有されている。無機フィラーには、例えばアルミナ、シリカ、水酸化アルミニウム、窒化アルミニウム等を用いることができる。
図１Ｃに示すように、樹脂組成物１５ａをプレスして、その表面を平坦化する。これにより、半導体チップ１２及び仮の支持体１０の支持面の全域が、樹脂組成物１５ａで覆われる。
図１Ｄに示すように、仮の支持体１０及び粘着フィルム１１を、半導体チップ１２及び樹脂組成物１５ａから剥離する。粘着フィルム１１が熱発泡タイプのものである場合には、粘着フィルム１１を加熱することにより、また、紫外線剥離タイプのものである場合には、粘着フィルム１１に紫外線を照射することにより、仮の支持体１０及び粘着フィルム１１を容易に剥離することができる。剥離後、樹脂組成物１５ａのキュアを行う。
図１Ｅに示すように、樹脂組成物１５ａ（図１Ｄ）が熱硬化することにより、機械的支持力を有する支持ベース１５が得られる。支持ベース１５には、体積密度で約８０％の無機フィラーが含有されている。半導体チップ１２を固定し、半導体チップ１２の縁よりも外方まで配置された支持ベース１５、及び半導体チップ１２を、再構築ウエハ１７という。例えば、再構築ウエハ１７の厚さは０．４ｍｍであり、平面形状は直径１５０ｍｍの円形である。
再構築ウエハ１７の一方の表面に、半導体チップ１２の回路形成面１４が露出する。回路形成面１４が露出した表面を、再構築ウエハ１７の第１の表面１８と呼び、反対側の表面を第２の表面１９と呼ぶこととする。
図１Ｆに示すように、再構築ウエハ１７の第１の表面１８の上に、絶縁膜２０を形成する。以下、絶縁膜２０の形成方法について説明する。
まず、再構築ウエハ１７の第１の表面１８に、感光性エポキシワニスを塗布する。なお、感光性エポキシワニスに代えて、感光性ポリベンゾオキサゾール、感光性ポリイミド等の感光性樹脂のワニスを用いることができる。プリベーキング、露光、及び現像を行うことにより、エポキシワニスの膜に開口２１を形成する。開口２１は、半導体チップ１２のパッド１３に対応する位置に配置され、パッド１３を露出させる。開口２１を形成した後、キュアリング、及び酸素プラズマ処理を行う。ここまでの工程で、膜厚１０μｍの絶縁膜２０が形成される。開口２１の直径は、例えば３０μｍである。
図１Ｇに示すように、絶縁膜２０の上、及び開口２１の側面と底面に、シード層２４を形成する。シード層２４は、例えば厚さ０．１μｍのチタン（Ｔｉ）膜と、厚さ０．３μｍの銅（Ｃｕ）膜との２層で構成される。Ｔｉ膜及びＣｕ膜の成膜には、例えばスパッタリングを適用することができる。Ｔｉ膜は、密着強度を高める機能を持つ。なお、Ｔｉ膜に代えてクロム（Ｃｒ）膜を用いてもよい。
図１Ｈに示すように、シード層２４の上に、フォトレジストパターン２５を形成する。フォトレジストパターン２５には、形成すべき配線やパッドに対応する開口２６が形成されている。
図１Ｉに示すように、銅の電気めっきを行うことにより、開口２６内に銅のめっき膜２８を形成する。電気めっき後、図１Ｊに示すように、フォトレジストパターン２５を除去する。フォトレジストパターン２５が形成されていた領域に、シード層２４が露出する。
図１Ｋに示すように、露出しているシード層２４を、ウェットエッチングまたはドライエッチングにより除去する。これにより、シード層２４と銅のめっき膜２８との積層構造を有する配線３０及びパッド３１が形成される。なお、パッド３１及び配線３０の上に形成する樹脂膜の密着性を高めるために、シード層２４のエッチング後に、シランカップリング処理等の表面処理を行なってもよい。パッド３１は、平面視において半導体チップ１２と重ならない位置に配置される。一部の配線３０は、パッド３１に連続している。
図１Ｌに示すように、配線３０、パッド３１、及び絶縁膜２０の上に、２層目の絶縁膜３３を形成する。絶縁膜３３に開口を形成し、さらに、この開口内を経由して下の配線３０またはパッド３１に接続される露出パッド３４を形成する。絶縁膜３３及び露出パッド３４の形成方法は、その下の絶縁膜２０、配線３０、及びパッド３１の形成方法と同一である。絶縁膜２０、配線３０、パッド３１、２層目の絶縁膜３３、及び露出パッド３４を、再配線層３５ということとする。図１Ｌでは、再配線層３５内の配線３０を単層構造としたが、２層以上の多層構造としてもよい。
図１Ｍに示すように、再構築ウエハ１７の第２の表面１９に、フォトレジスト膜３７を形成する。フォトレジスト膜３７の露光及び現像を行うことにより、フォトレジスト膜３７に、マーカ３８を形成する。マーカ３８は、再配線層３５内のパッド３１に対応する位置に形成される。このため、マーカ３８は、半導体チップ１２と重ならない位置に配置される。マーカ３８とパッド３１との位置合わせには、両面マスクアライナを用いる。
図１Ｎに示すように、マーカ３８の位置にレーザビームを入射させることにより、支持ベース１５及び絶縁膜２０を貫通し、パッド３１まで達するスルーホール４０を形成する。加工用のレーザビームには、例えば、赤外波長域の炭酸ガスレーザが用いられる。ビアホール４０の直径は、例えば０．２ｍｍである。スルーホール４０を形成した後、フォトレジスト膜３７を除去する。その後、プラズマ処理を行うことにより、スルーホール４０内を清浄化する。
図１Ｏに示すように、スルーホール４０内、及び再構築ウエハ１７の第２の表面１９の上に、導電膜４３を形成する。以下、導電膜４３の形成方法について説明する。
まず、無電解銅めっきにより、スルーホール４０の側面と底面、及び再構築ウエハ１７の第２の表面１９に、シード層を形成する。その後、銅を電気めっきすることにより、スルーホール４０内を銅で埋め込む。これにより、シード層と銅のめっき膜で構成された導電膜４３が得られる。
図１Ｐに示すように、再構築ウエハ１７の第２の表面１９上の導電膜４３（図１Ｏ）をパターニングすることにより、配線４３ｂを形成する。スルーホール４０内には、導電膜４３からなる導電ビア４３ａが残留する。
以下、導電膜４３をパターニングする方法について説明する。まず、導電膜４３（図１Ｏ）の上にドライフィルムレジスト膜を貼り付ける。このドライフィルムレジスト膜を露光及び現像することにより、配線に整合するレジストパターンを形成する。レジストパターンをエッチングマスクとして、導電膜４３をエッチングすることにより、配線４３ｂを形成する。配線４３ｂを形成した後、ドライフィルムレジストを除去する。配線４３ｂの幅は、例えば５０μｍとする。必要に応じて、再構築ウエハ１７の第２の表面１９に形成される配線も、多層配線構造としてもよい。
図２に、実施例１による半導体装置の各構成部分の平面配置図を示す。半導体チップ１２が２次元面内に配置され、その外方に支持ベース１７が配置されている。露出パッド３４は、半導体チップ１２の内部に配置されるとともに、一部の露出パッド３４は、半導体チップ１２よりも外側の支持ベース１７内に配置される（ファンアウトされている）。貫通ビア３４ａ（図１Ｐ）に接続されるパッド３１は、半導体チップ１２と重ならない位置に配置されている。
再構築ウエハに関するプロセスが終了すると、再構築ウエハ１７をダイシング等により個片化する。個片化された半導体装置には、１つの半導体チップ１２のみが含まれる場合もあり、複数の半導体チップ１２が含まれる場合もある。複数の半導体チップ１２が含まれる場合には、半導体チップ１２間が再配線層３５内の配線で相互に接続される。
実施例１においては、図１Ｎに示したように、レーザビームを用いてスルーホール４０を形成する際に、スルーホール４０の底面に金属製のパッド３１が露出する。赤外波長域においてパッド３１の反射率が高いため、パッド３１はほとんど加工されない。
本願の発明者らは、支持ベースの両面に金属膜を形成していない状態で、レーザビームによりスルーホールを形成する評価実験を行った。スルーホールが支持ベースを貫通した後、レーザビームがレーザ照射面とは反対側の表面から出射する。レーザビームが、照射面とは反対側の表面から出射してしまうと、レーザビームの出射側の表面におけるスルーホールの断面形状が円形にならず、不定形になってしまった。断面形状が不定形であると、スルーホール内を導電材料で再現性よく埋め込むことが困難になる。
さらに、レーザビームが再構築ウエハを貫通して出射すると、レーザ加工によって飛散した樹脂の残渣が、照射面とは反対側の表面、すなわち半導体チップの回路形成面に付着する。回路形成面の損傷を防止するために、レーザ加工時に、保護フィルム等で回路形成面を保護しておくことが好ましい。
実施例１においては、スルーホール４０の底面の形状をほぼ円形にすることができた。これは、レーザビームがパッド３１によって反射されたためと考えられる。また、半導体チップ１２の回路形成面１４に樹脂の残渣が付着することも防止できる。このため、レーザ加工時に、保護フィルムによる保護が不要である。また、再構築ウエハ１７の両面に配線層が形成されるため、片側のみに配線層が形成される場合に比べて、再構築ウエハ１７の反りを抑制することができる。
上記実施例１において、図１Ｎに示したスルーホール１７と、パッド３１との位置ずれを防止するために、パッド３１を直径２００μｍ以上の円形、または直径２００μｍの円を内包する多角形にすることが好ましい。再配線層３５内のパッド３１には、スルーホール４０を加工するレーザビームの波長域において高い反射率を有する材料を用いることが好ましい。例えば、銅や銅合金を用いることが好ましい。ただし、パッド３１が薄すぎると、レーザ照射によってパッド３１が貫通してしまう場合もある。レーザビームの貫通を防止するために、パッド３１の厚さを１μｍ以上にすることが好ましく、５μｍ以上にすることがより好ましい。
実施例１では、図１Ｍに示した工程で、フォトレジスト膜３７をパターニングすることにより、レーザ照射位置決め用のマーカ３８を形成した。フォトレジスト膜３７を用いる代わりに、支持ベース１７に直接レーザマーキングを行なってもよい。レーザマーキングに用いるレーザビームには、スルーホール４０を形成するためのレーザビームに比べて、パワーの低いものを用いることができる。低パワーのレーザビームを用いる場合には、両面アライナを用いて、マーキング用レーザの入射位置とパッド３１との位置合わせを行うことが可能である。
また、実施例１では、機械式ドリルを用いないため、支持ベース１５に無機フィラーが含有されている場合でも、ドリル先端の摩耗等によるコスト上昇を回避することができる。
［実施例２］
次に、図３Ａ〜図３Ｅを参照して、実施例２による半導体装置の製造方法について説明する。以下、実施例１との相違点に着目して説明し、同一の構成については、説明を省略する場合がある。
図３Ａに示すように、再構築ウエハ１７の第１の表面１８の上に、再配線層３５を形成する。この段階では、半導体チップ１２の側面及び底面（回路形成面とは反対側の面）が、支持ベース１５に密着している。再構築ウエハ１７及び再配線層３５の形成は、図１Ａ〜図１Ｌに示した実施例１の方法と同一である。再配線層３５の表面に、保護フィルム５０を貼付する。
図３Ｂに示すように、再構築ウエハ１７を、第２の表面１９から、半導体チップ１２が露出するまで研磨する。再構築ウエハ１７の厚さは、約０．２ｍｍまで薄くなる。研磨時に、保護フィルム５０が再配線層３５を保護する。研磨後には、半導体チップ１２は、その側面においてのみ支持ベース１５に密着している。
図３Ｃに示すように、再構築ウエハ１７の第２の表面１９にレーザビームを入射させることにより、スルーホール４０を形成する。スルーホール４０は、再配線層３５内のパッド３１まで達する。レーザビームの照射位置は、第２の表面１９に露出した半導体チップ１２の縁を基準にして決定することができる。
図３Ｄに示すように、スルーホール４０内を導電ビア４３ａで埋め込むと共に、再構築ウエハ１７の第２の表面１９に配線４３ｂを形成する。導電ビア４３ａ及び配線４３ｂの形成は、図１Ｏ〜図１Ｐに示した実施例１の方法と同一である。図３Ｅに示すように、保護フィルム５０（図３Ｄ）を再配線層３５から剥離する。
実施例２においては、レーザ加工前に再構築ウエハ１７を研磨して薄くするため、レーザ加工時間を短縮することができる。また、半導体チップ１２の縁を、レーザ入射位置合わせの基準として用いることができる。このため、図１Ｍに示したような実施例１で用いたマーカ３８の形成が不要である。
［実施例３］
図４に、実施例３による半導体装置の断面図を示す。再構築ウエハ１７及び再配線層３５からなる半導体装置５５が、複数枚積み重ねられている。半導体装置５５の各々は、実施例１または実施例２による方法で作製されたものである。
再配線層３５の表面に露出パッド３４が露出している。再構築ウエハ１７の第２の表面１９に、パッド４３ｃが形成されている。パッド４３ｃは、図１Ｐ及び図３Ｄに示した配線４３ｂの平面形状をパッド状にすることにより形成される。上下に積み重ねられた半導体装置５５のうち一方の半導体装置５５の再配線層３５側の露出パッド３４が、他方の半導体装置５５の第２の表面１９側のパッド４３ｃに、はんだ５７によって接続されている。このように、実施例１または実施例２による半導体装置を三次元実装することが可能である。
再構築ウエハ１７の第２の表面１９に、パッド４３ｃの他に配線を形成する場合には、配線部分を絶縁樹脂の保護膜で覆ってもよい。
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
１０ 仮の支持体
１１ 粘着フィルム
１２ 半導体チップ
１３ パッド
１４ 回路形成面
１５ 支持ベース
１５ａ 樹脂組成物
１７ 再構築ウエハ
１８ 第１の表面
１９ 第２の表面
２０ 絶縁膜
２１ 開口
２４ シード層
２５ フォトレジストパターン
２６ 開口
２８ 銅のめっき膜
３０ 配線
３１ パッド
３３ 絶縁膜
３４ 露出パッド
３５ 再配線層
３７ フォトレジスト膜
３８ マーカ
４０ スルーホール
４３ 導電膜
４３ａ 導電ビア
４３ｂ 配線
４３ｃ パッド
５０ 保護フィルム
５５ 半導体装置
５７ はんだ

Claims (7)

  1. 半導体チップ、及び該半導体チップに固定され、該半導体チップの縁よりも外方まで配置された絶縁性の樹脂からなる支持ベースを含む再構築ウエハと、
    前記再構築ウエハの一方の表面である第１の表面に形成され、絶縁性樹脂からなる絶縁膜、前記絶縁膜内に配置された複数の配線、前記絶縁膜内であって、前記半導体チップとは重ならない位置に配置された金属製の複数の第１のパッド、及び前記絶縁膜の表面に露出する金属製の複数の第２のパッドを含む再配線層と、
    前記再構築ウエハの前記第１の表面とは反対側の第２の表面から、前記支持ベースを貫通して、前記第１のパッドまで達するスルーホールと、
    前記スルーホール内に配置され、前記第１のパッドに接続された導電ビアと
    を有する半導体装置。
  2. 前記第１のパッドの厚さが５μｍ以上である請求項１に記載の半導体装置。
  3. 前記第１の金属パッドと前記第２の金属パッドとが前記配線で接続されている請求項１または２に記載の半導体装置。
  4. 半導体チップ、及び該半導体チップに固定され、該半導体チップの縁よりも外方まで配置された絶縁性の樹脂からなる支持ベースを含む再構築ウエハを形成する工程と、
    前記再構築ウエハの一方の表面である第１の表面に、絶縁性の樹脂からなる第１の絶縁膜を形成する工程と、
    前記第１の絶縁膜の上に、複数の配線、前記半導体チップとは重ならない位置に配置された金属製の第１のパッドを形成する工程と、
    前記再構築ウエハの、前記第１の表面とは反対側の第２の表面にレーザビームを入射させることにより、前記支持ベースに、前記第１のパッドまで達するスルーホールを形成する工程と、
    前記スルーホール内に、前記第１のパッドに接続された導電ビアを形成する工程と
    を有する半導体装置の製造方法。
  5. 前記再構築ウエハを形成する工程は、
    仮の支持体の支持面上に前記半導体チップを、前記半導体チップの回路形成面が前記仮の支持体に対向する向きで仮固定する工程と、
    前記半導体チップ、及び前記仮の支持体の支持面を、樹脂組成物で覆う工程と、
    前記樹脂組成物及び前記半導体チップを、前記仮の支持体から引き離す工程と、
    前記樹脂組成物を硬化させることにより、前記支持ベースを形成する工程と、
    を含む請求項４に記載の半導体装置の製造方法。
  6. 前記再構築ウエハを形成する工程で形成された前記再構築ウエハの前記支持ベースは、前記半導体チップの回路形成面とは反対側の表面及び側面に密着しており、
    前記第１の電極パッドを形成した後、前記スルーホールを形成する前に、前記再構築ウエハを、前記第２の表面から、前記半導体チップが露出するまで研磨する工程を、さらに含む請求項４または５に記載の半導体装置の製造方法。
  7. 前記第１のパッドの厚さが５μｍ以上である請求項４乃至６のいずれか１項に記載の半導体装置の製造方法。
JP2011240125A 2011-11-01 2011-11-01 半導体装置及び半導体装置の製造方法 Active JP5870626B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011240125A JP5870626B2 (ja) 2011-11-01 2011-11-01 半導体装置及び半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011240125A JP5870626B2 (ja) 2011-11-01 2011-11-01 半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2013098373A true JP2013098373A (ja) 2013-05-20
JP5870626B2 JP5870626B2 (ja) 2016-03-01

Family

ID=48620021

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011240125A Active JP5870626B2 (ja) 2011-11-01 2011-11-01 半導体装置及び半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5870626B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015170814A (ja) * 2014-03-10 2015-09-28 富士通株式会社 部品内蔵基板及びその製造方法
JP2015220727A (ja) * 2014-05-21 2015-12-07 三菱電機株式会社 ウィルキンソン型分配器及び高周波回路
JP2017028228A (ja) * 2015-07-28 2017-02-02 ローム株式会社 マルチチップモジュールおよびその製造方法
US9905436B2 (en) 2015-09-24 2018-02-27 Sts Semiconductor & Telecommunications Co., Ltd. Wafer level fan-out package and method for manufacturing the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009044160A (ja) * 2007-08-10 2009-02-26 Samsung Electronics Co Ltd 埋め込まれた導電性ポストを備える半導体パッケージ及びその製造方法
JP2010153505A (ja) * 2008-12-24 2010-07-08 Shinko Electric Ind Co Ltd 微細配線パッケージ及びその製造方法
JP2010219121A (ja) * 2009-03-13 2010-09-30 Shinko Electric Ind Co Ltd 半導体装置及び電子装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009044160A (ja) * 2007-08-10 2009-02-26 Samsung Electronics Co Ltd 埋め込まれた導電性ポストを備える半導体パッケージ及びその製造方法
JP2010153505A (ja) * 2008-12-24 2010-07-08 Shinko Electric Ind Co Ltd 微細配線パッケージ及びその製造方法
JP2010219121A (ja) * 2009-03-13 2010-09-30 Shinko Electric Ind Co Ltd 半導体装置及び電子装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015170814A (ja) * 2014-03-10 2015-09-28 富士通株式会社 部品内蔵基板及びその製造方法
JP2015220727A (ja) * 2014-05-21 2015-12-07 三菱電機株式会社 ウィルキンソン型分配器及び高周波回路
JP2017028228A (ja) * 2015-07-28 2017-02-02 ローム株式会社 マルチチップモジュールおよびその製造方法
US10804190B2 (en) 2015-07-28 2020-10-13 Rohm Co., Ltd. Multi-chip module and method for manufacturing same
US9905436B2 (en) 2015-09-24 2018-02-27 Sts Semiconductor & Telecommunications Co., Ltd. Wafer level fan-out package and method for manufacturing the same

Also Published As

Publication number Publication date
JP5870626B2 (ja) 2016-03-01

Similar Documents

Publication Publication Date Title
JP5949193B2 (ja) 電子装置の製造方法
US8410614B2 (en) Semiconductor device having a semiconductor element buried in an insulating layer and method of manufacturing the same
JP4840373B2 (ja) 半導体装置およびその製造方法
US7727862B2 (en) Semiconductor device including semiconductor constituent and manufacturing method thereof
TW201909375A (zh) 封裝結構
JP5514559B2 (ja) 配線基板及びその製造方法並びに半導体パッケージ
KR102494297B1 (ko) 팬-아웃 패키지 및 그 형성 방법
JP2010103187A (ja) プリント配線板及びその製造方法
KR20170070779A (ko) 웨이퍼 레벨 패키지 및 제조 방법
JP2009043857A (ja) 半導体装置およびその製造方法
CN110610905B (zh) 集成扇出型封装及其制造方法
JP4376388B2 (ja) 半導体装置
JP2014110337A (ja) 電子部品装置の製造方法、電子部品装置及び電子装置
JP2009182200A (ja) 半導体装置およびその製造方法
JP5870626B2 (ja) 半導体装置及び半導体装置の製造方法
JP2001168231A5 (ja)
TW201906024A (zh) 半導體封裝及半導體封裝的製程方法
JP2009016882A (ja) 半導体装置およびその製造方法
JP2012216601A (ja) 電子装置の製造方法及び電子装置
JP2005353837A (ja) 半導体装置及びその製造方法
TW200941665A (en) Semiconductor device and manufacturing method thereof
CN110718529A (zh) 半导体装置以及半导体装置的制造方法
JP2011155313A (ja) 半導体装置
JP4337859B2 (ja) 半導体装置
JP2007095894A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140704

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150309

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150331

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150525

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151215

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151228

R150 Certificate of patent or registration of utility model

Ref document number: 5870626

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250