TWI607546B - Wiring substrate manufacturing method and semiconductor device manufacturing method - Google Patents

Wiring substrate manufacturing method and semiconductor device manufacturing method Download PDF

Info

Publication number
TWI607546B
TWI607546B TW102146733A TW102146733A TWI607546B TW I607546 B TWI607546 B TW I607546B TW 102146733 A TW102146733 A TW 102146733A TW 102146733 A TW102146733 A TW 102146733A TW I607546 B TWI607546 B TW I607546B
Authority
TW
Taiwan
Prior art keywords
layer
wiring
solder resist
manufacturing
connection terminal
Prior art date
Application number
TW102146733A
Other languages
English (en)
Other versions
TW201507095A (zh
Inventor
Yoshiaki Goto
Original Assignee
Toshiba Memory Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Memory Corp filed Critical Toshiba Memory Corp
Publication of TW201507095A publication Critical patent/TW201507095A/zh
Application granted granted Critical
Publication of TWI607546B publication Critical patent/TWI607546B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/48147—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Description

布線基板之製造方法及半導體裝置之製造方法 [相關申請]
本申請案係享受以日本專利申請案2013-167432號(申請日：2013年8月12日)為基礎申請案之優先權。本申請案係藉由參照該基礎申請案而包含基礎申請案之所有內容。
本發明之實施形態係關於一種布線基板之製造方法及半導體裝置之製造方法。
半導體裝置有如下者：於以玻璃環氧樹脂為主成分之布線基板上，藉由晶粒黏著膜(DAF)而積層複數片半導體晶片，從而以成形樹脂密封。近年來，推進半導體裝置之小型化、薄型化。於將半導體裝置薄型化之情形時，因構成半導體裝置之布線基板、半導體晶片、DAF、及成形樹脂等之熱膨脹係數、彈性模數等之差異而於半導體裝置產生翹曲。
若於半導體裝置產生較大之翹曲，則於焊接至搭載半導體裝置之安裝基板(例如，母板等)時，變得難以連接。又，存在因翹曲而包含半導體裝置之翹曲之厚度自標準脫離之虞。因此，為了減少半導體裝置之翹曲，提出有使布線基板之剛性變高。該布線基板係提出有如下情形：於積層於表面之阻焊層，使用較高之剛性者，藉此使布線基板之剛性變高。
然而，若阻焊層之剛性較高，則形成使布線圖案露出於阻焊層 之開口變難。具體而言，於在阻焊層形成開口時，存在如下之虞：過度地蝕刻布線圖案而與接合線或焊球之接合強度不足。又，存在如下之虞：形成開口所需之時間變長、或開口形狀或尺寸產生不均。進而，若開口形狀或尺寸產生不均，則存在如下之虞：形成於布線基板之背面(未安裝半導體晶片之側)之焊球之大小(直徑)或位置、高度產生不均。
本發明所欲解決之課題在於提供一種可容易地於阻焊層形成開口之布線基板之製造方法及半導體裝置之製造方法。
實施形態之布線基板之製造方法包括如下步驟：於絕緣層上形成具有連接端子及布線之布線層；於上述布線層之連接端子上積層第1遮罩層；於上述布線層上及上述第1遮罩層上積層阻焊層；蝕刻上述阻焊層直至上述第1遮罩層之表面露出為止；及去除因上述蝕刻而露出之上述第1遮罩層。
100‧‧‧布線基板
110‧‧‧核心基板
120、130‧‧‧布線層
120a、130a‧‧‧連接端子
120b、130b‧‧‧布線
140、150‧‧‧阻焊層
140a、150a‧‧‧開口
200‧‧‧半導體晶片
300‧‧‧晶粒黏著膜(DAF)
400‧‧‧接合線
500‧‧‧密封樹脂
600‧‧‧半導體裝置
A1、A2‧‧‧開口
B‧‧‧焊球
M11、M12‧‧‧樹脂層
M21、M22‧‧‧樹脂層
X-X‧‧‧線段
圖1係實施形態之半導體裝置之剖面圖。
圖2(a)~(c)係表示實施形態之布線基板之圖。
圖3(a)、(b)係實施形態之布線基板之製造步驟圖。
圖4(a)、(b)係實施形態之布線基板之製造步驟圖。
圖5(a)、(b)係實施形態之布線基板之製造步驟圖。
圖6係實施形態之布線基板之製造步驟圖。
圖7(a)、(b)係實施形態之布線基板之製造步驟圖。
圖8(a)、(b)係實施形態之布線基板之製造步驟圖。
圖9(a)、(b)係實施形態之布線基板之製造步驟圖。
圖10(a)、(b)係實施形態之變化例之布線基板之製造步驟圖。
圖11(a)、(b)係實施形態之變化例之布線基板之製造步驟圖。
以下，參照圖1至圖9，對布線基板之製造方法及半導體裝置之製造方法之一實施形態進行說明。再者，於各實施形態中，對實質上相同之構成部位標示相同之符號而省略說明。然而，圖式係模式性者，厚度與平面尺寸之關係、各層之厚度之比率等係與現實者不同。說明中之表示上下等方向之用語係指，將下文將述之半導體晶片之安裝側設為上之情形時的相對性之方向，存在與以重力加速度方向為基準之現實之方向不同之情形。
(實施形態)
圖1係實施形態之半導體裝置600之剖面圖。半導體裝置600包括布線基板100、複數片半導體晶片200、接著半導體晶片200之晶粒黏著膜(DAF)300、將布線基板100與半導體晶片200連接之接合線400、及密封布線基板100及半導體晶片200等之密封樹脂500。
於布線基板100之背面側，在與安裝半導體裝置600之基板(例如，母板等)之連接端子(未圖示)上設置有焊球B。於將半導體裝置600安裝至母板等時，對布線基板100之焊球B進行回焊，藉此布線基板100電性連接於安裝半導體裝置600之基板(例如，母板等)之連接端子。
圖2係表示實施形態之布線基板100之圖。圖2(a)係布線基板100之俯視圖(正面)，圖2(b)係布線基板100之俯視圖(背面)，圖2(c)係布線基板100之剖面圖。
布線基板100包括核心基板110、布線層120、130、阻焊層140、150。核心基板110使用剛性較高之絕緣性材料、例如玻璃環氧樹脂等。布線層120為布線圖案，具有與半導體晶片200之連接端子120a、及與該連接端子120a連接之布線(未圖示)。
布線層130為布線圖案，具有與安裝半導體裝置600之基板之連 接端子(連接墊)130a、及與該連接端子130a連接之布線(未圖示)。布線層120、130使用導電性優異之材料、例如銅或鋁。
阻焊層140係於布線層120之表面上積層有膜狀之阻焊劑。阻焊層140具有開口140a，該開口140a係覆蓋布線層120之布線，並且使連接端子120a露出。阻焊層140之開口140a係呈於同一開口內配置複數個連接端子120a之NSMD(Non-Solder-Mask-Defined，非焊料遮罩限定)形狀。
阻焊層150係於布線層130之表面上積層有膜狀之阻焊劑。阻焊層150具有開口150a，該開口150a係覆蓋布線層130之布線，並且使連接端子130a露出。阻焊層150之開口150a係呈於同一開口內配置一個連接端子130a之SMD(Solder-Mask-Defined，焊料遮罩限定)形狀。
圖3~圖9係布線基板100之製造步驟圖。以下，參照圖3~圖9，對布線基板100之製造步驟進行說明，但對與在圖1、圖2中所說明之構成相同之構成標示相同之符號而省略重複的說明。
首先，於核心基板110上形成布線層120、130。於核心基板110之正面側(安裝半導體晶片之側)形成布線層120，該布線層120具有連接端子120a、及與該連接端子120a連接之布線120b(參照圖3(a))。又，於核心基板110之背面側(連接母板等之側)，形成布線層130，該布線層130具有連接端子130a、及與該連接端子130a連接之布線130b(參照圖3(b))。
其次，於正面側之布線層120之連接端子120a上積層樹脂層M11(第1遮罩層)(參照圖4(a))。又，於背面側之布線層130之連接端子130a(露出預定區域)上積層樹脂層M12(第1遮罩層)(參照圖4(b))。較佳為，樹脂層M11、M12係可藉由利用藥液之清洗而容易地去除之材料。樹脂層M11、M12係例如為感光性抗蝕劑。該實施形態係於連接端子120a、130a上積層樹脂層M11、M12，但只要為下文將述之阻焊 層140、150之開口預定區域，則亦可於其他區域積層樹脂層M11、M12。
其次，於正面側之布線層120及樹脂層M11上積層阻焊層140(參照圖5(a))。又，於背面側之布線層130及樹脂層M12上積層阻焊層150(參照圖5(b))。阻焊層140、150既可貼附膜狀之阻焊劑，亦可藉由輥塗法而塗佈液狀之阻焊劑。
再者，阻焊層140、150係較佳為厚於各個樹脂層M11、M12。又，阻焊層140、150之熱膨脹係數、彈性模數亦對產生於半導體裝置600之翹曲造成影響。因此，較佳為阻焊層140、150儘可能地使用剛性較高之材質之阻焊劑。
圖6表示圖5(a)之線段X-X之剖面。該實施形態係於在連接端子120a、130a上積層樹脂層M11、M12之後，於布線層120、130上積層阻焊層140、150。阻焊劑係於塗佈時或貼附時，仍未硬化，故吸收布線層120、130或樹脂層M11、M12之凹凸，從而如圖6所示，與樹脂層M11、M12為相反側之正面(露出側之面)變得較樹脂層M11、M12側之背面更平坦。
因此，如圖6所示，連接端子120a、130a上之阻焊層140、150係較其他區域更薄僅樹脂層M11、M12之厚度。而且，阻焊層140、150之蝕刻量係僅減少變薄之量，因此可於阻焊層140、150容易地形成開口。
其次，於積層於正面之阻焊層140上積層樹脂層M21(第2遮罩層)，於位於樹脂層M11上之區域形成使阻焊層140露出之開口A1(參照圖7(a))。又，於積層於背面之阻焊層150上積層樹脂層M22(第2遮罩層)，於位於樹脂層M12上之區域形成使阻焊層150露出之開口A2(參照圖7(b))。
考慮樹脂層M11、M12、與形成於樹脂層M21、22之開口A1、A2 之位置偏移，較佳為形成於樹脂層M21、M22之開口A1、A2形成為較對應之樹脂層M11、M12大一圈(例如，數μm~數十μm左右)。進而，若形成於樹脂層M21、M22之開口A1、A2小於對應之樹脂層M11、M12，則開口140a、150a之阻焊層140、150之剖面形狀成為開口140a、150a之上側較下側更突出之倒錐形狀。因此，於在開口140a、150a內設置焊球B時，若考慮氣泡殘留於開口140a、150a內之可能性，則形成於樹脂層M21、M22之開口A1、A2係更佳為形成為較對應之樹脂層M11、M12大一圈。
又，與樹脂層M11、M12相同地，樹脂層M21、M22係較佳為可藉由利用藥液之清洗而容易地去除之材料。樹脂層M21、M22係更佳為與樹脂層M11、M12相同之材料。其原因在於，可藉由相同之步驟去除樹脂層M11、M12及樹脂層M21、M22。
其次，將形成有開口A1之樹脂層M21作為遮罩而蝕刻阻焊層140直至樹脂層M11之表面露出為止(參照圖8(a))。又，將形成有開口A2之樹脂層M22作為遮罩而蝕刻阻焊層150直至樹脂層M12之表面露出為止(參照圖8(b))。
阻焊層140、150之蝕刻例如可使用濕式噴砂加工。所謂濕式噴砂加工係指，將混合研磨粒與液體之漿料以高速噴射至對象物而蝕刻對象物之加工方法。藉由使用濕式噴砂加工，而剛性較高之阻焊層140、150之蝕刻加工變得容易。
其次，使用剝離劑等而去除積層於阻焊層140上之樹脂層M21、及被覆連接端子120a之樹脂層M11(參照圖9(a))。相同地，使用剝離劑等而去除積層於阻焊層150上之樹脂層M22、及被覆連接端子130a之樹脂層M21(參照圖9(b))。再者，於剝離樹脂層M11、12後，亦可對連接端子120a、130a實施使用金或鎳、鈀等之具有耐腐蝕性之膜之鍍敷。
如上所述，實施形態之布線基板100之製造方法係於在布線層120、130之連接端子120a、130a上積層樹脂層M11、M12(第1樹脂層)後，積層阻焊層140、150，因此可使阻焊層140、150之厚度選擇性地薄僅樹脂層M11、M12之量。因此，於將使連接端子120a、130a露出之開口140a、150a形成於阻焊層140、150時所需之蝕刻量變少。
因此，可於阻焊層140、150容易地形成開口140a、150a。其結果，於在阻焊層140、150形成開口140a、150a時，可減少如下之虞：過度地蝕刻布線層120、130之連接端子120a、130a而與接合線或焊球之接合強度不足。可縮短形成阻焊層140、150之開口140a、150a所需之時間。可減少如下之虞：阻焊層140、150之開口140a、150a之形狀或尺寸產生不均。因此，可減少如下之虞：形成於連接端子130a之焊球之大小(直徑)或位置、高度產生不均。
(實施形態之變化例)
其次，對實施形態之變化例之布線基板之製造方法進行說明。再者，圖5之前之製造步驟係與實施形態之布線基板之製造方法相同，因此對於圖5之前之製造步驟係設為已進行說明者。又，對與參照圖1~圖9進行說明之構成相同之構成標示相同之符號而省略重複的說明。
其次，蝕刻積層於正面側之阻焊層140直至樹脂層M11之表面露出為止(參照圖10(a))。又，蝕刻積層於背面之阻焊層150直至樹脂層M12之表面露出為止(參照圖10(b))。阻焊層140、150之蝕刻可與上述實施形態相同地使用濕式噴砂加工。
其次，使用剝離劑等而去除被覆連接端子120a之樹脂層M11(參照圖11(a))。相同地，使用剝離劑等而去除被覆連接端子130a之樹脂層M21(參照圖11(b))。再者，於剝離樹脂層M11、12後，亦可對連接端子120a、130a實施鍍金。
如上所述，實施形態之變化例之布線基板之製造方法係不於阻焊層140、150上設置樹脂層M21、M22而進行蝕刻。因此，可省略於阻焊層140、150上設置成為遮罩之樹脂層M21、M22之步驟，從而布線基板之生產性提高。其他效果係與實施形態之布線基板100之製造方法相同。
對本發明之幾個實施形態進行了說明，但並不限定於各實施形態所示之構成、各種條件，該等實施形態係作為例而揭示者，並不意圖限定發明之範圍。該等新穎之實施形態係能夠以其他各種形態實施，可於不脫離發明之主旨之範圍內，進行各種省略、置換、變更。該等實施形態或其變化係包含於發明之範圍或主旨，並且包含於專利申請範圍所記載之發明及其均等之範圍。
100‧‧‧布線基板
120、130‧‧‧布線層
120a、130a‧‧‧連接端子
140、150‧‧‧阻焊層
140a、150a‧‧‧開口

Claims (5)

  1. 一種布線基板之製造方法，其包括如下步驟：於絕緣層上形成包含連接端子及布線之布線層；於上述布線層之連接端子上積層第1遮罩層；於上述布線層上及上述第1遮罩層上積層阻焊層；蝕刻上述阻焊層直至上述第1遮罩層之表面露出為止；及去除因上述蝕刻而露出之上述第1遮罩層，使上述連接端子露出。
  2. 如請求項1之布線基板之製造方法，其中於蝕刻上述阻焊層之步驟前，包含如下步驟：於上述阻焊層上積層第2遮罩層；及於上述第2遮罩層之位於上述第1遮罩層上之區域形成開口；且將形成有開口之上述第2遮罩層作為遮罩而蝕刻上述阻焊層。
  3. 如請求項2之布線基板之製造方法，其中形成於上述第2遮罩層之開口大於上述第1遮罩層。
  4. 如請求項1至3中任一項之布線基板之製造方法，其中上述阻焊層厚於上述第1遮罩層。
  5. 一種半導體裝置之製造方法，其包括如下步驟：於絕緣層上形成包含連接端子及布線之布線層；於上述布線層之連接端子上積層第1遮罩層；於上述布線層上及上述第1遮罩層上積層阻焊層；蝕刻上述阻焊層直至上述第1遮罩層之表面露出為止；去除因上述蝕刻而露出之上述第1遮罩層，使上述連接端子露出； 於上述阻焊層上設置半導體晶片；使用接合線而連接上述半導體晶片與去除上述第1遮罩層而露出之上述連接端子；及使用密封樹脂密封上述半導體晶片、上述連接端子及上述接合線。
TW102146733A 2013-08-12 2013-12-17 Wiring substrate manufacturing method and semiconductor device manufacturing method TWI607546B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013167432A JP5971728B2 (ja) 2013-08-12 2013-08-12 配線基板の製造方法および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
TW201507095A TW201507095A (zh) 2015-02-16
TWI607546B true TWI607546B (zh) 2017-12-01

Family

ID=52557490

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102146733A TWI607546B (zh) 2013-08-12 2013-12-17 Wiring substrate manufacturing method and semiconductor device manufacturing method

Country Status (3)

Country Link
JP (1) JP5971728B2 (zh)
CN (1) CN104378933B (zh)
TW (1) TWI607546B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5914179A (en) * 1995-10-03 1999-06-22 Nippon Mektron Ltd. Flexible circuit board and production method therefor
JP2000228572A (ja) * 1999-02-05 2000-08-15 Nippon Mektron Ltd 可撓性回路基板の端子部形成法
JP2003078228A (ja) * 2001-08-30 2003-03-14 Olympus Optical Co Ltd フレキシブルプリント基板
TW200710867A (en) * 2005-05-23 2007-03-16 Toshiba Kk Semiconductor memory card and manufacturing method thereof
JP2012178482A (ja) * 2011-02-28 2012-09-13 Kyocer Slc Technologies Corp 配線基板の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5914179A (en) * 1995-10-03 1999-06-22 Nippon Mektron Ltd. Flexible circuit board and production method therefor
JP2000228572A (ja) * 1999-02-05 2000-08-15 Nippon Mektron Ltd 可撓性回路基板の端子部形成法
JP2003078228A (ja) * 2001-08-30 2003-03-14 Olympus Optical Co Ltd フレキシブルプリント基板
TW200710867A (en) * 2005-05-23 2007-03-16 Toshiba Kk Semiconductor memory card and manufacturing method thereof
JP2012178482A (ja) * 2011-02-28 2012-09-13 Kyocer Slc Technologies Corp 配線基板の製造方法

Also Published As

Publication number Publication date
JP5971728B2 (ja) 2016-08-17
CN104378933B (zh) 2017-10-20
CN104378933A (zh) 2015-02-25
TW201507095A (zh) 2015-02-16
JP2015037089A (ja) 2015-02-23

Similar Documents

Publication Publication Date Title
TWI425896B (zh) 具有內埋式導電線路之電路板及其製造方法
TWI431699B (zh) 用於製造ｉｃ封裝件的方法和系統
US7838332B2 (en) Method of manufacturing a semiconductor package with a bump using a carrier
TWI500131B (zh) 半導體元件用基板之製造方法及半導體裝置
US20110221069A1 (en) Semiconductor device and method of manufacturing the same
TWI404188B (zh) 半導體元件用基板之製造方法及半導體裝置
KR101538541B1 (ko) 반도체 디바이스
KR101953396B1 (ko) 반도체 패키지 및 그 제작 방법
US8061024B2 (en) Method of fabricating a circuit board and semiconductor package.
TWI413210B (zh) 電子裝置封裝及製造方法
CN104681451A (zh) 用于基片和裸片之间的粘合剂控制的方法
US20130215579A1 (en) Packaging techniques and configurations
JP4458029B2 (ja) 半導体装置の製造方法
US9408313B2 (en) Packaging substrate and method of fabricating the same
TWI671864B (zh) 半導體封裝基板及其製造方法
US20090166892A1 (en) Circuit board for semiconductor package having a reduced thickness, method for manufacturing the same, and semiconductor package having the same
KR20110129446A (ko) 반도체 소자용 기판의 제조 방법 및 반도체 장치
KR101186879B1 (ko) 리드 프레임 및 그 제조 방법
JP2009147117A (ja) リードフレーム型基板の製造方法及び半導体基板
TWI607546B (zh) Wiring substrate manufacturing method and semiconductor device manufacturing method
KR101711710B1 (ko) 반도체 패키지 및 그 제작 방법
TWI577248B (zh) 線路載板及其製作方法
TWI590407B (zh) 半導體封裝結構及其製作方法
TWI401777B (zh) 具開口之基板之晶粒堆疊封裝結構及其封裝方法
TWI575619B (zh) 半導體封裝結構及其製作方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees