CN104378933A - 布线基板的制造方法及半导体装置的制造方法 - Google Patents

布线基板的制造方法及半导体装置的制造方法 Download PDF

Info

Publication number
CN104378933A
CN104378933A CN201310724379.6A CN201310724379A CN104378933A CN 104378933 A CN104378933 A CN 104378933A CN 201310724379 A CN201310724379 A CN 201310724379A CN 104378933 A CN104378933 A CN 104378933A
Authority
CN
China
Prior art keywords
mentioned
mask
solder mask
layer
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310724379.6A
Other languages
English (en)
Other versions
CN104378933B (zh
Inventor
后藤善秋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN104378933A publication Critical patent/CN104378933A/zh
Application granted granted Critical
Publication of CN104378933B publication Critical patent/CN104378933B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/288—Removal of non-metallic coatings, e.g. for repairing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/48147—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1316—Moulded encapsulation of mounted components

Abstract

本发明的实施方式提供可在阻焊层容易形成开口的布线基板的制造方法及半导体装置的制造方法。实施方式的布线基板的制造方法具有：在绝缘层110上形成具有连接端子120a及布线120b的布线层120的步骤；在布线层120的连接端子120a上层叠第1掩模层M11的步骤；在布线层120上及第1掩模层M11上层叠阻焊层140的步骤；蚀刻阻焊层140直到第1掩模层M11的表面露出为止的步骤；和除去通过蚀刻露出的第1掩模层M11的步骤。

Description

布线基板的制造方法及半导体装置的制造方法
相关申请
本申请以日本专利申请2013-167432号(申请日:2013年8月12日)作为基础申请，享受优先权。本申请通过参照该基础申请，包含该基础申请的全部内容。
技术领域
本发明的实施方式涉及布线基板的制造方法及半导体装置的制造方法。
背景技术
半导体装置中，有在以玻璃环氧树脂为主成分的布线基板上通过芯片附着膜(DAF)层叠多个半导体芯片后用成型树脂密封的情况。近年，半导体装置进一步小型化、薄型化。半导体装置薄型化时，构成半导体装置的布线基板、半导体芯片、DAF及成型树脂等的热膨胀系数、弹性模量等的差异导致半导体装置产生翘曲。
半导体装置产生大的翘曲时，焊接到搭载半导体装置的安装基板(例如，母板等)时难以连接。另外，翘曲可能导致包含半导体装置的翘曲的厚度偏离规格。因而，为了降低半导体装置的翘曲，提出了提高布线基板的刚性的提案。该布线基板中，提出了通过使用高刚性的阻焊层作为在表面层叠的阻焊层，提高布线基板的刚性。
但是，阻焊层的刚性高时，在阻焊层难以形成使布线图形露出的开口。具体地说，在阻焊层形成开口时，有可能使布线图形过度蚀刻，与接合线和/或焊球的接合强度不足。另外，有可能开口的形成所需的时间长，或者开口形状和/或尺寸产生偏差。而且，开口形状和/或尺寸产生偏差时，在布线基板的背面(没有安装半导体芯片的侧)形成的焊球的大小(直径)和/或位置、高度有可能产生偏差。
发明内容
本发明解决的课题是提供可以在阻焊层容易形成开口的布线基板的制造方法及半导体装置的制造方法。
实施方式的布线基板的制造方法，具备：在绝缘层上形成具有连接端子及布线的布线层的工序；在上述布线层的连接端子上层叠第1掩模层的工序；在上述布线层上及上述第1掩模层上层叠阻焊层的工序；蚀刻上述阻焊层直到上述第1掩模层的表面露出为止的工序；和除去通过上述蚀刻露出的上述第1掩模层的工序。
附图说明
图1是实施方式的半导体装置的截面图。
图2(a)～(c)是示出实施方式的布线基板的图。
图3(a)～(b)是实施方式的布线基板的制造工序图。
图4(a)～(b)是实施方式的布线基板的制造工序图。
图5(a)～(b)是实施方式的布线基板的制造工序图。
图6是实施方式的布线基板的制造工序图。
图7(a)～(b)是实施方式的布线基板的制造工序图。
图8(a)～(b)是实施方式的布线基板的制造工序图。
图9(a)～(b)是实施方式的布线基板的制造工序图。
图10(a)～(b)是实施方式的变形例的布线基板的制造工序图。
图11(a)～(b)是实施方式的变形例的布线基板的制造工序图。
标号说明：
100…布线基板，110…芯基板，120、130…布线层，120a、130a…连接端子，120b，130b…布线，140、150…阻焊层，140a、150a…开口，200…半导体芯片，300…芯片附着膜(DAF)，400…接合线，500…密封树脂，600…半导体装置，A1、A2…开口，B…焊球，M11、M12…树脂层，M21、M22…树脂层。
具体实施方式
以下，参照图1到图9说明布线基板的制造方法及半导体装置的制造方法的实施方式。另外，各实施方式中，在实质上同一构成部位附上同一符号，说明省略。但是，附图为示意，厚度和平面尺寸的关系、各层的厚度的比率等因现实而异。说明中表示上下等的方向的用语指以后述的半导体芯片的安装侧为上时的相对方向，可能与以重力加速度方向为基准的现实方向不同。
(实施方式)
图1是实施方式的半导体装置600的截面图。半导体装置600具备布线基板100、多个半导体芯片200、与半导体芯片200粘接的芯片附着膜(DAF)300、连接布线基板100及半导体芯片200的接合线400、密封布线基板100及半导体芯片200等的密封树脂500。
在布线基板100的背面侧，在与安装半导体装置600的基板(例如，母板等)连接的连接端子(没有示出)上设置焊球B。在半导体装置600向母板等安装时，通过使布线基板100的焊球B回流，将布线基板100与安装半导体装置600的基板(例如，母板等)的连接端子电气连接。
图2是实施方式的布线基板100的示图。图2(a)是布线基板100的平面图(表面)，图2(b)是布线基板100的平面图(背面)，图2(c)是布线基板100的截面图。
布线基板100具备芯基板110、布线层120、130、阻焊层140、150。芯基板110采用刚性高的绝缘性材料，例如玻璃环氧树脂等。布线层120是布线图形，具有与半导体芯片200连接的连接端子120a和与该连接端子120a连接的布线(没有示出)。
布线层130是布线图形，具有与半导体装置600的安装基板连接的连接端子(连接焊盘)130a和与该连接端子130a连接的布线(没有示出)。布线层120、130采用导电性优的材料，例如，铜和/或铝。
阻焊层140在布线层120的表面上层叠薄膜状的阻焊剂。阻焊层140覆盖布线层120的布线的同时，具有使连接端子120a露出的开口140a。阻焊层140的开口140a形成在同一开口内配置多个连接端子120a的NSMD(非阻焊层限定)形状。
阻焊层150在布线层130的表面上层叠薄膜状的阻焊剂。阻焊层150在覆盖布线层130的布线的同时，具有使连接端子130a露出的开口150a。阻焊层150的开口150a形成在同一开口内配置一个连接端子130a的SMD(阻焊层限定)形状。
图3～图9是布线基板100的制造工序图。以下，参照图3～图9，说明布线基板100的制造工序，但是，与图1、图2说明的构成相同的构成附上同一符号，重复的说明省略。
首先，在芯基板110上形成布线层120、130。在芯基板110的表面侧(半导体芯片安装侧)，形成具有连接端子120a和与该连接端子120a连接的布线120b的布线层120(参照图3(a))。另外，在芯基板110的背面侧(母板等连接侧)，形成具有连接端子130a和与该连接端子130a连接的布线130b的布线层130(参照图3(b))。
接着，在表面侧的布线层120的连接端子120a上层叠树脂层M11(第1掩模层)(参照图4(a))。另外，在背面侧的布线层130的连接端子130a(露出预定区域)上层叠树脂层M12(第1掩模层)(参照图4(b))。树脂层M11、M12优选是可以通过药液清洗容易除去的材料。树脂层M11、M12是例如感光性光致抗蚀剂(resist)。该实施方式中，在连接端子120a、130a上层叠树脂层M11、M12，但是，如果是后述的阻焊层140、150的开口预定区域，则也可以在其他区域层叠树脂层M11、M12。
接着，在表面侧的布线层120及树脂层M11上层叠阻焊层140(参照图5(a))。另外，在背面侧的布线层130及树脂层M12上，层叠阻焊层150(参照图5(b))。阻焊层140、150可以贴附薄膜状的阻焊剂，也可以通过滚涂法涂敷液状的阻焊剂。
另外，阻焊层140、150优选分别比树脂层M11、M12厚。另外，半导体装置600产生的翘曲也影响阻焊层140、150的热膨胀系数、弹性模量。因而，阻焊层140、150优选使用刚性尽可能高的材质的阻焊剂。
图6表示沿图5(a)的线段X-X的截面。该实施方式中，在连接端子120a、130a上层叠树脂层M11、M12后，在布线层120、130上层叠阻焊层140、150。阻焊剂，在涂敷时和/或贴附时还未硬化，因此，吸收由布线层120、130和/或树脂层M11、M12产生的凹凸，如图6所示，树脂层M11、M12的相反侧的表面(露出侧的面)变得比树脂层M11、M12侧的背面平坦。
因而，如图6所示，连接端子120a、130a上的阻焊层140、150比其他区域减薄了树脂层M11、M12的厚度。阻焊层140、150的蚀刻量减少了减薄量，因此，可以在阻焊层140、150容易形成开口。
接着，在表面层叠的阻焊层140上层叠树脂层M21(第2掩模层)，在位于树脂层M11上的区域形成使阻焊层140露出的开口A1(参照图7(a))。另外，在背面层叠的阻焊层150上层叠树脂层M22(第2掩模层)，在位于树脂层M12上的区域形成使阻焊层150露出的开口A2(参照图7(b))。
考虑树脂层M11、M12和在树脂层M21、22形成的开口A1、A2的位置偏移，优选使在树脂层M21、M22形成的开口A1、A2形成为比对应的树脂层M11、M12大一轮(例如，数μm～数十μm程度)。而且，在树脂层M21、M22形成的开口A1、A2若比对应的树脂层M11、M12小，则开口140a、150a中的阻焊层140、150的截面形状成为开口140a、150a的上侧比下侧突出的倒锥体或倒台体形状。因而，在开口140a、150a内设置焊球B时，若考虑到在开口140a、150a内残留气泡的可能性，则优选使在树脂层M21、M22形成的开口A1、A2形成得比对应的树脂层M11、M12大一轮。
另外，与树脂层M11、M12同样，树脂层M21、M22优选为通过药液清洗可以容易除去的材料。树脂层M21、M22优选与树脂层M11、M12相同的材料。这是因为，树脂层M11、M12及树脂层M21、M22可以通过相同工序除去。
接着，以形成开口A1的树脂层M21作为掩模，蚀刻阻焊层140，直到树脂层M11的表面露出(参照图8(a))。另外，以形成开口A2的树脂层M22作为掩模，蚀刻阻焊层150，直到树脂层M12的表面露出(参照图8(b))。
阻焊层140、150的蚀刻可以采用例如湿喷射加工。湿喷射加工是指高速向对象物喷射磨粒和液体混合的浆料来蚀刻对象物的加工方法。通过使用湿喷射加工，刚性高的阻焊层140、150的蚀刻加工变得容易。
接着，用剥离剂等除去阻焊层140上层叠的树脂层M21及覆盖连接端子120a的树脂层M11(参照图9(a))。同样，用剥离剂等除去阻焊层150上层叠的树脂层M22及覆盖连接端子130a的树脂层M21(参照图9(b))。另外，在树脂层M11、12剥离后，也可以向连接端子120a、130a镀敷采用金和/或镍、钯等的耐腐蚀性膜。
如上所述，实施方式的布线基板100的制造方法在布线层120、130的连接端子120a、130a上层叠树脂层M11、M12(第1树脂层)后层叠阻焊层140、150，因此，可以将阻焊层140、150的厚度选择性地减薄树脂层M11、M12的量。因而，在阻焊层140、150形成使连接端子120a、130a露出的开口140a、150a时所需的蚀刻量少。
因而，可以在阻焊层140、150容易形成开口140a、150a。结果，在阻焊层140、150形成开口140a、150a时，可以降低布线层120、130的连接端子120a、130a被过度蚀刻，与接合线和/或焊球的接合强度不足的风险。可以缩短阻焊层140、150的开口140a、150a的形成所需的时间。可以降低阻焊层140、150的开口140a、150a的形状和/或尺寸产生偏差的风险。因而，可以降低在连接端子130a形成的焊球的大小(直径)和/或位置、高度产生偏差的风险。
(实施方式的变形例)
接着，说明实施方式的变形例的布线基板的制造方法。另外，到图5为止的制造工序与实施方式的布线基板的制造方法相同，因此说明图5之后的制造工序。另外，与参照图1～图9说明的构成同一的构成附上同一的符号，重复的说明省略。
接着，蚀刻在表面侧层叠的阻焊层140，直到树脂层M11的表面露出(参照图10(a))。另外，蚀刻在背面层叠的阻焊层150，直到树脂层M12的表面露出(参照图10(b))。阻焊层140、150的蚀刻与上述实施方式同样，可以采用湿喷射加工。
接着，将覆盖连接端子120a的树脂层M11用剥离剂等除去(参照图11(a))。同样，将覆盖连接端子130a的树脂层M21用剥离剂等除去(参照图11(b))。另外，在树脂层M11、12剥离后，也可以对连接端子120a、130a镀金。
如上所述，实施方式的变形例的布线基板的制造方法在阻焊层140、150上不设置树脂层M21、M22而进行蚀刻。因而，可以省略在阻焊层140、150上设置成为掩模的树脂层M21、M22的工序，提高布线基板的生产率。其他效果与实施方式的布线基板100的制造方法相同。
虽然说明了本发明的几个实施方式，但是这些实施方式只是例示，而不是限定发明的范围。这些新实施方式可以各种形态实施，在不脱离发明的要旨的范围，可以进行各种省略、置换、变更。这些实施方式及其变形是发明的范围和要旨所包含的，也是权利要求的范围记载的发明及其均等的范围所包含的。

Claims (5)

1.一种布线基板的制造方法，其特征在于，具备：
在绝缘层上形成具有连接端子及布线的布线层的步骤；
在上述布线层的连接端子上层叠第1掩模层的步骤；
在上述布线层上及上述第1掩模层上层叠阻焊层的步骤；
蚀刻上述阻焊层直到上述第1掩模层的表面露出为止的步骤；和
除去通过上述蚀刻露出的上述第1掩模层的步骤。
2.根据权利要求1所述的布线基板的制造方法，其特征在于，
在蚀刻上述阻焊层的步骤之前，具备：
在上述阻焊层上层叠第2掩模层的步骤；和
在上述第2掩模层的位于上述第1掩模层上的区域形成开口的步骤；
以形成了开口的上述第2掩模层作为掩模，蚀刻上述阻焊层。
3.根据权利要求1或2所述的布线基板的制造方法，其特征在于，
在上述第2掩模层形成的开口比上述第1掩模层大。
4.根据权利要求1或2所述的布线基板的制造方法，其特征在于，
上述阻焊层比上述第1掩模层厚。
5.一种半导体装置的制造方法，其特征在于，具备：
在绝缘层上形成具有连接端子及布线的布线层的步骤；
在上述布线层的连接端子上层叠第1掩模层的步骤；
在上述布线层上及上述第1掩模层上层叠阻焊层的步骤；
蚀刻上述阻焊层直到上述第1掩模层的表面露出为止的步骤；
除去通过上述蚀刻露出的上述第1掩模层的步骤；
在上述阻焊层上设置半导体芯片的步骤；
将上述半导体芯片和除去上述第1掩模层而露出的上述连接端子用接合线连接的步骤；和
将上述半导体芯片、上述连接端子及上述接合线用密封树脂密封的步骤。
CN201310724379.6A 2013-08-12 2013-12-25 布线基板的制造方法及半导体装置的制造方法 Expired - Fee Related CN104378933B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-167432 2013-08-12
JP2013167432A JP5971728B2 (ja) 2013-08-12 2013-08-12 配線基板の製造方法および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN104378933A true CN104378933A (zh) 2015-02-25
CN104378933B CN104378933B (zh) 2017-10-20

Family

ID=52557490

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310724379.6A Expired - Fee Related CN104378933B (zh) 2013-08-12 2013-12-25 布线基板的制造方法及半导体装置的制造方法

Country Status (3)

Country Link
JP (1) JP5971728B2 (zh)
CN (1) CN104378933B (zh)
TW (1) TWI607546B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000228572A (ja) * 1999-02-05 2000-08-15 Nippon Mektron Ltd 可撓性回路基板の端子部形成法
JP2003078228A (ja) * 2001-08-30 2003-03-14 Olympus Optical Co Ltd フレキシブルプリント基板
TW200710867A (en) * 2005-05-23 2007-03-16 Toshiba Kk Semiconductor memory card and manufacturing method thereof
JP2012178482A (ja) * 2011-02-28 2012-09-13 Kyocer Slc Technologies Corp 配線基板の製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3666955B2 (ja) * 1995-10-03 2005-06-29 日本メクトロン株式会社 可撓性回路基板の製造法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000228572A (ja) * 1999-02-05 2000-08-15 Nippon Mektron Ltd 可撓性回路基板の端子部形成法
JP2003078228A (ja) * 2001-08-30 2003-03-14 Olympus Optical Co Ltd フレキシブルプリント基板
TW200710867A (en) * 2005-05-23 2007-03-16 Toshiba Kk Semiconductor memory card and manufacturing method thereof
JP2012178482A (ja) * 2011-02-28 2012-09-13 Kyocer Slc Technologies Corp 配線基板の製造方法

Also Published As

Publication number Publication date
JP5971728B2 (ja) 2016-08-17
CN104378933B (zh) 2017-10-20
TW201507095A (zh) 2015-02-16
TWI607546B (zh) 2017-12-01
JP2015037089A (ja) 2015-02-23

Similar Documents

Publication Publication Date Title
TWI425896B (zh) 具有內埋式導電線路之電路板及其製造方法
US7825499B2 (en) Semiconductor package and trenched semiconductor power device using the same
US9159693B2 (en) Hybrid substrate with high density and low density substrate areas, and method of manufacturing the same
CN1873935B (zh) 配线基板的制造方法及半导体器件的制造方法
TWI413210B (zh) 電子裝置封裝及製造方法
WO2019007082A1 (zh) 一种芯片封装方法
KR20090078543A (ko) 인쇄회로기판 및 이를 이용한 반도체 패키지
JP5507697B2 (ja) フレキシブル多層基板の金属層構造及びその製造方法
KR101009187B1 (ko) 인쇄회로기판 및 그 제조방법
TWI671864B (zh) 半導體封裝基板及其製造方法
KR100895820B1 (ko) 반도체 패키지용 회로 기판, 이의 제조 방법 및 이를 갖는반도체 패키지
TW201630136A (zh) 複合式電路板及其製作方法，以及半導體封裝結構
CN104378933A (zh) 布线基板的制造方法及半导体装置的制造方法
US20090288861A1 (en) Circuit board with buried conductive trace formed thereon and method for manufacturing the same
US9974166B2 (en) Circuit board and manufacturing method thereof
TWI550745B (zh) 封裝基板及其製作方法
KR101257457B1 (ko) 집적회로 칩이 내장된 인쇄회로기판의 제조 방법
JP6216157B2 (ja) 電子部品装置及びその製造方法
WO2022178729A1 (zh) 芯片封装结构及其制作方法、电子设备
KR101187913B1 (ko) 반도체 패키지용 리이드 프레임과, 이를 제조하는 방법
JP2010238994A (ja) 半導体モジュールおよびその製造方法
TWI418006B (zh) 單層線路之封裝基板及其製法暨封裝結構
JP2008186869A (ja) リードフレーム、およびその製造方法
KR100708042B1 (ko) 반도체패키지용 섭스트레이트의 제조 방법
JP2008305952A (ja) 高密度細線実装構造及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20170807

Address after: Tokyo, Japan

Applicant after: TOSHIBA MEMORY Corp.

Address before: Tokyo, Japan

Applicant before: Toshiba Corp.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20171020

Termination date: 20211225

CF01 Termination of patent right due to non-payment of annual fee