JP4533449B2 - 配線基板の製造方法 - Google Patents
配線基板の製造方法 Download PDFInfo
- Publication number
- JP4533449B2 JP4533449B2 JP2008267094A JP2008267094A JP4533449B2 JP 4533449 B2 JP4533449 B2 JP 4533449B2 JP 2008267094 A JP2008267094 A JP 2008267094A JP 2008267094 A JP2008267094 A JP 2008267094A JP 4533449 B2 JP4533449 B2 JP 4533449B2
- Authority
- JP
- Japan
- Prior art keywords
- metal foil
- carrier
- metal
- wiring board
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09509—Blind vias, i.e. vias having one side closed
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/096—Vertically aligned vias, holes or stacked vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/01—Tools for processing; Objects used during processing
- H05K2203/0147—Carriers and holders
- H05K2203/0152—Temporary metallic carrier, e.g. for transferring material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/15—Position of the PCB during processing
- H05K2203/1536—Temporarily stacked PCBs
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
- H05K3/025—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates by transfer of thin metal foil formed on a temporary carrier, e.g. peel-apart copper
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
- Y10T156/11—Methods of delaminating, per se; i.e., separating at bonding face
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
- Y10T156/11—Methods of delaminating, per se; i.e., separating at bonding face
- Y10T156/1168—Gripping and pulling work apart during delaminating
- Y10T156/1195—Delaminating from release surface
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
本発明は配線基板の製造方法に関し、更に詳細には複数の導体パターンが絶縁層を貫通するヴィアを介して電気的に接続されて積層された多層の配線基板の製造方法に関する。
多層の配線基板の製造方法としては、例えば下記特許文献において、図１３に示す配線基板の製造方法が提案されている。
図１３に示す配線基板の製造方法では、先ず、図１３（ａ）に示す様に、強力担持体としての半硬化樹脂から成る樹脂板１００の一面側に、剥離性金属箔１０２を積層する。この剥離性金属箔１０２は、図１４に示す様に、金属箔１０２ａの一面側に、金属箔１０２ａよりも厚い金属板１０２ｂが剥離層１０２ｃを介して接合されているものである。かかる樹脂板１００の一面側に剥離性金属箔１０２を積層する際には、金属箔１０２ａと樹脂板１００とを接合した状態で加熱圧着することによって両者を接着できる。
樹脂板１００の一面側に積層した剥離性金属箔１０２の金属板１０２ｂ側に、図１３（ｂ）に示す様に、ドライフィルム１０４によって部分的に被覆した後、金属板１０２ｂの露出面にエッチングを施してバンプ用凹部１０６，１０６・・を形成し、ドライフィルム１０４を除去する［図１３（ｃ）］。
バンプ用凹部１０６，１０６・・内には、図１３（ｄ）に示す様に、めっき金属によってバンプ１０８を形成すると共に、バンプ１０８に接続された導体パターン１１０を形成する。バンプ１０８を形成する際には、後述する様に、金属板１０２ｂをエッチングするエッチング液にエッチングされない金等の金属膜１１２を形成しておく。
図１３に示す配線基板の製造方法では、先ず、図１３（ａ）に示す様に、強力担持体としての半硬化樹脂から成る樹脂板１００の一面側に、剥離性金属箔１０２を積層する。この剥離性金属箔１０２は、図１４に示す様に、金属箔１０２ａの一面側に、金属箔１０２ａよりも厚い金属板１０２ｂが剥離層１０２ｃを介して接合されているものである。かかる樹脂板１００の一面側に剥離性金属箔１０２を積層する際には、金属箔１０２ａと樹脂板１００とを接合した状態で加熱圧着することによって両者を接着できる。
樹脂板１００の一面側に積層した剥離性金属箔１０２の金属板１０２ｂ側に、図１３（ｂ）に示す様に、ドライフィルム１０４によって部分的に被覆した後、金属板１０２ｂの露出面にエッチングを施してバンプ用凹部１０６，１０６・・を形成し、ドライフィルム１０４を除去する［図１３（ｃ）］。
バンプ用凹部１０６，１０６・・内には、図１３（ｄ）に示す様に、めっき金属によってバンプ１０８を形成すると共に、バンプ１０８に接続された導体パターン１１０を形成する。バンプ１０８を形成する際には、後述する様に、金属板１０２ｂをエッチングするエッチング液にエッチングされない金等の金属膜１１２を形成しておく。
更に、バンプ１０８及び導体パターン１１０上には、図１３（ｅ）に示す様に、アディティブ法やセミアディティブ法によって、導体パターン１１８，１１８・・を形成すると共に、絶縁層１１４，１１４・・を貫通するヴィア１１６，１１６・・を形成する。
この様に、剥離性金属箔１０２の金属板１０２ｂ上に所定数の導体パターンを積層することによって、形成された配線基板１２０の強度が向上するため、図１３（ｆ）に示す様に、剥離性金属箔１０２の金属板１０２ｂと金属箔１０２ａとを剥離する。
その後、金属板１０２ｂをエッチングして除去することによって、配線基板１２０を得ることができる。
特開２００７−１６５５１３号公報
この様に、剥離性金属箔１０２の金属板１０２ｂ上に所定数の導体パターンを積層することによって、形成された配線基板１２０の強度が向上するため、図１３（ｆ）に示す様に、剥離性金属箔１０２の金属板１０２ｂと金属箔１０２ａとを剥離する。
その後、金属板１０２ｂをエッチングして除去することによって、配線基板１２０を得ることができる。
図１３に示す配線基板の製造方法によれば、強力担持体としての樹脂板１００によって強度を保持できるため、配線基板の製造工程での積層体等の搬送を容易に行いつつ、多層の配線基板を製造できる。
しかし、図１３に示す配線基板の製造方法では、樹脂板１００から剥離した配線基板１２０に付着している金属板１０２ｂをエッチングで除去している。このエッチング時間を短縮するには、薄い金属板１０２を使用することを要するが、金属板１０２にバンプ用凹部１０６，１０６・・を形成するため、所定厚さの金属板１０２を必要とする。このため、金属板１０２をエッチングする時間の短縮は困難である。
そこで、本発明は、所定厚さの金属板上に形成した配線基板を形成した後、金属板をエッチング除去する従来の配線基板の製造方法の課題を解消し、金属板をエッチング除去することを要しない配線基板の製造方法を提供する。
しかし、図１３に示す配線基板の製造方法では、樹脂板１００から剥離した配線基板１２０に付着している金属板１０２ｂをエッチングで除去している。このエッチング時間を短縮するには、薄い金属板１０２を使用することを要するが、金属板１０２にバンプ用凹部１０６，１０６・・を形成するため、所定厚さの金属板１０２を必要とする。このため、金属板１０２をエッチングする時間の短縮は困難である。
そこで、本発明は、所定厚さの金属板上に形成した配線基板を形成した後、金属板をエッチング除去する従来の配線基板の製造方法の課題を解消し、金属板をエッチング除去することを要しない配線基板の製造方法を提供する。
本発明者等は前記課題を解決するには、支持体としてのキャリア板の一面側に剥離層を介して金属箔が積層されたキャリア付金属箔を用いて導体パターンを形成することが有利であると考え検討した結果、本発明に到達した。
すなわち、本発明は、支持体としてのキャリア板の一面側に剥離層を介して金属箔が設けられたキャリア付金属箔を用い、前記キャリア付金属箔の金属箔側に、前記金属箔よりも厚い金属層を絶縁層を介して積層して形成した二枚の積層体を、前記キャリア板同士が接合層を介して接合した接合体を形成した後、前記接合体の両側に露出する金属層の各々にパターニングを施して第１導体パターンを形成し、次いで、前記第１導体パターンと絶縁層を介して金属箔が対向するように、前記接合体に形成した第１導体パターン側の各々にキャリア付金属箔を配設した後、前記キャリア付金属箔の各キャリア板を剥離層から剥離して、前記第１導体パターンの両面側に絶縁層を介して金属箔を具備する二枚の基板を形成し、その後、前記基板の両面側に形成された金属箔から、前記第１導体パターンと絶縁層を貫通するヴィアを介して電気的に接続された導体パターンを形成することを特徴とする配線基板の製造方法にある。
この様にして形成した、第１導体パターンを内部に具備する基板の両面側に、絶縁層を貫通するヴィアを介して複数の導体パターンを順次積層することによって、奇数層の導体パターンを積層した配線基板を得ることができる。
すなわち、本発明は、支持体としてのキャリア板の一面側に剥離層を介して金属箔が設けられたキャリア付金属箔を用い、前記キャリア付金属箔の金属箔側に、前記金属箔よりも厚い金属層を絶縁層を介して積層して形成した二枚の積層体を、前記キャリア板同士が接合層を介して接合した接合体を形成した後、前記接合体の両側に露出する金属層の各々にパターニングを施して第１導体パターンを形成し、次いで、前記第１導体パターンと絶縁層を介して金属箔が対向するように、前記接合体に形成した第１導体パターン側の各々にキャリア付金属箔を配設した後、前記キャリア付金属箔の各キャリア板を剥離層から剥離して、前記第１導体パターンの両面側に絶縁層を介して金属箔を具備する二枚の基板を形成し、その後、前記基板の両面側に形成された金属箔から、前記第１導体パターンと絶縁層を貫通するヴィアを介して電気的に接続された導体パターンを形成することを特徴とする配線基板の製造方法にある。
この様にして形成した、第１導体パターンを内部に具備する基板の両面側に、絶縁層を貫通するヴィアを介して複数の導体パターンを順次積層することによって、奇数層の導体パターンを積層した配線基板を得ることができる。
これらの本発明において、キャリア付金属箔として、支持体としての銅板の一面側に剥離層を介して銅箔が設けられているキャリア付金属箔を好適に用いることができる。
更に、ヴィアを形成する際に、レーザによって絶縁層にヴィア穴を形成した後、前記ヴィア穴をめっき金属で充填することによって、容易にヴィアを形成できる。
更に、ヴィアを形成する際に、レーザによって絶縁層にヴィア穴を形成した後、前記ヴィア穴をめっき金属で充填することによって、容易にヴィアを形成できる。
本発明に係る配線基板の製造方法によれば、図１３に示す従来の配線基板の製造方法では必要であった金属板をエッチングによって除去する工程を不要にでき、配線基板の製造工程を短縮できる。
更に、本発明では、キャリア付金属箔のキャリア板を強力担持体として使用しているため、製造工程中での積層体の強度を保持でき、製造工程のローラ等による積層体の変形に基づくトラブルを防止できる。
更に、本発明では、キャリア付金属箔のキャリア板を強力担持体として使用しているため、製造工程中での積層体の強度を保持でき、製造工程のローラ等による積層体の変形に基づくトラブルを防止できる。
本発明に係る配線基板の製造方法の一例を図１〜図３に示す。先ず、図１（ａ）に示す様に、キャリア付金属箔１０の金属箔１０ｂ側に、樹脂から成る絶縁層１２を介して金属箔１０ｂよりも厚い金属層としての銅箔１４を積層した積層体１１を形成する。この銅箔１４としては、厚さ１８μｍの銅箔を用いた。
かかるキャリア付金属箔１０と銅箔１４との積層は、絶縁層１２として半硬化状態の熱硬化性樹脂からシートを用いて加熱・圧着することによって行うことができる。
また、キャリア付金属箔１０は、図４に示す様に、強力担持体としてのキャリア板１０ａの一面側に剥離層１０ｃを介して金属箔１０ｂが設けられている。かかるキャリア板１０ａとしては、厚さ１５〜７０μｍの銅板を用いることができ、金属箔１０ｂとしては、厚さ０．５〜１２μｍの銅箔を用いることができる。
かかるキャリア付金属箔１０と銅箔１４との積層は、絶縁層１２として半硬化状態の熱硬化性樹脂からシートを用いて加熱・圧着することによって行うことができる。
また、キャリア付金属箔１０は、図４に示す様に、強力担持体としてのキャリア板１０ａの一面側に剥離層１０ｃを介して金属箔１０ｂが設けられている。かかるキャリア板１０ａとしては、厚さ１５〜７０μｍの銅板を用いることができ、金属箔１０ｂとしては、厚さ０．５〜１２μｍの銅箔を用いることができる。
図１（ａ）に示す二枚の積層体１１，１１は、そのキャリア板１０ａ，１０ａが接合層１５を介して接合して、図１（ｂ）に示す接合体１７を形成する。かかる接合層１５は、半硬化状態の熱硬化性樹脂からシートを用いて加熱・圧着することによって行うことができる。形成した接合体１７の両面は、銅箔１４，１４によって形成されている。
この銅箔１４，１４の露出面を、図１（ｃ）に示す様に、ドライフィルム１６，１６によって部分的に被覆する。
かかる銅箔１４，１４の表面が部分的に露出する部分をエッチングし、ドライフィルム１６，１６を剥離することによって、図１（ｄ）に示す様に、接合体１７の両面に第１導体パターン１８，１８・・を形成できる。この第１導体パターン１８，１８・・は、後述する様に、配線基板の中央部に形成されるため、給電用又は接地用として好適に用いることができる。
更に、図１（ｄ）に示す様に、第１導体パターン１８，１８・・を形成した接合体１７の両面側の各々には、図２（ａ）に示す様に、絶縁層１２を介してキャリア付金属箔１０を配設する。このキャリア付金属箔１０は、その金属箔１０ｂが第１導体パターン１８，１８・・と対向するように配設する。この場合も、絶縁層１２として半硬化状態の熱硬化性樹脂からシートを用いて加熱・圧着することによって行うことができる。
この様にして得られた、図２（ａ）に示す接合体１７には、四枚のキャリア付金属箔１０が配設されている。
この銅箔１４，１４の露出面を、図１（ｃ）に示す様に、ドライフィルム１６，１６によって部分的に被覆する。
かかる銅箔１４，１４の表面が部分的に露出する部分をエッチングし、ドライフィルム１６，１６を剥離することによって、図１（ｄ）に示す様に、接合体１７の両面に第１導体パターン１８，１８・・を形成できる。この第１導体パターン１８，１８・・は、後述する様に、配線基板の中央部に形成されるため、給電用又は接地用として好適に用いることができる。
更に、図１（ｄ）に示す様に、第１導体パターン１８，１８・・を形成した接合体１７の両面側の各々には、図２（ａ）に示す様に、絶縁層１２を介してキャリア付金属箔１０を配設する。このキャリア付金属箔１０は、その金属箔１０ｂが第１導体パターン１８，１８・・と対向するように配設する。この場合も、絶縁層１２として半硬化状態の熱硬化性樹脂からシートを用いて加熱・圧着することによって行うことができる。
この様にして得られた、図２（ａ）に示す接合体１７には、四枚のキャリア付金属箔１０が配設されている。
次いで、図２（ｂ）に示す様に、接合体１７内のキャリア付金属箔１０，１０，１０の各キャリア板１０ａを金属箔１０ｂから剥離することによって、第１導体パターン１８，１８・・が中央部に形成された二枚の基板２０，２０を得ることができる。基板２０は、その中央部に形成された第１導体パターン１８，１８・・の両面側に、金属箔１０ｂに覆われた絶縁層１２，１２が形成されている。このため、基板２０の搬送を容易に行うことができる。
かかる基板２０，２０の各々には、図３に示す手順によって、中央部に形成された第１導体パターン１８，１８・・とヴィアによって接続された導体パターンを形成して配線基板を得ることができる。図３には、基板２０の一方を用いた配線基板の製造工程を示す。
先ず、基板２０には、その金属箔１０ｂ，１０ｂの各々の所定位置に、図３（ａ）に示す様に、レーザによって底面に第１導体パターン１８が露出するヴィア穴２２，２２・・を形成する。このヴィア穴２２は、レーザによって形成されるため、開口部から底面方向に次第に内径が小径となるテーパ状に形成されている。この様に、ヴィア穴２２，２２・・をレーザによって形成したことによって発生した残渣は、基板２０にデスミア処理を施して除去した。
かかるヴィア穴２２，２２・・の内壁面を含む基板２０の全表面には、図３（ｂ）に示す様に、無電解めっき又は蒸着によって薄金属皮膜２３，２３を形成する。
更に、図３（ｃ）に示す様に、ドライフィルム１６，１６によってパターニングした後、金属箔１０ｂ及び薄金属皮膜２３を給電層とする電解めっきによって、ヴィア穴２２，２２・・内にめっき金属を充填してヴィア２４，２４を形成すると共に、第１導体パターン１８，１８・・とヴィア２４，２４・・により電気的に接続された第２導体パターン２８，２８・・を基板２０の両面側に形成できる。
かかる基板２０，２０の各々には、図３に示す手順によって、中央部に形成された第１導体パターン１８，１８・・とヴィアによって接続された導体パターンを形成して配線基板を得ることができる。図３には、基板２０の一方を用いた配線基板の製造工程を示す。
先ず、基板２０には、その金属箔１０ｂ，１０ｂの各々の所定位置に、図３（ａ）に示す様に、レーザによって底面に第１導体パターン１８が露出するヴィア穴２２，２２・・を形成する。このヴィア穴２２は、レーザによって形成されるため、開口部から底面方向に次第に内径が小径となるテーパ状に形成されている。この様に、ヴィア穴２２，２２・・をレーザによって形成したことによって発生した残渣は、基板２０にデスミア処理を施して除去した。
かかるヴィア穴２２，２２・・の内壁面を含む基板２０の全表面には、図３（ｂ）に示す様に、無電解めっき又は蒸着によって薄金属皮膜２３，２３を形成する。
更に、図３（ｃ）に示す様に、ドライフィルム１６，１６によってパターニングした後、金属箔１０ｂ及び薄金属皮膜２３を給電層とする電解めっきによって、ヴィア穴２２，２２・・内にめっき金属を充填してヴィア２４，２４を形成すると共に、第１導体パターン１８，１８・・とヴィア２４，２４・・により電気的に接続された第２導体パターン２８，２８・・を基板２０の両面側に形成できる。
次いで、図３（ｄ）に示す様に、ドライフィルム１６，１６を剥離して露出する金属箔１０ｂ及び薄金属皮膜２３をエッチングすることによって、図３（ｄ）に示す様に、第１導体パターン１８，１８・・とヴィア２４，２４・・により電気的に接続された第２導体パターン２８，２８・・を基板２０の両面側に形成できる。
更に、図３（ｅ）に示す様に、第２導体パターン２８，２８・・のパッド３４を形成する部分を除いてソルダーレジスト３２によって被覆することによって、配線基板３０を得ることができる。
この様に、図１〜図３に示す配線基板の製造方法では、接合体１７において、キャリア付金属箔１０のキャリア板１０ａが強力担持体として作用するため、接合体１７の搬送は何等問題なく行うことができる。
また、図１３に示す配線基板の製造方法の如く、金属板１０２ｂをエッチングによって除去する工程を不要にでき、配線基板３０の製造工程の短縮を図ることができる。
更に、図３（ｅ）に示す様に、第２導体パターン２８，２８・・のパッド３４を形成する部分を除いてソルダーレジスト３２によって被覆することによって、配線基板３０を得ることができる。
この様に、図１〜図３に示す配線基板の製造方法では、接合体１７において、キャリア付金属箔１０のキャリア板１０ａが強力担持体として作用するため、接合体１７の搬送は何等問題なく行うことができる。
また、図１３に示す配線基板の製造方法の如く、金属板１０２ｂをエッチングによって除去する工程を不要にでき、配線基板３０の製造工程の短縮を図ることができる。
図１〜図３に示す配線基板の製造方法では、図３（ａ）に示す様に、第１導体パターン１８の両面側からヴィア穴２２，２２をレーザによって形成する際に、第１導体パターン１８の一面側からヴィア穴２２をレーザで形成した後、このヴィア穴２２の底面に第１導体パターン１８が露出した状態で、第１導体パターン１８の他面側からヴィア穴２２をレーザで形成するとき、既に形成したヴィア穴２２の底面に露出する第１導体パターン１８を破壊するおそれがある。
この点、図５〜図９に示す配線基板の製造方法によれば、基板２０にヴィア穴２２をレーザで形成する際に、第１導体パターン１８を破壊するおそれを解消できる。
この点、図５〜図９に示す配線基板の製造方法によれば、基板２０にヴィア穴２２をレーザで形成する際に、第１導体パターン１８を破壊するおそれを解消できる。
先ず、図５（ａ）に示す様に、二枚のキャリア付金属箔１０，１０を、金属箔１０ｂ，１０ｂ同士が樹脂から成る絶縁層１２を介して対向するように接合して二枚の積層体１１，１１を形成する。この接合は、キャリア付金属箔１０，１０の間に、絶縁層１２として半硬化状態の熱硬化性樹脂から成るシートを挟んで加熱・圧着して行うことができる。
更に、二枚の積層体１１，１１を接合層１５によって接合して、図５（ｂ）に示す接合体１７を形成する。この接合層１５による接合は、接合層１５としての半硬化状態の熱硬化性樹脂から成るシートを積層体１１，１１の間に挟んで加熱・圧着することによって行うことができる。
この様にして得た接合体１７の両面側のキャリア付金属箔１０，１０の各キャリア板１０ａを剥離して、図５（ｃ）に示す様に、両側に金属箔１０ｂ，１０ｂが露出した接合体１７を得る。
両側に金属箔１０ｂ，１０ｂが露出した接合体１７には、図６（ａ）に示す様に、金属箔１０ｂ，１０ｂの各々の所定の箇所にレーザによって、底面に他方のキャリア付金属箔１０の金属箔１０ｂが露出するヴィア穴２２，２２・・を、接合体１７の両面に形成する。このヴィア穴２２は、レーザによって形成されるため、開口部から底面方向に次第に内径が小径となるテーパ状に形成されている。ヴィア穴２２，２２・・をレーザによって形成したことによって発生した残渣は、基板２０にデスミア処理を施して除去した。
かかるヴィア穴２２，２２・・の内壁面を含む絶縁層１２，１２・・の一面側の全表面には、図６（ｂ）に示す様に、無電解めっき又は蒸着によって薄金属皮膜２３，２３を形成する。
更に、図６（ｃ）に示す様に、ドライフィルム１６，１６によってパターニングした後、金属箔１０ｂ及び薄金属皮膜２３を給電層とするヴィアフィル電解めっきによって、ヴィア穴２２，２２・・内にめっき金属を充填してヴィア２４，２４・・と第１導体パターン１８，１８・・とを接合体１７の両面側に形成する。
このドライフィルム１６を剥離した後、露出する金属箔１０ｂ及び薄金属皮膜２３をエッチングすることによって、図７（ａ）に示す様に、第１導体パターン１８，１８・・を形成及びヴィア２４，２４を接合体１７の両面側に形成できる。
かかる第１導体パターン１８，１８・・及びヴィア２４，２４が形成された接合体１７の両面側の各々には、第１導体パターン１８，１８・・と対向するように、絶縁層１２を介してキャリア付金属箔１０を配設する［図７（ｂ）］。
この様にして得られた、図７（ｂ）に示す接合体１７には、四枚のキャリア付金属箔１０，１０，１０が配設されている。
更に、二枚の積層体１１，１１を接合層１５によって接合して、図５（ｂ）に示す接合体１７を形成する。この接合層１５による接合は、接合層１５としての半硬化状態の熱硬化性樹脂から成るシートを積層体１１，１１の間に挟んで加熱・圧着することによって行うことができる。
この様にして得た接合体１７の両面側のキャリア付金属箔１０，１０の各キャリア板１０ａを剥離して、図５（ｃ）に示す様に、両側に金属箔１０ｂ，１０ｂが露出した接合体１７を得る。
両側に金属箔１０ｂ，１０ｂが露出した接合体１７には、図６（ａ）に示す様に、金属箔１０ｂ，１０ｂの各々の所定の箇所にレーザによって、底面に他方のキャリア付金属箔１０の金属箔１０ｂが露出するヴィア穴２２，２２・・を、接合体１７の両面に形成する。このヴィア穴２２は、レーザによって形成されるため、開口部から底面方向に次第に内径が小径となるテーパ状に形成されている。ヴィア穴２２，２２・・をレーザによって形成したことによって発生した残渣は、基板２０にデスミア処理を施して除去した。
かかるヴィア穴２２，２２・・の内壁面を含む絶縁層１２，１２・・の一面側の全表面には、図６（ｂ）に示す様に、無電解めっき又は蒸着によって薄金属皮膜２３，２３を形成する。
更に、図６（ｃ）に示す様に、ドライフィルム１６，１６によってパターニングした後、金属箔１０ｂ及び薄金属皮膜２３を給電層とするヴィアフィル電解めっきによって、ヴィア穴２２，２２・・内にめっき金属を充填してヴィア２４，２４・・と第１導体パターン１８，１８・・とを接合体１７の両面側に形成する。
このドライフィルム１６を剥離した後、露出する金属箔１０ｂ及び薄金属皮膜２３をエッチングすることによって、図７（ａ）に示す様に、第１導体パターン１８，１８・・を形成及びヴィア２４，２４を接合体１７の両面側に形成できる。
かかる第１導体パターン１８，１８・・及びヴィア２４，２４が形成された接合体１７の両面側の各々には、第１導体パターン１８，１８・・と対向するように、絶縁層１２を介してキャリア付金属箔１０を配設する［図７（ｂ）］。
この様にして得られた、図７（ｂ）に示す接合体１７には、四枚のキャリア付金属箔１０，１０，１０が配設されている。
次いで、図８に示す様に、接合体１７内のキャリア付金属箔１０，１０，１０の各キャリア板１０ａを金属箔１０ｂから剥離することによって、中央部に形成された第１導体パターン１８，１８・・の両面側に、金属箔１０ｂに覆われた絶縁層１２，１２が形成された基板２０，２０を得ることができる。かかる第１導体パターン１８，１８・・の所定箇所には、絶縁層１２，１２の一方側を貫通するヴィア２４，２４・・が形成されている。
この基板０は、中央部に形成された第１導体パターン１８，１８・・の両面側に絶縁層１２，１２が形成されているため、基板２０の搬送を容易に行うことができる。
かかる基板２０，２０の各々には、図９に示す手順によって、中央部に形成された第１導体パターン１８，１８・・とヴィアによって接続された導体パターンを形成して配線基板を得ることができる。図９には、基板２０の一方を用いた配線基板の製造工程を示す。
先ず、図９（ａ）に示す様に、基板２０の第１導体パターン１８，１８・・側の金属箔１０ｂの所定箇所にレーザによって第１導体パターン１８或いはヴィア２４が底面に露出するヴィア穴２２，２２・・を形成する。この際に、ヴィア穴２２の底面に露出する第１導体パターン１８の一面側にレーザが照射されても、第１導体パターン１８の他面側は、絶縁層１２又はヴィア２４が形成されているため、レーザが照射された衝撃によって第１導体パターン１８が破壊されることを防止できる。
次いで、図９（ｂ）に示す様に、金属箔１０ｂ、１０ｂが露出した基板２０の両面に、無電解めっき又は蒸着によって薄金属皮膜２３，２３を形成する。かかる薄金属皮膜２３は、ヴィア穴２２，２２・・の内壁面にも形成される。
更に、図９（ｃ）に示す様に、ドライフィルム１６によってパターニングした後、金属箔１０ｂ及び薄金属皮膜２３を給電層とするヴィアフィル電解めっきによって、ヴィア穴２２，２２・・内にめっき金属を充填してヴィア２４を形成すると共に、第２導体パターン２８，２８・・を基板２０の両面側に形成できる。
その後、ドライフィルム１６，１６を剥離して露出する金属箔１０ｂ及び薄金属皮膜２３をエッチングすることによって、第１導体パターン１８，１８・・とヴィア２４，２４・・により電気的に接続された第２導体パターン２８，２８・・を基板２０の両面側に形成できる。
更に、第２導体パターン２８，２８・・のパッド３４を形成する部分を除いてソルダーレジスト３２によって被覆することによって、図９（ｄ）に示す様に、配線基板３０を得ることができる。
この基板０は、中央部に形成された第１導体パターン１８，１８・・の両面側に絶縁層１２，１２が形成されているため、基板２０の搬送を容易に行うことができる。
かかる基板２０，２０の各々には、図９に示す手順によって、中央部に形成された第１導体パターン１８，１８・・とヴィアによって接続された導体パターンを形成して配線基板を得ることができる。図９には、基板２０の一方を用いた配線基板の製造工程を示す。
先ず、図９（ａ）に示す様に、基板２０の第１導体パターン１８，１８・・側の金属箔１０ｂの所定箇所にレーザによって第１導体パターン１８或いはヴィア２４が底面に露出するヴィア穴２２，２２・・を形成する。この際に、ヴィア穴２２の底面に露出する第１導体パターン１８の一面側にレーザが照射されても、第１導体パターン１８の他面側は、絶縁層１２又はヴィア２４が形成されているため、レーザが照射された衝撃によって第１導体パターン１８が破壊されることを防止できる。
次いで、図９（ｂ）に示す様に、金属箔１０ｂ、１０ｂが露出した基板２０の両面に、無電解めっき又は蒸着によって薄金属皮膜２３，２３を形成する。かかる薄金属皮膜２３は、ヴィア穴２２，２２・・の内壁面にも形成される。
更に、図９（ｃ）に示す様に、ドライフィルム１６によってパターニングした後、金属箔１０ｂ及び薄金属皮膜２３を給電層とするヴィアフィル電解めっきによって、ヴィア穴２２，２２・・内にめっき金属を充填してヴィア２４を形成すると共に、第２導体パターン２８，２８・・を基板２０の両面側に形成できる。
その後、ドライフィルム１６，１６を剥離して露出する金属箔１０ｂ及び薄金属皮膜２３をエッチングすることによって、第１導体パターン１８，１８・・とヴィア２４，２４・・により電気的に接続された第２導体パターン２８，２８・・を基板２０の両面側に形成できる。
更に、第２導体パターン２８，２８・・のパッド３４を形成する部分を除いてソルダーレジスト３２によって被覆することによって、図９（ｄ）に示す様に、配線基板３０を得ることができる。
図１〜図９に示す配線基板の製造方法では、三層の導体パターンが積層された配線基板を製造しているが、更に多層の配線基板を製造する際には、基板２０の反り等の発生を防止すべく、基板２０の両面側に公知のアディティブ法やセミアディティブ法によって同時に導体パターンを形成する。
この様に、図１〜図９に示す配線基板の製造方法では、奇数層の導体パターンを積層した配線基板を得ることができる。
また、図７（ｂ）に示す接合体１７の両面側に配設したキャリア付金属箔１０，１０の各キャリア板１０ａを剥離することによっても、奇数層の導体パターンを積層した配線基板を得ることができる。
図１〜図９に示す配線基板の製造方法に対して、図１０〜図１２に示す製造方法によれば、偶数層の導体パターンを積層した配線基板を得ることができる。
この様に、図１〜図９に示す配線基板の製造方法では、奇数層の導体パターンを積層した配線基板を得ることができる。
また、図７（ｂ）に示す接合体１７の両面側に配設したキャリア付金属箔１０，１０の各キャリア板１０ａを剥離することによっても、奇数層の導体パターンを積層した配線基板を得ることができる。
図１〜図９に示す配線基板の製造方法に対して、図１０〜図１２に示す製造方法によれば、偶数層の導体パターンを積層した配線基板を得ることができる。
先ず、図７（ｂ）に示す接合体１７の両面側に配設したキャリア付金属箔１０，１０の各キャリア板１０ａを剥離し、図１０（ａ）に示す様に、接合体１７の両面側に金属箔１０ｂ、１０ｂを露出する。
接合体１７の両面側に露出した金属箔１０ｂ、１０ｂの所定箇所に、図１０（ｂ）に示す様に、レーザによって第１導体パターン１８或いはヴィア２４が底面に露出するヴィア穴２２，２２・・を形成する。
このヴィア穴２２，２２・・を形成した接合体１７の両面側の絶縁層１２側の全面に、無電解めっき又は蒸着によって薄金属皮膜２３，２３を形成する。かかる薄金属皮膜２３は、ヴィア穴２２，２２・・の内壁面にも形成される。
更に、薄金属皮膜２３，２３上に配設したドライフィルム１６，１６によってパターニングした後、金属箔１０ｂ，１０ｂ及び薄金属皮膜２３，２３を給電層とするヴィアフィル電解めっきによって、ヴィア穴２２，２２・・内にめっき金属を充填してヴィア２４，２４・・を形成すると共に、第２導体パターン３６，３６・・を形成する［図１１（ａ）］。
このドライフィルム１６，１６を剥離して接合体１７の両面側に露出する金属箔１０ｂ，１０ｂ及び薄金属皮膜２３，２３をエッチングすることによって、第１導体パターン１８，１８・・とヴィア２４，２４・・により電気的に接続された第２導体パターン２８，２８・・を形成した後、接合体１７の両面側に絶縁層１２，１２を形成する。
更に、接合体１７の両面側に形成した絶縁層１２上に、図１１（ｂ）に示す様に、キャリア付金属箔１０，１０を積層する。このキャリア付金属箔１０は、金属箔１０ｂと第２導体パターン２８，２８・・が対向するように積層する。
この様にして形成した図１１（ｂ）に示す接合体１７には、４枚のキャリア付金属箔１０，１０，１０，１０が配設されている。
かかる接合体１７の４枚のキャリア付金属箔１０のキャリア板１０ａの各々を、図１２に示すように剥離することによって、両面側に金属箔１０ｂ、１０ｂが配設されていると共に、第１導体パターン１８，１８・・と第２導体パターン２８，２８・・とが形成された基板２０，２０を得ることができる。
接合体１７の両面側に露出した金属箔１０ｂ、１０ｂの所定箇所に、図１０（ｂ）に示す様に、レーザによって第１導体パターン１８或いはヴィア２４が底面に露出するヴィア穴２２，２２・・を形成する。
このヴィア穴２２，２２・・を形成した接合体１７の両面側の絶縁層１２側の全面に、無電解めっき又は蒸着によって薄金属皮膜２３，２３を形成する。かかる薄金属皮膜２３は、ヴィア穴２２，２２・・の内壁面にも形成される。
更に、薄金属皮膜２３，２３上に配設したドライフィルム１６，１６によってパターニングした後、金属箔１０ｂ，１０ｂ及び薄金属皮膜２３，２３を給電層とするヴィアフィル電解めっきによって、ヴィア穴２２，２２・・内にめっき金属を充填してヴィア２４，２４・・を形成すると共に、第２導体パターン３６，３６・・を形成する［図１１（ａ）］。
このドライフィルム１６，１６を剥離して接合体１７の両面側に露出する金属箔１０ｂ，１０ｂ及び薄金属皮膜２３，２３をエッチングすることによって、第１導体パターン１８，１８・・とヴィア２４，２４・・により電気的に接続された第２導体パターン２８，２８・・を形成した後、接合体１７の両面側に絶縁層１２，１２を形成する。
更に、接合体１７の両面側に形成した絶縁層１２上に、図１１（ｂ）に示す様に、キャリア付金属箔１０，１０を積層する。このキャリア付金属箔１０は、金属箔１０ｂと第２導体パターン２８，２８・・が対向するように積層する。
この様にして形成した図１１（ｂ）に示す接合体１７には、４枚のキャリア付金属箔１０，１０，１０，１０が配設されている。
かかる接合体１７の４枚のキャリア付金属箔１０のキャリア板１０ａの各々を、図１２に示すように剥離することによって、両面側に金属箔１０ｂ、１０ｂが配設されていると共に、第１導体パターン１８，１８・・と第２導体パターン２８，２８・・とが形成された基板２０，２０を得ることができる。
図１２に示す基板２０，２０には、図９に示す様に、第２導体パターン２８，２８・・側に露出した金属箔１０ｂにレーザによって、第２導体パターン２８，２８・・が底面に露出するヴィア穴２２，２２・・を形成する。
更に、金属箔１０ｂ、１０ｂが露出した基板２０のヴィア穴２２，２２・・の内壁面を含む両面に、無電解めっき又は蒸着によって薄金属皮膜２３，２３を形成する。
その後、ドライフィルム１６，１６によってパターニングした後、金属箔１０ｂ，１０ｂ及び薄金属皮膜２３，２３を給電層とするヴィアフィル電解めっきによって、ヴィア穴２２，２２・・内にめっき金属を充填してヴィア２４，２４・・を形成すると共に、第１導体パターン１８と第２導体パターン２８とヴィア２４によって電気的に接続された第２導体パターン２８，２８・・を基板２０の両面側に形成し、合計４層の導体パターンを形成できる。
この様にして、図１０〜図１２に示す配線基板の製造方法では、偶数層の導体パターンを積層した配線基板を得ることができる。
更に、金属箔１０ｂ、１０ｂが露出した基板２０のヴィア穴２２，２２・・の内壁面を含む両面に、無電解めっき又は蒸着によって薄金属皮膜２３，２３を形成する。
その後、ドライフィルム１６，１６によってパターニングした後、金属箔１０ｂ，１０ｂ及び薄金属皮膜２３，２３を給電層とするヴィアフィル電解めっきによって、ヴィア穴２２，２２・・内にめっき金属を充填してヴィア２４，２４・・を形成すると共に、第１導体パターン１８と第２導体パターン２８とヴィア２４によって電気的に接続された第２導体パターン２８，２８・・を基板２０の両面側に形成し、合計４層の導体パターンを形成できる。
この様にして、図１０〜図１２に示す配線基板の製造方法では、偶数層の導体パターンを積層した配線基板を得ることができる。
以上の説明では、ヴィア穴２２をレーザによって形成していたが、感光性樹脂から成る絶縁層１２に設けた金属箔１０ｂを用いてヴィア穴２２を形成できる。この場合、金属箔１０ｂの所定箇所をレーザによって除去した後、残った金属箔１０ｂをマスクにして露出した感光性樹脂から成る絶縁層１２を露光・現像してヴィア穴２２を形成できる。
或いは金属箔１０ｂ上に塗布したレジストに所定箇所に金属箔１０ｂが底面に露出する凹部を形成した後、露出した金属箔１０ｂをエッチングによって除去して感光性樹脂から成る絶縁層１２を露出する。次いで、露出した絶縁層１２を露光・現像することによっても形成できる。
また、ヴィア穴２２に金属を充填してヴィア２４を形成する際には、電解めっきによるヴィアフィル方法について説明していたが、ヴィア穴２２に導電ペーストを充填してヴィア２４を形成してもよい。
尚、導体パターンは、ヴィア２４を形成した後に形成してもよい。
或いは金属箔１０ｂ上に塗布したレジストに所定箇所に金属箔１０ｂが底面に露出する凹部を形成した後、露出した金属箔１０ｂをエッチングによって除去して感光性樹脂から成る絶縁層１２を露出する。次いで、露出した絶縁層１２を露光・現像することによっても形成できる。
また、ヴィア穴２２に金属を充填してヴィア２４を形成する際には、電解めっきによるヴィアフィル方法について説明していたが、ヴィア穴２２に導電ペーストを充填してヴィア２４を形成してもよい。
尚、導体パターンは、ヴィア２４を形成した後に形成してもよい。
１０ キャリア付金属箔
１０ａ キャリア板
１０ｂ 金属箔
１０ｃ 剥離層
１１ 積層体
１２ 樹脂層
１４ 銅箔
１５ 接合層
１６ ドライフィルム
１７ 接合体
１８ 第１導体パターン
２０ 基板
２２ ヴィア穴
２３ 薄金属皮膜
２４ ヴィア
２８ 第２導体パターン
３０ 配線基板
３２ ソルダーレジスト
３４ パッド
１０ａ キャリア板
１０ｂ 金属箔
１０ｃ 剥離層
１１ 積層体
１２ 樹脂層
１４ 銅箔
１５ 接合層
１６ ドライフィルム
１７ 接合体
１８ 第１導体パターン
２０ 基板
２２ ヴィア穴
２３ 薄金属皮膜
２４ ヴィア
２８ 第２導体パターン
３０ 配線基板
３２ ソルダーレジスト
３４ パッド
Claims (4)
- 支持体としてのキャリア板の一面側に剥離層を介して金属箔が設けられたキャリア付金属箔を用い、前記キャリア付金属箔の金属箔側に、前記金属箔よりも厚い金属層を絶縁層を介して積層して形成した二枚の積層体を、前記キャリア板同士が接合層を介して接合した接合体を形成した後、前記接合体の両側に露出する金属層の各々にパターニングを施して第１導体パターンを形成し、
次いで、前記第１導体パターンと絶縁層を介して金属箔が対向するように、前記接合体に形成した第１導体パターン側の各々にキャリア付金属箔を配設した後、前記キャリア付金属箔の各キャリア板を剥離層から剥離して、前記第１導体パターンの両面側に絶縁層を介して金属箔を具備する二枚の基板を形成し、
その後、前記基板の両面側に形成された金属箔から、前記第１導体パターンと絶縁層を貫通するヴィアを介して電気的に接続された導体パターンを形成することを特徴とする配線基板の製造方法。 - 第１導体パターンを内部に具備する基板の両面側に、絶縁層を貫通するヴィアを介して電気的に接続されている複数の導体パターンを順次積層し、奇数層の導体パターンを積層した配線基板を形成する請求項１記載の配線基板の製造方法。
- キャリア付金属箔として、支持体としての銅板の一面側に剥離層を介して銅箔が設けられているキャリア付金属箔を用いる請求項１または２記載の配線基板の製造方法。
- ヴィアを形成する際に、レーザによって絶縁層にヴィア穴を形成した後、前記ヴィア穴をめっき金属で充填する請求項１、２または３記載の配線基板の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008267094A JP4533449B2 (ja) | 2008-10-16 | 2008-10-16 | 配線基板の製造方法 |
| US12/579,726 US8394225B2 (en) | 2008-10-16 | 2009-10-15 | Method of manufacturing wiring substrate |
| US13/762,791 US8518203B2 (en) | 2008-10-16 | 2013-02-08 | Method of manufacturing wiring substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008267094A JP4533449B2 (ja) | 2008-10-16 | 2008-10-16 | 配線基板の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010110083A Division JP4546581B2 (ja) | 2010-05-12 | 2010-05-12 | 配線基板の製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2010098086A JP2010098086A (ja) | 2010-04-30 |
| JP2010098086A5 JP2010098086A5 (ja) | 2010-06-17 |
| JP4533449B2 true JP4533449B2 (ja) | 2010-09-01 |
Family
ID=42107688
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008267094A Active JP4533449B2 (ja) | 2008-10-16 | 2008-10-16 | 配線基板の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US8394225B2 (ja) |
| JP (1) | JP4533449B2 (ja) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI411073B (zh) * | 2010-08-13 | 2013-10-01 | Unimicron Technology Corp | 嵌埋被動元件之封裝基板及其製法 |
| JP5896200B2 (ja) * | 2010-09-29 | 2016-03-30 | 日立化成株式会社 | 半導体素子搭載用パッケージ基板の製造方法 |
| KR101282965B1 (ko) * | 2010-11-05 | 2013-07-08 | 주식회사 두산 | 신규 인쇄회로기판 및 이의 제조방법 |
| JP5750400B2 (ja) * | 2012-05-17 | 2015-07-22 | 新光電気工業株式会社 | 配線基板の製造方法、配線基板製造用の構造体 |
| TWI446842B (zh) | 2012-06-18 | 2014-07-21 | Unimicron Technology Corp | 承載件及無核心封裝基板之製法 |
| CN103531483B (zh) * | 2012-07-05 | 2017-04-12 | 欣兴电子股份有限公司 | 承载件及无核心封装基板的制法 |
| WO2014050995A1 (ja) * | 2012-09-26 | 2014-04-03 | 日立化成株式会社 | 多層配線板、及び、多層配線板の製造方法 |
| JP6361906B2 (ja) * | 2013-01-09 | 2018-07-25 | 日立化成株式会社 | 配線基板の製造方法及び支持材付き積層体 |
| KR102211741B1 (ko) * | 2014-07-21 | 2021-02-03 | 삼성전기주식회사 | 인쇄회로기판 및 인쇄회로기판의 제조 방법 |
| TWI571994B (zh) * | 2015-06-30 | 2017-02-21 | 旭德科技股份有限公司 | 封裝基板及其製作方法 |
| US9899239B2 (en) * | 2015-11-06 | 2018-02-20 | Apple Inc. | Carrier ultra thin substrate |
| WO2017085849A1 (ja) * | 2015-11-19 | 2017-05-26 | 三井金属鉱業株式会社 | 誘電体層を有するプリント配線板の製造方法 |
| TWI801346B (zh) * | 2016-08-05 | 2023-05-11 | 日商三菱瓦斯化學股份有限公司 | 支持基板、附設支持基板之疊層體及搭載半導體元件用之封裝基板的製造方法 |
| CN108269766A (zh) * | 2017-12-20 | 2018-07-10 | 深南电路股份有限公司 | 一种超薄封装基板结构及其加工制作方法 |
| US11107933B2 (en) * | 2018-03-06 | 2021-08-31 | Teresa Oh | Two-terminal device and lighting device using the same |
| US11032917B2 (en) * | 2018-06-08 | 2021-06-08 | Unimicron Technology Corp. | Circuit carrier board and manufacturing method thereof |
| CN108882507A (zh) * | 2018-08-03 | 2018-11-23 | 江苏普诺威电子股份有限公司 | 厚铜散热pcb加工工艺 |
| US11990349B2 (en) | 2018-12-14 | 2024-05-21 | Mitsubishi Gas Chemical Company, Inc. | Method for producing package substrate for loading semiconductor device |
| US12119277B2 (en) | 2018-12-14 | 2024-10-15 | Mitsubishi Gas Chemical Company, Inc. | Method for producing package substrate for mounting semiconductor device |
| US10624213B1 (en) * | 2018-12-20 | 2020-04-14 | Intel Corporation | Asymmetric electronic substrate and method of manufacture |
| CN114190011B (zh) * | 2021-11-11 | 2024-02-23 | 江苏普诺威电子股份有限公司 | 高散热pcb及其制作工艺 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08316631A (ja) * | 1995-05-23 | 1996-11-29 | Hitachi Chem Co Ltd | 多層配線板の製造法 |
| JPH0936550A (ja) * | 1995-07-19 | 1997-02-07 | Hitachi Chem Co Ltd | 多層プリント配線板の製造方法 |
| JPH1126938A (ja) * | 1997-06-30 | 1999-01-29 | Matsushita Electric Works Ltd | 内層回路入り積層板の製造方法 |
| JP2001127429A (ja) * | 1999-10-25 | 2001-05-11 | Hitachi Chem Co Ltd | 多層印刷配線板の製造方法 |
| JP2004273531A (ja) * | 2003-03-05 | 2004-09-30 | Shinko Electric Ind Co Ltd | プリント配線板用銅箔複合板およびその銅箔複合板を使用したプリント配線板の製造方法 |
| JP2007043201A (ja) * | 2006-10-24 | 2007-02-15 | Fujitsu Ltd | 多層配線基板の製造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0744884A3 (en) | 1995-05-23 | 1997-09-24 | Hitachi Chemical Co Ltd | Method of manufacturing a multilayer printed circuit board |
| JP4541763B2 (ja) * | 2004-01-19 | 2010-09-08 | 新光電気工業株式会社 | 回路基板の製造方法 |
| JP4334005B2 (ja) * | 2005-12-07 | 2009-09-16 | 新光電気工業株式会社 | 配線基板の製造方法及び電子部品実装構造体の製造方法 |
| JP2007165513A (ja) | 2005-12-13 | 2007-06-28 | Shinko Electric Ind Co Ltd | 半導体装置用の多層配線基板の製造方法及び半導体装置の製造方法 |
-
2008
- 2008-10-16 JP JP2008267094A patent/JP4533449B2/ja active Active
-
2009
- 2009-10-15 US US12/579,726 patent/US8394225B2/en active Active
-
2013
- 2013-02-08 US US13/762,791 patent/US8518203B2/en active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08316631A (ja) * | 1995-05-23 | 1996-11-29 | Hitachi Chem Co Ltd | 多層配線板の製造法 |
| JPH0936550A (ja) * | 1995-07-19 | 1997-02-07 | Hitachi Chem Co Ltd | 多層プリント配線板の製造方法 |
| JPH1126938A (ja) * | 1997-06-30 | 1999-01-29 | Matsushita Electric Works Ltd | 内層回路入り積層板の製造方法 |
| JP2001127429A (ja) * | 1999-10-25 | 2001-05-11 | Hitachi Chem Co Ltd | 多層印刷配線板の製造方法 |
| JP2004273531A (ja) * | 2003-03-05 | 2004-09-30 | Shinko Electric Ind Co Ltd | プリント配線板用銅箔複合板およびその銅箔複合板を使用したプリント配線板の製造方法 |
| JP2007043201A (ja) * | 2006-10-24 | 2007-02-15 | Fujitsu Ltd | 多層配線基板の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US8518203B2 (en) | 2013-08-27 |
| JP2010098086A (ja) | 2010-04-30 |
| US20100096078A1 (en) | 2010-04-22 |
| US20130146220A1 (en) | 2013-06-13 |
| US8394225B2 (en) | 2013-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4533449B2 (ja) | 配線基板の製造方法 | |
| JP4546581B2 (ja) | 配線基板の製造方法 | |
| JP5360494B2 (ja) | 多層配線基板、多層配線基板の製造方法、及びヴィアフィル方法 | |
| TWI475940B (zh) | 多層配線基板之製造方法及多層配線基板 | |
| JP5290455B2 (ja) | 積層体の製造方法 | |
| JP4460013B2 (ja) | 配線基板の製造方法 | |
| TW201242469A (en) | Method of manufacturing multilayer wiring substrate | |
| JP2006165496A (ja) | ビアポストにより層間伝導性を有するパラレル多層プリント基板およびその製造方法 | |
| JP2008016817A (ja) | 埋立パターン基板及びその製造方法 | |
| JP6036837B2 (ja) | 多層配線板、及び、多層配線板の製造方法 | |
| JP4857433B2 (ja) | 金属積層板、金属積層板の製造方法及び印刷回路基板の製造方法 | |
| JP2008311612A (ja) | 多層プリント基板およびその製造方法 | |
| TWI487451B (zh) | Manufacturing method of multilayer printed wiring board | |
| JP6072332B2 (ja) | 半導体パッケージ基板 | |
| JP4972753B2 (ja) | 印刷回路基板の製造方法 | |
| JP4503698B2 (ja) | 配線基板の製造方法 | |
| KR101167422B1 (ko) | 캐리어 부재 및 이를 이용한 인쇄회로기판의 제조방법 | |
| JP2007208229A (ja) | 多層配線基板の製造方法 | |
| KR101119308B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
| KR100796981B1 (ko) | 인쇄회로기판 제조방법 | |
| KR100658972B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
| JP2004031828A (ja) | 多層プリント配線板 | |
| JP2005347308A (ja) | 多層配線基板の製造方法 | |
| KR101093173B1 (ko) | 범프비아를 구비한 인쇄회로기판 및 제조방법, 그 제조방법에 사용되는 분리형캐리어 | |
| JP2009038191A (ja) | 多層配線基板とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100303 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100303 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20100303 |
|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20100401 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100413 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100512 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100601 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100611 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4533449 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130618 Year of fee payment: 3 |